• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H05K
審判 査定不服 2項進歩性 特許、登録しない。 H05K
管理番号 1231880
審判番号 不服2009-8131  
総通号数 136 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-04-28 
種別 拒絶査定不服の審決 
審判請求日 2009-04-15 
確定日 2011-02-10 
事件の表示 特願2007-213808「多層プリント配線基板」拒絶査定不服審判事件〔平成20年 4月10日出願公開、特開2008- 85310〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1 手続の経緯
本件出願は、特許法第41条に基づく優先権主張を伴う平成19年8月20日(優先日;平成18年8月28日、出願番号;特願2006-231172号)の出願であって、平成20年11月20日付けで拒絶理由が通知され、平成21年1月29日に手続補正書が提出されて手続補正がなされ、同日に意見書が提出され、同年3月10日付けで拒絶査定がなされ、同年4月15日に拒絶査定に対する審判請求がなされ、同年5月14日に手続補正書が提出されて手続補正がなされ、当審において平成22年8月27日付けで書面による審尋がなされ、同年10月27日に回答書が提出されたものである。

2 平成21年5月14日にした手続補正(以下、「本件手続補正」という。)についての補正却下の決定

〔補正却下の決定の結論〕
本件手続補正を却下する。

〔理由〕
(1)補正後の本件発明
本件手続補正により、特許請求の範囲の請求項1は、
「【請求項1】
片面に形成された第1の配線パターンと反対面に形成された第2の配線パターンとの少なくとも2つの配線パターンを有し、第1の配線パターンと第2の配線パターンとが相互に導通している第1のプリント配線基板と、第2の配線パターン上に搭載されて内蔵されている半導体素子とを備える多層プリント配線基板において、
第1の絶縁体層を介して第2の配線パターン上に積層されている第2のプリント配線基板と、第2の絶縁体層を介して第2のプリント配線基板上に積層されている第3のプリント配線基板と、第1の絶縁体層と第2のプリント配線基板とを厚さ方向に貫通し、パンチで打ち抜くか又はカッタで裁断して形成された、前記半導体素子を収納可能な空間部とを備え、
第2のプリント配線基板は、第1の絶縁体層に対向する面に形成された第3の配線パターンと、第2の絶縁体層に対向する面に形成された第4の配線パターンと、第3の配線パターン上に配設され、第1の絶縁体層を厚さ方向に貫通する第1のバンプと、第3の配線パターン及び第4の配線パターンの間に配設された少なくとも一つの絶縁体層と、該絶縁体層を厚さ方向に貫通する第2のバンプとを備え、
第1のバンプを介して、第3の配線パターンと第2の配線パターンとが相互に導通され、
第2のバンプを介して、第3の配線パターンと第4の配線パターンとが相互に導通され、
第3のプリント配線基板は、第2の絶縁体層に対向する面に形成された第5の配線パターンと、反対面に形成された第6の配線パターンと、第5の配線パターン上に配設され、第2の絶縁体層を厚さ方向に貫通する第3のバンプと、第3のプリント配線基板の内部を厚さ方向に貫通する第4のバンプとを備え、
第3のバンプを介して、第5の配線パターンと第4の配線パターンとが相互に導通され、
第4のバンプを介して、第5の配線パターンと第6の配線パターンとが相互に導通され、
第1の絶縁体層と第3の配線パターン及び第4の配線パターンの間に配設された前記絶縁体層とは、厚さが10μm?100μmの範囲であり、
第1のバンプと第2のバンプとは、最大底面の直径が50μm?200μmの範囲であり、
第2の配線パターン上に複数の前記半導体素子が搭載され、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部の間に第1の絶縁体層及び前記少なくとも一つの絶縁体層を介在して各空間部が互いに隔離していることを特徴する多層プリント配線基板。」
と補正された。

上記補正は、補正前の請求項1に記載された発明を特定する事項である「空間部」について限定する「パンチで打ち抜くか又はカッタで裁断して形成された」との特定事項を付加するものである。また、上記補正は、補正前の「第2の配線パターン上に複数の前記半導体素子が搭載され内蔵されており、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部は間に第1の絶縁体層及び前記少なくとも一つの絶縁体層を介在して互いに隔離している」との事項を、「第2の配線パターン上に複数の前記半導体素子が搭載され、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部の間に第1の絶縁体層及び前記少なくとも一つの絶縁体層を介在して各空間部が互いに隔離している」と補正し、明瞭化するものである。そして、補正後の請求項1に記載された発明と補正前の請求項1に記載された発明とで産業上の利用分野及び解決しようとする課題が異なるものではない。
したがって、上記補正は、特許法第17条の2第5項第2号に規定する特許請求の範囲の減縮を目的とするものに該当する。
そこで、本件手続補正後の上記請求項1に記載された事項により特定される発明(以下、「本件補正発明」という。)が、特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する特許法第126条第5項の規定に適合するか)について、以下に検討する。

(2)引用例の記載事項
原査定の拒絶の理由に引用された、本件出願の優先権主張日前に頒布された刊行物である特開2006-156669号公報(以下、「引用例1」という。)には、次の記載がある。

(1-a)「【0001】
本発明は、絶縁板中に電気/電子部品を埋設して有する部品内蔵配線板およびその製造方法に係り、特に、製造する負担の低減に適する部品内蔵配線板およびその製造方法に関する。」(段落【0001】)

(1-b)「【0004】
本発明は、……製造負担を低減し信頼性向上にも資する部品内蔵配線板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
上記の課題を解決するため、本発明に係る部品内蔵配線板は、配線パターンと、前記配線パターンの面上に電気的機械的に接続された電気/電子部品と、前記電気/電子部品を埋設し、かつ、前記配線パターンの前記電気/電子部品の接続された側の面上に積層され、かつ、前記電気/電子部品が埋設された領域を除き該領域以外の領域に補強材を有する絶縁層とを具備することを特徴とする。」(段落【0004】及び【0005】)

(1-c)「【0038】
……電気/電子部品41としては、例えば厚さ0.5mmの1005サイズや2012サイズのチップ抵抗を用いる。」(段落【0038】)

(1-d)「【0066】
次に、本発明のさらに別の実施形態について図13を参照して説明する。……この実施形態の部品内蔵配線板は、図5に示したものに比較して、絶縁層31、33を貫通して配線パターン面間に挟設される層間接続体205、201を新たに有する点、および、絶縁層32が絶縁層3、2、1の3層積層になっている点が異なる。
【0067】
ここで、絶縁層3、2間、配線層2、1間にはそれぞれ配線パターン6、5が挟設され、絶縁層3、2、1をそれぞれ貫通しかつ配線パターン面間に挟設されて層間接続体204、203、202が存在する。層間接続体54、64に加えて層間接続体205、201、204、203、202を備えることでスルーホール内壁導電層による層間接続の必要のない構成になっている。」(段落【0066】及び【0067】)

(1-e)「【0070】
この図13に示す部品内蔵配線板の製造方法を概略的に述べると以下のようである。まず、両面にそれぞれ配線パターンと金属箔とを有しそれらの層間接続が積層方向に径の変化する形状の層間接続体によりされている両面基板を、絶縁層51、3、1、61それぞれに相当して4枚製造する。その工程は図6に示した通りである。
【0071】
次に、そのうち絶縁層1に相当するものの配線パターン5上に、層間接続体203となる導電性バンプを印刷形成しさらにその面に絶縁層2とすべきプリプレグを積層する。そして、その絶縁層2とすべきプリプレグ側に、絶縁層3に相当する両面基板の配線パターン6側を対向させて加圧・加熱により積層・一体化する。これにより配線層が4つの基板ができる。続いてその外側の金属箔をパターニングすることで配線パターン7、4が形成される。
【0072】
次に、形成された配線パターン7上に、層間接続体205となる導電性バンプを印刷形成しさらにその面に絶縁層31とすべきプリプレグを積層する。そして、これにより得られた積層体に、内蔵する電気/電子部品41に対応する位置の開口(例えば0.8mm径)を例えばドリリングにより形成する。
【0073】
一方、絶縁層61に相当するものの配線パターン63上には、層間接続体201となる導電性バンプを印刷形成しさらにその面に絶縁層33とすべきプリプレグを積層しておく。絶縁層51に相当するものの配線パターン53上には電気/電子部品41を半田40を介して接続しておく。」(段落【0070】-【0073】)

(1-f)「【0074】
以上のようにして得られた3つの部材を、図4(a)に示した配置と同様に積層配置し加圧しつつ積層方向に加圧する。このとき、絶縁層31とすべきプリプレグおよび絶縁層33とすべきプリプレグの絶縁樹脂31a、33aの部分が電気/電子部品41周りの空間を埋めて密着する状態となる。この状態で両プリプレグは完全に硬化し絶縁層31、33になる。さらに、両面に位置する金属箔に例えば周知のフォトリソグラフィによるパターニングを行い、これらを配線パターン52、62に加工すると、図13に示したような構成の部品内蔵配線板を得ることができる。」(段落【0074】)

(1-g) 図13には、部品内蔵配線板の具体的構成が示されており、特に、各配線パターン、各絶縁層、各層間接続体、及び電気/電子部品41の位置関係が示されている。

(1-h) 上記(1-f)の記載事項、及び配線パターンを有する基板をプリント基板で構成することが技術常識であることを考慮すれば、引用例1に記載された配線パターンを有する基板は実質的にプリント配線基板であることを認定することができる。

(1-i) 上記(1-d)の記載事項によれば、層間接続体はスルーホール内壁導電層に代わるものであるから、各々の層間接続体はその上下に位置する配線パターンを相互に導通するものであることを認定することができる。

以上の記載事項(1-a)-(1-f)、図13の開示事項(1-g)、及び認定事項(1-h)及び(1-i)によれば、引用例1には、次の発明が記載されていると認められる。
「片面に形成された配線パターン52と反対面に形成された配線パターン53との少なくとも2つの配線パターンを有し、配線パターン52と配線パターン53とが相互に導通している両面基板と、配線パターン53上に搭載されて内蔵されている電気/電子部品41とを備える多層プリント配線基板において、
絶縁層31を介して配線パターン52上に積層されている「配線層が4つの基板」と、絶縁層33を介して「配線層が4つの基板」上に積層されている両面基板と、絶縁層31と「配線層が4つの基板」とを厚さ方向に貫通し、例えばドリリングで形成された、前記電気/電子部品41を収納可能な開口とを備え、
「配線層が4つの基板」は、絶縁層31に対向する面に形成された配線パターン7と、絶縁層33に対向する面に形成された配線パターン4と、配線パターン7上に配設され、絶縁層31を厚さ方向に貫通する層間接続体205となる導電性バンプと、配線パターン7及び配線パターン4の間に配設された絶縁層3、2、1と、該絶縁層3、2、1を厚さ方向に貫通する層間接続体204、203、202とを備え、
層間接続体205となる導電性バンプを介して、配線パターン7と配線パターン53とが相互に導通され、
層間接続体204、203、202を介して、配線パターン7と配線パターン4とが相互に導通され、
絶縁層33を介して「配線層が4つの基板」上に積層されている両面基板は、絶縁層33に対向する面に形成された配線パターン63と、反対面に形成された配線パターン62と、配線パターン63上に配設され、絶縁層33を厚さ方向に貫通する層間接続体201となる導電性バンプと、絶縁層33を介して「配線層が4つの基板」上に積層されている両面基板の内部を厚さ方向に貫通する層間接続体64とを備え、
層間接続体201となる導電性バンプを介して、配線パターン63と配線パターン4とが相互に導通され、
層間接続体64を介して、配線パターン63と配線パターン62とが相互に導通される、
多層プリント配線基板。」

原査定の拒絶の理由に引用された、本件出願の優先権主張日前に頒布された刊行物である特開2005-39094号公報(以下、「引用例2」という。)には、以下の記載がある。

(2-a)「【0001】
本発明は、半導体チップを基板中に内蔵する半導体チップ内蔵配線板およびその製造方法に係り、特に、生産性向上に適する半導体チップ内蔵配線板およびその製造方法に関する。」(段落【0001】)

(2-b)「【0028】
……図1は、本発明の一実施形態に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図である。まず、図1(a)に示すように、半導体チップ内蔵用のキャビティ12aが形成されたプリプレグ(半硬化状態の絶縁板)11、12を用意する。……
【0029】
この実施形態では、キャビティ12aを有する半硬化状態の絶縁板として、穴が開口されたプリプレグ12と平板上のプリプレグ11とが積層されたものを用いている。このほか例えば穴グリ加工によるものなど、積層によらずキャビティが形成されているものを用いてもよい。」(段落【0028】及び【0029】)

(2-c)「【0034】
図1(c)においてAの積層が完了したら、次に、このAの積層体の上側に配線板素材20を配置し、積層方向に加圧かつ加熱して、一体化する。このとき、導電性バンプ35の先端が、対向して位置する配線板素材20の下側の配線パターン23に達して塑性変形し、これらの間の電気的接続が確立される。また、プリプレグ11、12が熱により流動性を得て半導体チップ13周りの空間が埋められる。さらに、半導体チップ13の金属バンプ15に、対向して位置する配線板素材20の下側の配線パターン23が当接され、これらの間の電気的接続もなされる。また、この一体化により、図1(d)に示すように、プリプレグ11、12は、半硬化状態から完全に硬化した状態(硬化絶縁板11A、12A)になる。」(段落【0034】)

(2-d)「【0036】
上記Bの積層により図1(d)に示す状態が得られ、これにより本実施形態に係る半導体チップ内蔵配線板が完成する。ここで導電性バンプ35は、配線板素材20の下側の配線パターン23に達して塑性変形し層間接続バンプ35Aになっている。各厚さは、例えば、絶縁板21、31がそれぞれ70μm程度、硬化絶縁板11A、12Aが合わせて百数十μmないし200μmである。半導体チップ13の側面を始めその周りの空間は硬化絶縁板11A、12Aにより埋められており、新たな樹脂の充填や硬化の工程を要しない。……」(段落【0036】)

(2-e) 図1には、半導体チップ内蔵配線板の製造過程及び具体的構成が示されている。

(2-f) 上記(2-a)-(2-d)の記載事項((2-d)については特に「硬化絶縁板11A、12Aが合わせて百数十μmないし200μmである。」との事項)及び図1の開示事項(2-e)によれば、引用例2には、半導体チップ内蔵配線板において、半導体チップの周りの空間を埋める硬化絶縁板11A、12Aが合わせて百数十μmないし200μmであるという技術的事項が示されていると認定できる。

原査定の拒絶の理由に引用された、本件出願の優先権主張日前に頒布された刊行物である特開2005-236231号公報(以下、「引用例3」という。)には、以下の記載がある。

(3-a)「【請求項1】
基板上に形成された第1の配線パターンと、第1の配線パターン上に積層された合成樹脂系シートからなる絶縁体層と、該絶縁体層上に積層された銅箔をエッチングすることにより形成された第2の配線パターンと、該銅箔上の所定の位置に形成されたバンプを該絶縁体層に貫通せしめて両配線パターンを接続する層間接続部材とを備える積層配線基板において、
該銅箔は表面に平均粒子径0.5?1.5μmの銅の一次粒子が付着せしめられて平均粒子径5?15μmの二次粒子を形成している粗化面と、該粗化面を被覆する0.01?0.20mg/dm2の亜鉛からなる防錆層とを備え、
該バンプは0.20mm未満の直径を備えることを特徴とする積層配線基板。
【請求項2】
前記バンプは0.15mm以下の直径を備えることを特徴とする請求項1記載の積層配線基板。」(請求項1及び請求項2)

(3-b)「【0001】
本発明は、積層配線基板に関するものである。」(段落【0001】)

(3-c)「【0007】
一方、積層配線基板では、電子部品の進歩と共に配線密度を高くする必要があり、配線の幅、間隔、ランド径を小さくすることが行われている。これに伴って、前記バンプもまた直径を小さくすることが望まれる。」(段落【0007】)

(3-d)「【0019】
バンプ6は、直径0.20mm未満、好ましくは0.15mm以下、高さ150μmの円錐形状を備えている。……」(段落【0019】)

(3-e) 上記(3-a)-(3-d)の記載事項によれば、引用例3には、積層配線基板において、配線密度を高くする目的でバンプの直径を小さくし、この直径を0.20mm未満(200μm未満)とする技術的事項が開示されていると認定できる。

(3)対比
本件補正発明と引用例1記載の発明(以下、「引用発明」という。)とを対比すると、引用発明の「配線パターン52」、「配線パターン53」、「絶縁層31」、「絶縁層33」、「開口」、「配線パターン7」、「配線パターン4」、「絶縁層3、2、1」、「配線パターン63」及び「配線パターン62」は、それぞれ本件補正発明の「第1の配線パターン」、「第2の配線パターン」、「第1の絶縁体層」、「第2の絶縁体層」、「空間部」、「第3の配線パターン」、「第4の配線パターン」、「第3の配線パターン及び第4の配線パターンの間に配設された少なくとも一つの絶縁体層」、「第5の配線パターン」及び「第6の配線パターン」に相当する。
また、引用発明の配線パターン52と配線パターン53とを有する「両面基板」が、本件補正発明の「第1のプリント配線基板」に相当し、引用発明の「配線層が4つの基板」が、本件補正発明の「第2のプリント配線基板」に相当し、引用発明の配線パターン62と配線パターン63とを有する「両面基板」が、本件補正発明の「第3のプリント配線基板」に相当する。
また、引用発明の「層間接続体205となる導電性バンプ」及び「層間接続体201となる導電性バンプ」は、それぞれ本件補正発明の「第1のバンプ」及び「第3のバンプ」に相当する。引用発明の「層間接続体204、203、202」及び「層間接続体64」は、導電性バンプである「層間接続体205」及び「層間接続体201」と同様の構成であると認められるので、これらはそれぞれ本件補正発明の「第2のバンプ」及び「第4のバンプ」に相当する。
さらに、本件補正発明の「半導体素子」と引用発明の「電気/電子部品41」とは、電気/電子部品である限りにおいて一致する。

そうすると、本件補正発明と引用発明とは、以下の点で一致する。
「片面に形成された第1の配線パターンと反対面に形成された第2の配線パターンとの少なくとも2つの配線パターンを有し、第1の配線パターンと第2の配線パターンとが相互に導通している第1のプリント配線基板と、第2の配線パターン上に搭載されて内蔵されている電気/電子部品とを備える多層プリント配線基板において、
第1の絶縁体層を介して第2の配線パターン上に積層されている第2のプリント配線基板と、第2の絶縁体層を介して第2のプリント配線基板上に積層されている第3のプリント配線基板と、第1の絶縁体層と第2のプリント配線基板とを厚さ方向に貫通し、前記電気/電子部品を収納可能な空間部とを備え、
第2のプリント配線基板は、第1の絶縁体層に対向する面に形成された第3の配線パターンと、第2の絶縁体層に対向する面に形成された第4の配線パターンと、第3の配線パターン上に配設され、第1の絶縁体層を厚さ方向に貫通する第1のバンプと、第3の配線パターン及び第4の配線パターンの間に配設された少なくとも一つの絶縁体層と、該絶縁体層を厚さ方向に貫通する第2のバンプとを備え、
第1のバンプを介して、第3の配線パターンと第2の配線パターンとが相互に導通され、
第2のバンプを介して、第3の配線パターンと第4の配線パターンとが相互に導通され、
第3のプリント配線基板は、第2の絶縁体層に対向する面に形成された第5の配線パターンと、反対面に形成された第6の配線パターンと、第5の配線パターン上に配設され、第2の絶縁体層を厚さ方向に貫通する第3のバンプと、第3のプリント配線基板の内部を厚さ方向に貫通する第4のバンプとを備え、
第3のバンプを介して、第5の配線パターンと第4の配線パターンとが相互に導通され、
第4のバンプを介して、第5の配線パターンと第6の配線パターンとが相互に導通される、
多層プリント配線基板。」

そして、以下の点で相違する。

＜相違点1＞
多層プリント配線基板に内蔵されるものが、本件補正発明では半導体素子であるのに対して、引用発明では電気/電子部品である点。

＜相違点2＞
本件補正発明では、半導体素子を収納可能な空間部がパンチで打ち抜くか又はカッタで裁断して形成されているのに対して、引用発明では、例えばドリリングで形成されている点。

＜相違点3＞
本件補正発明では、第1の絶縁体層と第3の配線パターン及び第4の配線パターンの間に配設された絶縁体層とは、厚さが10μm?100μmの範囲であり、第1のバンプと第2のバンプとは、最大底面の直径が50μm?200μmの範囲であるのに対して、引用発明では、第1の絶縁体層の厚さと第3の配線パターン及び第4の配線パターンの間に配設された絶縁体層の厚さとが不明であり、また、第1のバンプの最大底面の直径と第2のバンプの最大底面の直径とが不明である点。

＜相違点4＞
本件補正発明では、第2の配線パターン上に複数の半導体素子が搭載され、該半導体素子と同数の空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部の間に第1の絶縁体層及び少なくとも一つの絶縁体層を介在して各空間部が互いに隔離しているのに対して、引用発明では、そのような構成になっていない点。

(4)相違点の検討
そこで、上記各相違点について検討する。

＜相違点1について＞
多層配線基板に半導体素子を内蔵することは、引用例2及び以下の周知文献1及び2に示されるように、本件出願の優先権主張日前に周知の技術(以下、「周知技術1」という。)である。
引用発明に周知技術1を適用し、多層プリント配線基板に内蔵される電気/電子部品を半導体素子にして、相違点1に係る本件補正発明の発明特定事項とすることは、当業者であれば容易になし得たことである。

・周知文献1;特開2005-150395号公報
「【0001】
本発明は、絶縁性樹脂と無機質フィラーの混合物により放熱性、熱膨張係数、誘電体特性を向上させ、且つ半導体チップなどの能動部品やチップコンデンサなどの受動部品を内蔵して高密度に実装された回路部品内蔵モジュールの製造方法に関するものである。」(段落【0001】)

・周知文献2;特開2002-270712号公報
「【請求項1】 熱硬化性樹脂からなる積層された複数の配線基板と、前記配線基板の表面および内部に形成された配線パターンと、前記配線パターン間のビアホール接続部を備え、内部に半導体素子が実装された半導体素子内蔵多層配線基板において、
前記配線基板の積層に使用される前記配線基板とほぼ同一組成のプリプレグが、加熱・加圧下における雰囲気の減圧によって、前記半導体素子の周囲に形成されている空間に充填され硬化されていることを特徴とする半導体素子内蔵多層配線基板。」(請求項1)

＜相違点2について＞
電気/電子部品の収納空間を、電気/電子部品の形状、大きさに応じて、適当な手段により形成することは、当業者における通常の創作能力の発揮にすぎない。
また、多層配線基板に内蔵される部品を収納するための空間を、パンチによって形成することは、以下の周知文献3-5に示されるように、本件出願の優先権主張日前に周知の技術(以下、「周知技術2」という。)である。
したがって、引用発明において、内蔵される電気/電子部品として半導体素子を用いる際、その形状、大きさに対応する収納空間を形成するための手段として周知技術2を適用することで、半導体素子を収納可能な空間部をパンチで打ち抜いて形成するようにし、相違点2に係る本件補正発明の発明特定事項とすることは、当業者であれば容易になし得たことである。

・周知文献3;特開平11-45955号公報
「【請求項1】少なくとも熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記配線回路層間を電気的に接続するためのビアホール導体を具備する多層配線基板において、前記絶縁基板内部に、空隙部を形成するとともに、該空隙部内に電気素子を実装収納してなることを特徴とする素子内蔵多層配線基板。」(請求項1)
「【0029】そして、この状態の絶縁層に対するスルーホール(ビアホール)および空隙部の形成は、ドリル、パンチング、サンドブラスト、あるいは炭酸ガスレーザ、YAGレーザ、及びエキシマレーザ等の照射による加工など公知の方法が採用される。」(段落【0029】)
「【0032】これらの電気素子を収納するための空隙部を形成する絶縁シートは、上記の種々の材質の中でも空隙部をパンチング又はレーザーで容易に加工できる点から、エポキシ樹脂、……であることが最も望ましい。」(段落【0032】)
「【0039】
【実施例】
実施例1
……また、このプリプレグにレーザーを用いて半導体素子や電子部品を設置するための12mm×12mmの大きさの空隙部を形成した。」(段落【0039】)

・周知文献4;特開2000-223837号公報
「【0014】そして、絶縁シートへのビアホール(ビアホール)および空隙部の形成は、ドリル、パンチング、サンドブラスト、あるいは炭酸ガスレーザ、YAGレーザ、及びエキシマレーザ等の照射による加工など公知の方法が採用される。」(段落【0014】)
「【0032】なお、本発明によれば、上記の方法を発展させて、あらゆる形態の電気素子を搭載した配線基板を作製することができ、例えば、多層配線基板内の同一層内、あるいは異なる層に、複数の空隙部を形成してそれぞれ電気素子を収納搭載させて、複数の電気素子を搭載させることができる。」(段落【0032】)

・周知文献5;特開2004-6572号公報
「【0035】
次いで、図3(C)に示すように、絶縁基材51に対して素子収容用の空隙部52および層間接続用の貫通孔53を形成する空隙部形成工程が行われる(ステップS1)。これら空隙部52および貫通孔53の形成は、例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能であり、複数枚を同時に加工するようにしてもよい。なお、空隙部52は、収容する半導体チップ56の外形よりも大きい内寸が必要とされる。」(段落【0035】)

＜相違点3について＞
本件発明において第1のバンプと第2のバンプとは最大底面の直径が50μm?200μmの範囲であることの技術的意義は、これが50μm以下であれば配線パターン同士を導通させるに十分なバンプを形成することができず、200μm以上であれば高密度配線が実現不可能になるというものである。また、本件において第1の絶縁体層と第3の配線パターン及び第4の配線パターンの間に配設された絶縁体層とは厚さが10μm?100μmの範囲であることの技術的意義は、これが10μm以下であれば配線パターン同士が導通する恐れがあり、100μm以上であればバンプが大きくなることによって高密度配線が実現不可能になるというものである。
一方、高密度配線の実現は配線板一般における周知の課題であり、引用発明においても当業者が容易に着想し得る自明な課題である。とすれば、引用発明において、該課題を解決すべく、第1のバンプと第2のバンプの最大底面の直径に関して、引用例3に開示された、配線密度を高くする目的でバンプの直径を小さくし、この直径を0.20mm未満(200μm未満)とする技術的事項を適用し、さらに配線パターン間の導通というバンプの基本的な機能を達成するのに必要な下限値を適宜設定して、この直径を50μm?200μmの範囲とすることは、当業者が容易になし得たことである。
また、第1の絶縁体層と第3の配線パターン及び第4の配線パターンの間に配設された絶縁体層の厚さを、引用例2に示唆されるような領域に基づき、さらにバンプの径等の各種の実施化条件に応じて最適化することは、当業者が適宜なし得た設計的事項にすぎない。

＜相違点4について＞
多層配線基板において、複数の半導体素子が内蔵され、該半導体素子と同数の空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部の間に絶縁体を介在して各空間部が互いに隔離している点は、周知文献1-3に示されるように、本件出願の優先権主張日前に周知の技術(以下、「周知技術3」という。)である。
引用発明に周知技術3を適用し、相違点4に係る本件補正発明の発明特定事項とすることは、当業者であれば容易になし得たことである。

・周知文献1;特開2005-150395号公報
周知文献1の図1には、多層の部品内蔵モジュールにおいて、複数の半導体チップなどの回路部品が内蔵され、回路部品と同数の空間部を備え、各回路部品は各空間部に1つずつ収納され、各空間部の間に絶縁体を介在して各空間部が互いに隔離している点が開示されていると認定できる。

・周知文献2;特開2002-270712号公報
「【0039】また本実施例においては、積層された多層の配線基板内に半導体素子を1個のみ内蔵させる場合を示したが、2個以上の複数の半導体素子を内蔵させるようにしてもよい。また半導体素子と他の電子部品を独立して内蔵させるようにしてもよい。……」(段落【0039】)

・周知文献3;特開平11-45955号公報
「【0027】また、本発明によれば、上記第1および第2の電気素子の空隙部内への実装収納方法を基礎として、あらゆる形態の多層配線基板を作製することができる。例えば、図3に示すように、多層配線基板の絶縁基板32内において、IC素子33やコンデンサ34等のなどの電気素子を収納する空隙部35、36を同一面内、または異なる層内に空隙部37を複数箇所形成して、これら複数の電気素子を実装収納させることができる。……」(段落【0027】)
「【0039】
【実施例】
実施例1
……また、このプリプレグにレーザーを用いて半導体素子や電子部品を設置するための12mm×12mmの大きさの空隙部を形成した。」(段落【0039】)
段落【0027】及び【0039】の記載事項と図3によれば、周知文献3には、部品を内蔵する多層配線基板において、複数の半導体素子が内蔵され、該半導体素子と同数の空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部の間に絶縁体を介在して各空間部が互いに隔離している点が開示されていると認定できる。

そして、本件補正発明が奏する効果も、引用発明、引用例2に開示された技術的事項、引用例3に開示された技術的事項、及び周知技術1-3から当業者が予測できたものであり、格別顕著なものとはいえない。本件手続補正後の請求項1には、半導体素子と収納空間部の形状について特定されていないが、矩形状の半導体素子に対してその収納空間部を半導体素子の外形に沿う角孔に形成し、樹脂が半導体素子の周囲の間隙を確実に埋め尽くし、半導体素子周囲のボイドの発生を防ぐとの事項について検討しても、一般に被収納物の形状に合わせて収納空間の形状を決定することが例示文献を挙げるまでもない慣用技術であることを考慮すれば、上記の事項は格別の作用効果ではない。

したがって、本件補正発明は、引用発明、引用例2に開示された技術的事項、引用例3に開示された技術的事項、及び周知技術1-3に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。

(5)まとめ
以上のとおり、本件手続補正は、特許法第17条の2第6項において準用する特許法第126条第5項の規定に違反するものであり、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下されるべきものである。

3 本件発明について
(1)本件発明
上記のとおり、本件手続補正は却下されたので、本件の請求項1及び2に係る発明は、平成21年1月29日にした手続補正により補正された特許請求の範囲の請求項1及び2に記載された事項により特定されるものと認められるところ、請求項1は次のとおり記載されている。
「【請求項1】
片面に形成された第1の配線パターンと反対面に形成された第2の配線パターンとの少なくとも2つの配線パターンを有し、第1の配線パターンと第2の配線パターンとが相互に導通している第1のプリント配線基板と、第2の配線パターン上に搭載されて内蔵されている半導体素子とを備える多層プリント配線基板において、
第1の絶縁体層を介して第2の配線パターン上に積層されている第2のプリント配線基板と、第2の絶縁体層を介して第2のプリント配線基板上に積層されている第3のプリント配線基板と、第1の絶縁体層と第2のプリント配線基板とを厚さ方向に貫通し、前記半導体素子を収納可能な空間部とを備え、
第2のプリント配線基板は、第1の絶縁体層に対向する面に形成された第3の配線パターンと、第2の絶縁体層に対向する面に形成された第4の配線パターンと、第3の配線パターン上に配設され、第1の絶縁体層を厚さ方向に貫通する第1のバンプと、第3の配線パターン及び第4の配線パターンの間に配設された少なくとも一つの絶縁体層と、該絶縁体層を厚さ方向に貫通する第2のバンプとを備え、
第1のバンプを介して、第3の配線パターンと第2の配線パターンとが相互に導通され、
第2のバンプを介して、第3の配線パターンと第4の配線パターンとが相互に導通され、
第3のプリント配線基板は、第2の絶縁体層に対向する面に形成された第5の配線パターンと、反対面に形成された第6の配線パターンと、第5の配線パターン上に配設され、第2の絶縁体層を厚さ方向に貫通する第3のバンプと、第3のプリント配線基板の内部を厚さ方向に貫通する第4のバンプとを備え、
第3のバンプを介して、第5の配線パターンと第4の配線パターンとが相互に導通され、
第4のバンプを介して、第5の配線パターンと第6の配線パターンとが相互に導通され、
第1の絶縁体層と第3の配線パターン及び第4の配線パターンの間に配設された前記絶縁体層とは、厚さが10μm?100μmの範囲であり、
第1のバンプと第2のバンプとは、最大底面の直径が50μm?200μmの範囲であり、
第2の配線パターン上に複数の前記半導体素子が搭載され内蔵されており、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部は間に第1の絶縁体層及び前記少なくとも一つの絶縁体層を介在して互いに隔離していることを特徴する多層プリント配線基板。」
(以下、請求項1に係る発明を、「本件発明」という。)

(2)引用例の記載事項
引用例及びその記載事項は、上記2(2)に記載したとおりである。

(3)対比・検討
本件発明は、上記2(1)で検討した本件補正発明から、「空間部」について限定する「パンチで打ち抜くか又はカッタで裁断して形成された」との特定事項を省き、さらに、本件補正発明の「第2の配線パターン上に複数の前記半導体素子が搭載され、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部の間に第1の絶縁体層及び前記少なくとも一つの絶縁体層を介在して各空間部が互いに隔離している」との事項を、「第2の配線パターン上に複数の前記半導体素子が搭載され内蔵されており、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に1つずつ収納され、各空間部は間に第1の絶縁体層及び前記少なくとも一つの絶縁体層を介在して互いに隔離している」としたものである。
そうすると、本件発明を特定する事項を実質的に全て含み、さらに他の特定する事項を付加したものに相当する本件補正発明が、上記2(4)に記載したとおり、引用発明、引用例2に開示された技術的事項、引用例3に開示された技術的事項、及び周知技術1-3に基いて、当業者が容易に発明をすることができたものであるから、本件発明も、同様の理由により、引用発明、引用例2に開示された技術的事項、引用例3に開示された技術的事項、及び周知技術1-3に基いて、当業者が容易に発明をすることができたものである。

(4)むすび
以上のとおり、本件発明は、特許法第29条第2項の規定により特許を受けることができないものであり、他の請求項に係る発明について検討するまでもなく、本件出願は拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2010-12-01 
結審通知日 2010-12-07 
審決日 2010-12-21 
出願番号 特願2007-213808(P2007-213808)
審決分類 P 1 8・ 121- Z (H05K)
P 1 8・ 575- Z (H05K)
最終処分 不成立  
前審関与審査官 豊島 ひろみ、黒石 孝志  
特許庁審判長 寺本 光生
特許庁審判官 田村 耕作
鈴木 正紀
発明の名称 多層プリント配線基板  
代理人 堀 進  
代理人 本間 賢一  
代理人 佐藤 辰彦  
代理人 鷺 健志  
代理人 加賀谷 剛  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ