ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1232317 |
| 審判番号 | 不服2008-16795 |
| 総通号数 | 136 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-04-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-07-02 |
| 確定日 | 2011-02-17 |
| 事件の表示 | 特願2000-191103「貼り合わせウエーハの製造方法および貼り合わせウエーハ」拒絶査定不服審判事件〔平成13年 3月30日出願公開、特開2001- 85648〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成12年6月26日の出願(国内優先権主張、 平成11年7月15日)であって、平成19年12月25日に手続補正書が提出され、平成20年5月29日付けで拒絶査定がされ、それに対して、同年7月2日に審判が請求されるとともに、同年7月31日に手続補正が提出され、その後、平成22年6月11日付けで審尋がされ、同年8月5日に回答書が提出されたものである。 第2 平成20年7月31日に提出された手続補正書による補正(以下「本件補正」という。)についての補正の却下の決定 【補正の却下の決定の結論】 本件補正を却下する。 【理由】 1 補正の内容 本件補正のうち、特許請求の範囲についてする補正は、次のとおりである。 ア 請求項1及び2について、同項中に、「酸化膜を介して、あるいは直接貼り合わせた後」とあるのを、「酸化膜を介して貼り合わせた後」と限定すること。 イ 請求項1?7について、同項中に、「貼り合わせウエーハの製造方法」とあるのを、「貼り合わせSOIウエーハの製造方法」と限定すること。 ウ 請求項1及び2について、同項中に、「ベースウェーハの面取り部を鏡面仕上げする工程を行うこと」とあるのを、「ベースウェーハの面取り部を鏡面仕上げする工程を行うことにより、SOI膜厚分布の標準偏差(σ)が3.2nm以下の貼り合わせSOIウェーハを製造すること」と限定すること。 2 補正の目的の適否 上記ア?ウの補正内容は、補正前の請求項に規定されている技術的事項をより限定をするものであるから、本件補正は、平成18年法律55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、同特許法第17条の2第4項柱書きに規定する目的要件を満たす。 以上のとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項1に係る発明(以下「本願補正発明」という。)が、独立特許要件を満たすものであるか否かについて、更に検討する。 3 独立特許要件(進歩性)についての検討 (1)本願補正発明 本件補正による補正後の請求項1?7に係る発明のうち、請求項1に係る発明(以下「本願補正発明」という。)は、次のとおりである。 「【請求項1】 シリコン単結晶からなるボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせた後、前記ボンドウエーハを減厚加工する貼り合わせSOIウエーハの製造方法において、 前記ベースウエーハとして、シリコン単結晶棒をスライスした後、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製されたものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行ない、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用い、前記エッチング工程の後、前記ベースウェーハの面取り部を鏡面仕上げする工程を行うことにより、SOI膜厚分布の標準偏差(σ)が3.2nm以下の貼り合わせSOIウェーハを製造することを特徴とする貼り合わせSOIウエーハの製造方法。」 (2)引用例1の記載と引用発明 (2-1)引用例1とその記載内容 原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平10-22186号公報(以下「引用例1」という。)には、「張り合わせ用支持基板およびその作製方法」(発明の名称)について、従来の技術として、次の記載がある(下線は当審で付加。以下同じ。)。 ア 発明の属する技術分野 「【0001】 【発明の属する技術分野】この発明は張り合わせ用支持基板およびその作製方法、例えば張り合わせSOI(Silicｏn ｏn Inｓｕlaｔｏｒ)基板の支持基板として用いられる張り合わせ用支持基板およびその作製方法に関する。ここに、張り合わせ基板とは、支持基板と活性層基板との間に酸化膜を介在させた張り合わせSOI基板と、酸化膜を介在させない張り合わせ基板(直接張り合わせ基板)と、これらの間にポリシリコン層を介在させた張り合わせ基板と、を含むものである。」 イ 従来の技術 「【0002】 【従来の技術】例えばSOIの作製方法の一つとして支持基板に絶縁層を介して活性層基板を張り合わせる方法がある。この方法では、張り合わせ用支持基板では活性層基板が張り合わされる面は高平坦度が要求されている。例えば、この支持基板の張り合わせ面はTTV(Tｏｔal Thickneｓｓ Vaｒiaｔiｏn)で0.5μm未満の平坦度が要求される。 【0003】従来の張り合わせ用支持基板(Bｏnded Wafeｒ:B板)の作製は以下の2通りの方法のいずれかで行われていた。すなわち、ラップドウェーハ(laｐｐed ｓilicｏn ｗafeｒ)をエッチングした後、このエッチドウェーハ(eｔched ｓilicｏn ｗafeｒ)の両面を鏡面研磨する方法である。この両面鏡面ウェーハをB板として活性層用のA板(AcｔiｖeWafeｒ)と張り合わせていたものである。または、このエッチドウェーハを電解ドレス研削し、この片側の研削面を研磨することにより、高平坦度(TTVで0.5μm未満)の片面を有するB板を作製していた。」 (2-2)引用発明 上記ア及びイによれば、引用例1には、次の発明が記載されているといえる(以下、この発明を「引用発明」という。)。 「張り合わせSOI(Silicｏn ｏn Inｓｕlaｔｏｒ)基板の活性層基板であるA板(AcｔiｖeWafeｒ)と、張り合わせ用支持基板(Bｏnded Wafeｒ)であって、両面鏡面ウェーハであるB板(ｓilicｏn ｗafeｒ)とを酸化膜を介して貼り合わせるSOIの製造方法において、前記B板のウェーハは、ラップピングし、エッチングし、鏡面研磨し作製されたものであるSOIの製造方法。」 (3)引用例2とその記載内容 原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である欧州特許出願公開第0928017号明細書(以下「引用例2」という。)には、「Semiconductor wafer processing method and semiconductor wafers produced by the same」(発明の名称)について、次の記載がある(括弧の訳文は、日本語のファミリー出願(特開平11-233485号公報)を参照した。)。 ア 発明の属する技術分野等 「Field of the Invention: [0001] The present invention relates to an improvement on the method of removing, through chemical etching, a damaged layer that is generated on the surface of a monocrystalline silicon wafer during a process of producing the wafer. (発明の属する技術分野: [0001]本発明は、半導体ウエーハ、特に単結晶シリコンウエーハの製造工程において発生するウエーハ表面の加工変質層を化学エッチング除去する方法の改善に関する。) イ 発明の要約 「[0006] The present invention has been accomplished to solve the above-mentioned problems, and an object of the inventionis to provide a method of processing a semiconductor wafer which can remove a mechanically formed damage layer, improve surface roughness, and efficiently decrease the depth of locally formed deep pits, while the flatness of the wafer attained through lapping is maintained, in order to produce a chemically etched wafer (CW) having a smooth and flat etched surface that hardly causes generation of particles and contamination. [0007] Another object of the invention is to provide a semiconductor wafer processed through the above-described processing method. [0008] To achieve the above object, the present invention provides a method of processing a semiconductor wafer sliced from a monocrystalline ingot. The method comprises at least the steps of chamfering, lapping, etching, mirror-polishing, and cleaning and is characterized in that in the etching step alkali etching is first performed and then acid etching is performed, and that an etching amount of the alkali etching is greater than an etching amount of the acid etching.」 ([0006] 本発明はこのような問題点に鑑みなされたもので、ウエーハのラッピング後の平坦度を維持しつつ、機械的加工歪み層を除去し、表面粗さを改善し、特に局所的な深いピットをより浅く、滑らかな凹凸形状を持ち、パーティクルや汚染の発生しにくいエッチング表面を有する化学エッチングウエーハ(CW)を作製する半導体ウエーハの加工方法を提供することを目的とする。 [0007] 上記方法により加工された半導体ウエーハを提供することも目的とする。 [0008] 上記課題を解決するため本発明は、単結晶棒をスライスして得た半導体ウエーハを、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程からなる半導体ウエーハの加工方法において、前記エッチング工程をアルカリエッチングの後、酸エッチングを行うものとし、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代よりも大きくすることを特徴とする半導体ウエーハの加工方法である。) ウ 特許請求の範囲 「2. A method of processing a semiconductor wafer sliced from a monocrystalline ingot, said method comprising at least the steps of chamfering, lapping, etching, mirror-polishing, and cleaning and being characterized in that in said etching step alkali etching is first performed and then acid etching is performed, and that an etching amount of the alkali etching is greater than an etching amount of the acid etching.」 (2.単結晶棒をスライスして得た半導体ウエーハを、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程からなる半導体ウエーハの加工方法において、前記エッチング工程をアルカリエッチングの後、酸エッチングを行うものとし、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代よりも大きくすることを特徴とする半導体ウエーハの加工方法。) 上記ア?ウの記載から、引用例2には、以下のウエーハを提供する技術が開示されている。 「平坦度を維持しつつ、パーティクルや汚染の発生しにくい半導体ウエーハを提供することを目的とし、シリコン単結晶棒をスライスし、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製するものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行い、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用いるウエーハの作製方法。」 (4)対比 (4-1)本願補正発明と引用発明とを対比すると、 ア 引用発明の、「張り合わせSOI(Silicｏn ｏn Inｓｕlaｔｏｒ)基板の活性層基板であるA板(AcｔiｖeWafeｒ)」との構成は、素子作製側の単結晶シリコンウェーハであることは明らかであり、また、本願明細書の段落【0003】の「素子作製側ウエーハ(ボンドウエーハ)」との記載から、本願補正発明の「単結晶シリコンからなるボンドウェーハ」に相当する。 イ 引用発明の、「張り合わせ用支持基板(Bｏnded Wafeｒ)であって、両面鏡面ウェーハであるB板(ｓilicｏn ｗafeｒ)」との構成は、単結晶シリコンウェーハからなる支持基板であることは明らかであることから、本願補正発明の単結晶シリコンからなる「ベースウェーハ」に相当する。 ウ 引用発明の、「SOIの製造方法」は、ウェーハを貼り合わせていることから、本願補正発明の「SOIウェーハの製造方法」に相当する。 (4-2)したがって、本願補正発明と引用発明との一致点及び相違点は、次のとおりとなる。 〈一致点〉 「シリコン単結晶からなるボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせた貼り合わせSOIウエーハの製造方法であって、前記ベースウエーハは、ラッピング、エッチング、鏡面研磨する工程により作製されたものであるSOIウエーハの製造方法。」 〈相違点〉 相違点1 本願補正発明では、ボンドウエーハとベースウエーハとを貼り合わせた後、前記ボンドウエーハを「減厚加工」するのに対し、引用発明では、減厚加工することについて明示がない点 相違点2 本願補正発明では、べースウエーハを、「シリコン単結晶棒をスライスした後、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程」により作製し、エッチング工程は、「アルカリエッチングの後、酸エッチングを行ない、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用い、前記エッチング工程の後、前記ベースウェーハの面取り部を鏡面仕上げする工程を行うことにより、SOI膜厚分布の標準偏差(σ)が3.2nm以下」とするのに対し、引用発明では、これらの点についての言及がない点 (5)相違点についての検討 (5-1)相違点1について 以下の周知例1及び2にも記載されているように、貼り合わせSOIウエーハの製造方法において、貼り合わせた後、減厚加工することは、本願の優先権主張の日前に、周知の技術である。 引用発明のSOIウエーハの製造方法において、上記周知技術を採用し、ボンドウエーハを選択し減厚加工することは、当業者が必要に応じて適宜なし得る設計的事項である。 (周知例1:特開平4-340215号公報) 上記周知例1には、次の記載がある(段落【0001】?段落【0003】)。 「【0001】 【産業上の利用分野】本発明は、高耐圧、高耐放射線などの特徴を有する高性能集積回路用Silicｏn-ｏn-Inｓｕlaｔｏｒ(以下SOIという。)基板を直接基板接合法で製作する半導体基板接合方法に関する。 【0002】 【従来の技術】SOI構造のデバイスは、通常のシリコン・デバイスに比べて高耐圧、高耐放射線、高速動作などの多くの利点を有することにより、現在盛んに研究がなされている。このようなSOI構造基板を形成する方法の1つとして直接基板接合法が知られている。 【0003】図2?図6は、直接基板接合法によりSOI構造基板を製造する方法を示した図である。SOI基板の作製には、先ず、図2に示したように表面を鏡面に仕上げたシリコン基板(Siウェハ)4を2枚用意する。次に、図3に示したように、1枚あるいは2枚のシリコン基板4の表面に酸化膜5を形成する(Oｘidaｔiｏn工程)。さらに、図4に示すように、酸化膜を設けたシリコン基板1の鏡面を清浄な雰囲気中で互いに重ね合わせ、高温熱処理を施して接合し(bｏnding 工程)、つぎに、図5および図6に順次示すように、接合したシリコン基板1の片側を、必要なSOI膜厚を残して、ラッピングやポリッシングなどの方法で除去して(ｔhinning工程)、これにより均一な膜厚のSOI基板6が形成される。」 (周知例2:特開平8-264740号公報) 上記周知例2には、次の記載がある(段落【0001】、段落【0004】)。 「【0001】 【産業上の利用分野】本発明は、電子デバイスにとって理想構造と言われるSOI(silicon on insulator)において、2枚のシリコン鏡面ウェーハを接着剤を用いないで結合した後、片方のウェーハを薄膜化してSOI構造基板を実現しようとする技術に関する。」 「【0004】 【発明が解決しようとする課題】ところが、近年デバイスの高集積化、高精度化により、SOIは増々薄膜化傾向にあり、3μm以下、特に、1μm以下といった極薄のSOIが要求されるようになった。このような極薄のSOIを結合ウェーハで製造しようとすると、薄膜化工程でボイドが発生するという新たな問題が生じるようになった。すなわち、ウェーハ接合工程、熱処理工程を経て結合ウェーハとなった段階、次いで片方のウェーハを通常の3?10μm程度に薄膜化した段階ではボイドの発生が見られないものが、さらに3μm以下あるいは、1μm以下といった極薄とするとボイドが発生することがある。そこで、このような問題点に鑑み本発明にあっては、極薄の結合ウェーハの製造においてもボイドの発生のない完全に結合した結合ウェーハを得ることを目的とする。」 (5-2)相違点2について 引用例1の段落【0002】には、「例えばSOIの作製方法の一つとして支持基板に絶縁層を介して活性層基板を張り合わせる方法がある。この方法では、張り合わせ用支持基板では活性層基板が張り合わされる面は高平坦度が要求されている。」との記載があることから、引用発明のSOIの作製方法では、「ウエーハ」は平坦化の課題を有することは明らかである。さらに、周知例1及び2の以下の記載にもあるように、パーティクルや汚染の発生しにくいウエーハが求められることは、本願の優先権主張の日前に、SOIの作製方法に共通する課題として周知の事項である。 したがって、引用発明のSOIウエーハの作製方法において、平坦化及び上記周知の課題を解決するために、引用例2に記載の「シリコン単結晶棒をスライスし、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製するものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行い、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用いる」技術を採用することは、当業者が容易になし得るものである。 そして、その際、「SOI膜厚分布の標準偏差(σ)が3.2nm以下」とすることは、以下の周知例3及び4にも記載されているように、SOI膜に求められる好ましい値にしたというにすぎない。 上記周知例1には、次の記載がある(段落【0004】)。 「【0004】 【発明が解決しようとする課題】ところで、上記のような直接基板接合法は、接合界面にバルクと同程度の結晶性が得られるという点では他の接合法よりも優れているが、次のような問題点を有している。その1つは基板接合時に生じる接合不良である。すなわち、シリコン基板1を互いに重ね合わせる(コンタクト)とき、その表面にパーティクル(外来付着粒子)が存在する。また、シリコン基板1の表面の平坦度が悪いと、その後上記図4に示したような熱処理を経ても接合しないボイド領域が発生する。このようなボイド領域は、図5に示したように研磨により薄くする工程で、あるいはその後のデバイス製造工程で、剥離し、このような剥離が生じると、基板自体が不良品になり、歩留りが低下するだけでなく、関係するデバイスも汚染するという問題点がある。このように、SOI構造基板製造の接合工程において、基板を酸化炉から取出してそのまま接合するようにしていた従来の直接基板接合法においては、酸化炉への挿入、取出などの接合前の工程で基板表面にパーテイクルが付着し、したがって接合時にボイドが形成される確率が高く、上記のような問題点が生じていた。」 上記周知例2には、次の記載がある(段落【0003】)。 「【0003】結合ウェーハによるSOI基板は、前記 SIMOXにくらべ酸化膜の完全性が高いため、漏れ電流が少なく、高耐圧である等の電気特性のすぐれたものとなる。このような結合ウェーハでは、当然結合の完全性が要求され未結合部(ボイド:void)があってはならない。ボイドの発生は、接合表面の清浄度(ゴミの存在)や接合表面の粗さ(マイクロラフネス)、親水性に関連する表面の化学的な構造等により影響を受けるが、近年のシリコンウェーハの清浄度、平坦度の向上、あるいは熱処理条件の適性化等によりボイドの発生はほとんどなくなっている。すなわち、従来のように比較的厚い(例えば3?10μm)シリコン薄膜の厚さのバイポーラ用SOIの作成にあっては、現在市販されているシリコンウェーハの清浄度、平坦度で満足のいく結合が得られ、マイクロラフネスやウェーハ全面にみられる数μmの厚さのむら、数十μmのそりは、結合に余り支障がない。これは前記清浄度等の向上に加えウェーハ自身の弾性変形によるものと考えられる。」 (周知例3:特開平9-252100号公報) 上記周知例3には、表1とともに、次の記載がある(段落【0001】、段落【0010】)。 「【0001】 【発明の属する技術分野】本発明は、半導体ウェーハの貼り合わせ技術に関するものであり、特にSOI(silicon on insulator)基板において、2枚のシリコン鏡面ウェーハを接着剤を用いないで結合した後、片方のウェーハを薄膜化してSOI構造の結合ウェーハを実現する技術に関する。」 「【0010】薄膜化後の膜厚分布は、現状のSIMOX ウェーハのSOI層の膜厚分布と比較すると、標準偏差で2nm以下であることが好ましく、2nmを超えると、極薄のSOI層を有する結合ウェーハの膜厚分布が大きくなり、デバイス作製の際に問題を引き起こす。」 (周知例4:特開平10-326883号公報) 上記周知例4には、次の記載がある(段落【0020】)。 「【0020】最近、米原らはかかる問題点を解決し、膜厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わせSOIを報告した(T. Yonehara et al., Appl. Phys. Letter Vol.64, 2108(1994))。この方法は、Si基板上31の多孔質層32を選択エッチングの材料として用いる。多孔質層の上に非多孔質単結晶Si層33をエピタキシャル成長した後、酸化Si層(絶縁膜)35を介して第2の基板34と貼り合わせる(図5の(a))。第1の基板を裏面より研削等の方法で薄層化し、基板全面において多孔質Siを露出させる(図5の(b))。露出させた多孔質SiはKOH、HF+H_(2)O_(2)などの選択エッチング液によりエッチングして除去する(図5の(c))。このとき、多孔質SiのバルクSi(非多孔質単結晶Si)に対するエッチングの選択比を10万倍と十分に高くできるので、あらかじめ多孔質上に成長した非多孔質単結晶Si層を膜厚を殆ど減じることなく、第2の基板の上に残し、SOI基板を形成することができる。したがって、SOIの膜厚均一性はエピタキシャル成長時にほぼ決定づけられる。エピタキシャル成長は通常半導体プロセスで使用されるCVD装置が使用できるので、佐藤らの報告(SSDM95)によれば、その均一性は例えば100nm±2%以内が実現されている。また、エピタキシャルSi層の結晶性も良好で3.5×10^(2)/cm^(2)が報告された。」 (6)小括 以上検討したとおり、本願補正発明と引用発明との相違点は、引用例2に記載の発明を適用することにより、また、周知の技術を勘案することにより、当業者が容易に想到し得たものであるから、本願補正発明は、引用発明及び引用例2に記載の発明に基づいて当業者が容易に発明することができたものである。 (7)独立特許要件についてのまとめと補正却下の結び 以上のとおり、本願補正発明は、引用発明及び引用例2に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により、特許を受けることができない。 よって、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項の規定に違反するので、同法159条1項において読み替えて準用する同法53条1項の規定により却下すべきものである。 第3 本願発明 1 以上のとおり、本件補正は却下されたので、本願の請求項1に係る発明(以下「本願発明」という。)は、平成19年12月25日に提出された手続補正書の特許請求の範囲の請求項1に記載された、次のとおりのものである。 「【請求項1】 シリコン単結晶からなるボンドウエーハとベースウエーハとを酸化膜を介して、あるいは直接貼り合わせた後、前記ボンドウエーハを減厚加工する貼り合わせウエーハの製造方法において、 前記ベースウエーハとして、シリコン単結晶棒をスライスした後、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製されたものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行ない、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用い、前記エッチング工程の後、前記ベースウェーハの面取り部を鏡面仕上げする工程を行うことを特徴とする貼り合わせウエーハの製造方法。」 2 引用例1の記載と引用発明 引用例1の記載と引用発明については、前記第2の3(2)で認定したとおりである。 3 対比・判断 前記第2の1及び2で検討したように、本願補正発明は、補正前の請求項1を限定したものである。逆に言えば、本願発明(補正前の請求項1に係る発明)は、本願補正発明から、このような限定をなくしたものである。 そうすると、本願発明の構成要件をすべて含み、これより限定したものである本願補正発明が、前記第2の3で検討したとおり、引用発明及び引用例2に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明することができたものということができる。 第4 結言 以上のとおり、本願発明は、引用発明及び引用例2に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-12-09 |
| 結審通知日 | 2010-12-15 |
| 審決日 | 2011-01-04 |
| 出願番号 | 特願2000-191103(P2000-191103) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
P 1 8・ 575- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 萩原 周治 |
| 特許庁審判長 |
相田 義明 |
| 特許庁審判官 |
西脇 博志 松田 成正 |
| 発明の名称 | 貼り合わせウエーハの製造方法および貼り合わせウエーハ |
| 代理人 | 好宮 幹夫 |