ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1232750 |
| 審判番号 | 不服2008-16306 |
| 総通号数 | 136 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-04-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-06-26 |
| 確定日 | 2011-02-24 |
| 事件の表示 | 特願2003-279885「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成17年 2月17日出願公開、特開2005- 45166〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成15年7月25日の出願であって、平成20年4月25日付けで手続補正がなされ、同年5月19日付けで拒絶査定がなされ、それに対して、同年6月26日に拒絶査定に対する審判請求がなされたものである。 2.本願発明 本願の請求項1ないし7に係る発明は、平成20年4月25日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし7に記載された事項により特定されるとおりのものであって、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項1に記載された事項により特定される以下のとおりのものである。 「【請求項1】 半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、 前記ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素濃度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であり、前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする半導体装置。」 3.引用刊行物に記載された発明 (3-1)原査定の拒絶の理由に引用された、本願の出願前である平成14年12月13日に日本国内で頒布された特開2002-359371号公報(以下「引用刊行物」という。)には、図1ないし4とともに、以下の事項が記載されている。(下線は、当合議体にて付加したものである。以下同じ。) 「【0009】 【課題を解決するための手段】この発明の一実施形態による半導体装置は、半導体基板と、この半導体基板上に形成されたゲート絶縁膜およびその上に形成されたゲート電極とを持つMOSFETとを具備し、前記ゲート絶縁膜中の誘電率は前記半導体基板に接する側の方がゲート電極に接する側よりも高く構成されている。」 「【0012】 【発明の実施の形態】以下、図面を参照して本発明の種々の実施の形態を詳細に説明する。 【0013】＜ゲート絶縁膜の厚さ方向に誘電率を変化させる実施形態＞図1および図2は、本発明の第1の実施の形態に係る半導体装置の異なる製造工程における主要部構造を示している。 【0014】まず、図1に示す半導体装置の製造工程における断面構造を形成する方法を説明する。図1において、半導体基板(例えばシリコン基板)1上に例えばシリコン酸化膜などの絶縁膜でなる素子分離領域2a、2bを選択的に形成する。ここでは、素子分離領域2a、2bとしてSTI(シャロートレンチ分離)構造を示しているが、LOCOS(フィールド酸化膜分離)構造も同様に形成できる。 【0015】次に、シリコン基板1上のNMOSFET形成領域に選択的に例えばボロン(B)などのP型不純物を導入し、PMOSFET形成領域には選択的に例えば砒素(Aｓ)などのN型不純物を導入することにより、シリコン基板1上に選択的にNMOSFETの素子領域となるP型領域(いわゆるPウェル3)およびPMOSFETの素子領域となるN型領域(いわゆるNウェル4)を形成する。そして、これらのウェル3、4の表面にはゲート絶縁膜5を形成し、さらに、ゲート絶縁膜5上の全面に、例えば200nmの厚さにポリシリコン膜6を堆積する。 【0016】この実施の形態ではこのゲート絶縁膜5を形成する際に、このゲート絶縁膜に所定の誘電率の分布を与える。即ち、前記ゲート絶縁膜5が、前記半導体基板であるPウエル3に接する側の方がゲート電極6aに接する側よりも高い誘電率を持つように構成する工程を行うが、これに付いては後で説明する。 【0017】ポリシリコン膜6の堆積後、図2に示すように、通常のリソグラフイ法とエッチング法を用いて、例えばPウエル3に形成された素子形成領域の素子分離領域2a、2bの間に、ポリシリコン膜6の一部をNMOSFETのゲート電極6aとして残して、ポリシリコン膜6を除去する。 【0018】そして、NMOSFET形成用のPウエル3には、例えばゲート電極6aをマスクとして用いて低加速イオン注入法でN型不純物(例えばAｓ)を注入する。PMOSFET形成用のNウエル4にも、同様にして低加速イオン注入法でP型不純物(例えばB)を注入して、図示しないゲート電極の両側にソース・ドレイン領域を形成する。かくして、NMOSFET形成領域3にはN型の浅いソース/ドレイン領域7が形成される。」 「【0020】引き続き、通常のリソグラフイ法を用いて、NMOSFET形成領域であるPウエル3の所定の領域に、前記ゲート電極6aの両側面に形成されたシリコン窒化膜側壁8a、8bをマスクとして用いてN型不純物(例えばAｓ)を所定の加速でイオン注入により導入する。かくして、NMOSFET形成領域3にはNMOSFETのソース/ドレイン拡散層9が形成される。図示しないが、PMOSFET形成領域のPウエル4に形成されたゲート電極のゲート側壁をマスクとして、その両側にもP型不純物(例えばB)がイオン注入され、PMOSFETのソース/ドレイン拡散層が形成される。」 「【0023】上述したように図2に示した実施形態では、このゲート絶縁膜5を形成する際に、このゲート絶縁膜5に所定の誘電率の分布を与える。即ち、前記ゲート絶縁膜5が、前記半導体基板であるPウエル3に接する側の方がゲート電極6aに接する側よりも高い誘電率を持つように構成する工程を行う。以下、この所定の誘電率分布を与える種々の方法を順次説明する。」 「【0026】(b)Hfシリケート膜をゲート絶縁膜5としてMOCVDで成膜する場合:同様に図示しない反応炉を用いて、図1のSi基板1上にゲート絶縁膜5としてHfシリケート膜((HfO_(2))_(ｘ)(SiO_(2))_(1-ｘ)、ｘ<=1)をMOCVD法を用いて成膜する。この際、Hf系の原材料ガス、例えば、C_(16)H_(40)N_(4)HfとSi系の原材料ガス、例えば、C_(8)H_(24)N_(4)SiとO_(2)の流量比を時間とともに、酸素流量比が高くなるように変化させる。このように流量比を変化させることで、ゲート絶縁膜5のSi基板1側ではHfO_(2)の含有量が多くなり、また、表面側では、HfO_(2)が少なく、SiO_(2)を多くすることができる。このHfO_(2)の含有量が多いと誘電率が高くなる。このため、ゲート絶縁膜5中の誘電率は、図3に示したと同様に、例えば図2のゲート絶縁膜5とPウエル3との界面側が高く、表面側が低くなる。尚、原材料ガスは他のガスでも良い。 【0027】ここで、HfO_(2)とSiO_(2)の夫々の濃度は、成膜温度を650度から400度まで低下させることで、ゲート絶縁膜5のSi基板1側でHfO_(2)の含有量が多くなり、また、表面側では、HfO_(2)が少なくSiO_(2)を多くすることができるので、酸素流量比を調整する代わりにこの方法を用いても良い。 【0028】(c) ゲート絶縁膜5としてHfシリケート膜をALD法で成膜する場合:ALD法を用いてHfシリケート膜を例えば図1のSi基板1上に成膜する際、反応炉中でHf系原材料ガス、Si系原材料ガス、酸素を図4(a)-(c)に示すように交互供給する。この際、図4(a)に示すように、O_(2)供給の時間を、図4(b)、4(c)のHf系ガス及びSi系ガス供給の時間T1,T2を夫々一定に保持した状態で、順次長くするように(ｔ1＜ｔ2＜ｔ3＜ｔ4)となるように変化させる。これにより、ゲート絶縁膜5のSi基板1側ではHfO_(2)の含有量が多くなり、また、表面側では、HfO_(2)が少なくSiO_(2)を多くすることができる。このため、ゲート絶縁膜5中の誘電率は界面側が高く、表面側が低くすることができる。」 (3-2)上記記載からみて、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「半導体基板と、この半導体基板上に形成されたゲート絶縁膜およびその上に形成されたゲート電極とを持つMOSFETであって、ゲート絶縁膜として、Hfシリケート膜((HfO_(2))_(ｘ)(SiO_(2))_(1-ｘ)、ｘ<=1)を用い、前記ゲート絶縁膜は、Si基板側ではHfO_(2)の含有量が多くなり、表面側では、HfO_(2)の含有量が少なくなっているMOSFET。」 4.対比 (4-1)刊行物発明の「半導体基板と、この半導体基板上に形成されたゲート絶縁膜およびその上に形成されたゲート電極とを持つ」こと及び「MOSFET」は、それぞれ、本願発明の「半導体基板上にゲート絶縁膜を介してゲート電極が形成された」こと及び「電界効果型トランジスタを有する半導体装置」に相当する。 (4-2)刊行物発明の「Hf」及び「ゲート絶縁膜として、Hfシリケート膜((HfO_(2))_(ｘ)(SiO_(2))_(1-ｘ)、ｘ<=1)を用い」ることは、それぞれ、本願発明の「金属」及び「ゲート絶縁膜は金属・シリコン・酸素」「を含」むことに相当する。 (4-3)引用刊行物の「Hf系の原材料ガス、例えば、C_(16)H_(40)N_(4)HfとSi系の原材料ガス、例えば、C_(8)H_(24)N_(4)SiとO_(2)の流量比を時間とともに、酸素流量比が高くなるように変化させる。このように流量比を変化させることで、ゲート絶縁膜5のSi基板1側ではHfO_(2)の含有量が多くなり、また、表面側では、HfO_(2)が少なく、SiO_(2)を多くすることができる。」(【0026】)、「図4(a)に示すように、O_(2)供給の時間を、図4(b)、4(c)のHf系ガス及びSi系ガス供給の時間T1,T2を夫々一定に保持した状態で、順次長くするように(ｔ1＜ｔ2＜ｔ3＜ｔ4)となるように変化させる。これにより、ゲート絶縁膜5のSi基板1側ではHfO_(2)の含有量が多くなり、また、表面側では、HfO_(2)が少なくSiO_(2)を多くすることができる。」(【0028】)という記載から、HfO_(2)の含有量、すなわち、ゲート絶縁膜中のHfの濃度は、Si基板側から表面側、すなわちゲート電極側に向けて、漸次増加しているものと認められる。 そうすると、刊行物発明の「ゲート絶縁膜」は、Hfの濃度が、「ゲート電極」との界面部で最小、且つ「半導体基板」との界面部で最大になっていることは、明らかであり、このことは、本願発明の「前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であること」に相当する。 (4-4)以上から、本願発明と刊行物発明とは、 「半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、 前記ゲート絶縁膜は金属・シリコン・酸素を含み、前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする半導体装置。」 である点で一致し、次の点で相違する。 (相違点)「ゲート絶縁膜」が、本願発明では、「窒素を含み」、「膜中の窒素濃度」が「ゲート電極との界面部で最大、且つ」「基板との界面部で最小であ」るのに対し、刊行物発明の「ゲート絶縁膜」は、窒素を含まない点。 5.判断 以下、上記相違点について検討する。 ボロンを含有するポリシリコンを用いたゲート電極を有するMOSFETにおいて、ゲート絶縁膜下の半導体基板表面における界面準位の発生を抑制しつつ、ゲート電極からのボロンの突き抜けを防止するために、ゲート絶縁膜のゲート電極側の界面近傍の窒素濃度を高くし、且つ半導体基板側の界面の窒素濃度を低くすることは、以下の周知例1ないし3に記載されるように従来周知の技術である。 (ア)周知例1:特開2003-204061号公報には、図1及び2とともに、以下の事項が記載されている。 「【0018】 【発明の実施の形態】以下、本発明の実施形態を図面を参照して説明する。 【0019】(第1の実施形態)以下、図面を参照して、本発明の第1の実施形態を説明する。 【0020】図1は、第1の実施形態に係るMIS(MOS)型電界効果トランジスタにおいて、ゲート絶縁膜として用いるメタルシリケイト膜(シリコンを含有するシリコン酸化膜)中のメタル元素の膜厚方向の濃度分布を模式的に示したものである。ここではメタル元素としてZｒ(ジルコニウム)を用いているが、Hf(ハフニウム)、Al(アルミニウム)、La(ランタン)等、シリコン酸化膜に添加することでシリコン酸化膜に比べて誘電率が増加する元素を用いても、Zｒの場合と同様の効果を得ることが可能である。 【0021】図1に示すように、メタルシリケイト膜の中央付近においてZｒの濃度が最大となっている。なお、濃度ピークは、必ずしもメタルシリケイト膜の中央である必要はなく、メタルシリケイト膜の下面近傍の領域(メタルシリケイト膜とシリコン基板との界面近傍の領域)と、上面近傍の領域(メタルシリケイト膜とゲート電極との界面近傍の領域)とに挟まれた領域(内部領域)であればよい。 【0022】このような構成にすることで、特性や信頼性に優れたMIS型電界効果トランジスタを得ることができる。すなわち、半導体基板側の界面においては、界面での固定電荷密度が低く、チャネル移動度の低下が抑制される。また、ゲート電極側の界面においては、ゲート電極としてポリSiやポリSiGeを用いた場合、界面でのシリサイド反応を抑制することができ、信頼性の低下を防止することができる。 【0023】図2は、上述したような構成に対し、さらにゲート電極側に窒素(N)を導入した場合の、Zｒ及びNの濃度分布を模式的に示したものである。図2に示すように、ゲート電極側の界面近傍においてN濃度が最大となっている。 【0024】このように、メタルシリケイト膜の上面側に急峻なN濃度のピークがあるため、ゲート電極としてポリSiやポリSiGeを用いた場合、ドーパントとして用いるボロン等の不純物がゲート絶縁膜中さらには半導体基板へ拡散することを、有効に抑制することができる。また、Zｒと窒素の反応が抑制されるため、リーク電流の増加や信頼性の低下を抑制することができる。さらに、上面側に窒素が存在するため、基板側界面近傍の固定電荷密度の増加が抑制され、チャネル移動度の低下を抑制することができる。」 (イ)周知例2:特開2002-299607号公報には、図4及び6とともに、以下の事項が記載されている。 「【0005】また、MIS型電界効果トランジスタでは、リーク電流を抑制する他にも突き抜け電圧の問題がある。突き抜け電圧とは、ゲート電極に多結晶シリコンを用いると、多結晶シリコンのドーパントであるリン(P)やボロン(B)等の不純物がゲート絶縁膜を突き抜けてチャネル領域中に拡散し、この不純物によって閾値電圧が変動する問題である。この現象は素子を動作しているときに発熱することによって、時間がたつにつれて不純物が拡散して閾値が変化してしまうので信頼性が劣化するという問題を有している。」 「【0009】 【課題を解決するための手段】本発明では、ゲート絶縁膜中の金属酸化物に窒素を含有させることで、ゲート電極からの不純物や金属の拡散を防止し、同時にシリコン基板との界面に窒素を含有させないことで、トランジスタの電気的特性を向上させるものである。」 「【0031】以上のように、金属酸化物からなるゲート絶縁膜中のゲート電極との界面近傍に窒素を含有する金属酸化物からなる拡散バリア層を設けることで、フラットバンドシフトを小さくし良好なシリコン界面特性を実現することができる。 【0032】また、このゲート絶縁膜中にシリコンを含有させたのち、窒化処理をして窒素を添加すると、Si-Nの強い結合により、ゲート絶縁膜中のSiが吸収され、相対的にシリコン基板との界面近傍のシリコン含有量が増加する。こうすることでシリコン基板との界面近傍では、電気的特性が良好なシリコン含有量が高い金属酸化物となり、ゲート電極との界面近傍では、拡散を防止する窒素含有量が高い金属酸化物となる。」 「【0050】次に、図6を参照して、図4に示すMIS型電界効果トランジスタのゲート絶縁膜103における別の製造方法について説明する。ここでは図4で説明した金属酸化物にシリコンを含有させたものである。 【0051】先ず、図6(a)に示すように、面方位(100)、比抵抗4?6Ωcmのｐ型シリコン基板101上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばLP(ロープレッシャー)-TEOS膜を埋め込むことにより素子分離領域102を形成する。 【0052】次に、図6(b)に示すように、例えば、レーザーアブレーション成膜法を用いて、例えば酸素分圧1×10^(4)Paの雰囲気中、基板温度400℃で、Hf、Si、酸素原子で構成されるターゲットを用いて、Hfシリケイト酸化物113を厚さ5nmでシリコン基板101上に形成する。レーザーアブレーション成膜法を用いることで、原料ガスを光励起することによって、各元素が十分なエネルギーを有し、金属原子と酸素原子との組成比にずれが少ない膜を形成できる。組成比にずれがないとダングリングボンドが生じ難く、欠陥が少ない絶縁膜を形成することに有利に働く。 【0053】また、レーザーアブレーション成膜法の変わりに、スパッタ成膜法を用いて金属シリケイト酸化物113を形成しても良い。この場合、例えば酸素分圧40mｔｏｒｒの雰囲気中、基板温度300℃で、Hf金属又はHfシリサイド或いはHｒシリケイトをシリコン基板101上に堆積した後に、600℃?800℃の酸素雰囲気中でアニールして、Hfシリケイト酸化物113を形成することができる。 【0054】また、蒸着法を用いて金属シリケイト酸化物113を形成しても良い。この場合、例えば基板温度200℃で、Hf金属又はHfシリサイドを、厚さ4nmでシリコン基板101上に堆積した後、600℃?800℃の酸素雰囲気中でアニールして、Hfシリケイト酸化物113を形成することができる。 【0055】また、CVD成膜法を用いて金属シリケイト酸化物113を形成しても良い。この場合、例えば、C_(16)H_(36)HfO_(4)ガスとモノシラン(SiH_(4))ガスと窒素ガスの混合ガス或いはHfCl_(4)ガスとNH_(3)ガスとモノシラン(SiH_(4))ガスの混合ガス若しくはHf(SO_(4))_(2)ガスとNH_(3)ガスとモノシラン(SiH_(4))ガスの混合ガス等、Hfを含むガスとシリコンを含むガスの混合ガスを、1Pa?10^(4)Paの圧力、1ｓccm?1000ｓccmの流量で、それぞれ供給、排気し、基板温度を室温800℃程度の温度範囲で堆積した後、600℃?900℃の酸素雰囲気中でアニールして金属シリケイト酸化物113を形成することができる。 【0056】また、金属シリケイト酸化膜113を形成する別の方法として、図6(c)に示すように、シリコン基板101を酸素雰囲気中で加熱又はBOX(燃焼酸化)或いはCVDによって、シリコン基板101上に厚さ1nm?4nm程度のSiO_(2)膜を形成する。次に、例えばHf金属ターゲット或いはHf金属原子とシリコン原子を少なくとも含んだターゲットを用いて、蒸着法でシリコン基板101上に金属元素を有する膜を堆積する。 【0057】その後、例えば、真空中もしくは窒素中で400℃?900℃の加熱によって、少なくとも金属元素をSiO_(2)膜中に拡散させる工程を行い、シリコン基板101上に少なくともHf原子、シリコン原子、酸素原子を含有する金属シリケイト酸化膜113を形成してもよい。 【0058】以上の工程により、金属シリケイト酸化膜113を形成した後、図6(c)に示すように、例えばNOガス、NH_(3)ガスの雰囲気中で加熱することで、金属シリケイト酸化膜113の表面近傍を窒化し拡散バリア層116を形成する。このときの拡散バリア層116の窒素含有量は約10atomic%であった。 【0059】また、窒素を含有する金属シリケイト酸化物からなる拡散バリア層116を形成する方法として、窒素インプラを用いて、金属シリケイト酸化物113の表面にのみ窒素原子を注入し急速加熱(RTA)によって窒素原子の安定化を行っても良い。 【0060】また、励起(ラジカル)窒素を金属シリケイト酸化物113の表面に照射して、拡散バリア層116を形成しても良い。励起窒素を照射する方法では、特に金属シリケイト酸化物113の表面から窒化が進む傾向があるために、表面層のみ窒化することが望ましい場合に特に有効である。」 (ウ)周知例3:特開2000-22149号公報には、図1ないし3とともに、以下の事項が記載されている。 「【0002】 【従来の技術】近年における半導体装置の微細化・高速化に伴い、P型MOSトランジスタのゲート電極にP^(+)ポリシリコン膜(以下、P^(+)ゲートという)を、N型MOSトランジスタのゲート電極にN^(+)ポリシリコン膜(以下、N^(+)ゲートという)を使用する、いわゆるデュアルゲート電極が使用されつつある。 【0003】P^(+)ゲートではドーパントとしてボロン(B)が広く用いられているが、ボロンの拡散定数が大きく、後工程の熱処理でゲート電極中のボロンがゲート絶縁膜を通してチャネル領域のシリコン基板に拡散する、いわゆる熱抜けが問題となっている。ボロンの熱抜けが生じると、チャネル領域におけるシリコン基板中の不純物濃度が変化して閾値電圧の変動などの特性劣化をもたらすため極力低減することが望まれる。」 「【0016】 【発明の実施の形態】[本発明の原理]ゲート電極からのボロンの熱抜けを防止するためにはゲート電極とシリコン基板との間に窒素を導入することが有効である。また、N型MOSトランジスタの駆動能力を低下しないためには、ゲート絶縁膜とシリコン基板との界面に窒素が偏析されるのを抑制する必要がある。したがって、これらの要請を満たすためには、ゲート電極とゲート絶縁膜との間に窒素を偏析させ、且つ、ゲート絶縁膜とシリコン基板との界面には窒素を偏析させないことが望ましいと考えられる。 【0017】係る観点から本願発明者らが鋭意検討を行った結果、シリコン基板上にゲート絶縁膜となるシリコン酸化膜とゲート電極となるシリコン膜とを形成した後に窒素を含む雰囲気中でアニールを行うことにより、ゲート絶縁膜とシリコン基板との界面に窒素を偏析させることなくゲート電極とゲート絶縁膜との界面に窒素を偏析できることがはじめて明らかとなった。そして、このように窒素を導入することにより、ゲート電極からのボロンの熱抜けを防止し、且つ、N型MOSトランジスタの駆動能力を劣化しないことが判った。 【0018】ここで、窒素を含む雰囲気中におけるアニールの前にゲート絶縁膜上にシリコン膜を堆積しておくことは、ゲート絶縁膜とシリコン膜との界面に窒素を偏析させる上できわめて重要な役割を担う。図1は、シリコン基板上に膜厚約10nmのシリコン酸化膜と膜厚約10nmのポリシリコン膜とを形成した試料を、NH_(3)雰囲気中で620℃、20分間のアニールを行い、その後更に膜厚約30nmのポリシリコン膜を追加して堆積した場合におけるSIMSプロファイルであり、図2は、シリコン基板上に膜厚約10nmのシリコン酸化膜を形成した試料をNH_(3)雰囲気中で620℃、20分間のアニールを行った後に膜厚約40nmのポリシリコン膜を形成した場合におけるSIMSプロファイルである。」 「【0025】なお、図3は、シリコン基板上に膜厚約10nmのシリコン酸化膜と膜厚約40nmのポリシリコン膜とを形成した試料をNH_(3)雰囲気中で920℃、60秒間のランプアニールを行った場合におけるSIMSプロファイルである。図示するように、ポリシリコン膜の膜厚が40nmと比較的厚い場合にも、ポリシリコン膜を堆積後にNH_(3)雰囲気中でアニールすることによってポリシリコン膜とシリコン酸化膜との界面に窒素を偏析させることができる。」 そして、上記3(3-1)より、引用刊行物には「ポリシリコン膜6の一部をNMOSFETのゲート電極6aとして残して、ポリシリコン膜6を除去する。」(【0017】)、「例えばゲート電極6aをマスクとして用いて」「PMOSFET形成用のNウエル4にも、」「低加速イオン注入法でP型不純物(例えばB)を注入して、図示しないゲート電極の両側にソース・ドレイン領域を形成する。」(【0018】)及び「PMOSFET形成領域のPウエル4に形成されたゲート電極のゲート側壁をマスクとして、その両側にもP型不純物(例えばB)がイオン注入され、PMOSFETのソース/ドレイン拡散層が形成される。」(【0020】)と記載されているから、刊行物発明において、「ポリシリコン膜6」を用いたPMOSFETの「ゲート電極6a」からのボロンの突き抜けを防止することは、当業者が当然に考慮することであり、また、MOSFETにおいて、「半導体基板」と「ゲート絶縁膜」との界面特性を良好にすることは、当該技術分野では周知の技術課題である。 そうすると、刊行物発明において、ゲート絶縁膜下の半導体基板表面における界面準位の発生を抑制しつつ、ゲート電極からのボロンの突き抜けを防止するために、上記周知の技術を適用することは、当業者が容易に想到し得たものであり、それによって、刊行物発明において、「ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素濃度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であ」る構成となることは明らかである。 したがって、刊行物発明において、相違点に係る構成とすることは、上記周知の技術を採用することにより、当業者が容易になし得たものである。 以上検討したとおり、本願発明と刊行物発明との相違点は、当業者が周知の技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-12-16 |
| 結審通知日 | 2010-12-21 |
| 審決日 | 2011-01-07 |
| 出願番号 | 特願2003-279885(P2003-279885) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 松嶋 秀忠 |
| 特許庁審判長 |
河口 雅英 |
| 特許庁審判官 |
市川 篤 小野田 誠 |
| 発明の名称 | 半導体装置及びその製造方法 |
| 代理人 | 河野 哲 |
| 代理人 | 蔵田 昌俊 |
| 代理人 | 中村 誠 |
| 代理人 | 村松 貞男 |