• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 4項1号請求項の削除 特許、登録しない。 H01L
審判 査定不服 4項3号特許請求の範囲における誤記の訂正 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1236255
審判番号 不服2008-14303  
総通号数 138 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-06-24 
種別 拒絶査定不服の審決 
審判請求日 2008-06-06 
確定日 2011-05-06 
事件の表示 特願2004-124151「ゲート-ボディーコンタクト薄膜トランジスター」拒絶査定不服審判事件〔平成17年 5月12日出願公開、特開2005-123565〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成16年4月20日(パリ条約による優先権主張平成15年10月16日、大韓民国)の出願であって、平成20年2月18日付けで手続補正がなされ、同年3月5日付けで拒絶査定がなされ、それに対して、同年6月6日に拒絶査定に対する審判請求がなされるともに、同日付けで手続補正がなされ、その後当審において、平成22年7月7日付けで審尋がなされ、同年10月8日付けで回答書が提出されたものである。

2.平成20年6月6日付けの手続補正について
【補正の却下の決定の結論】
平成20年6月6日付けの手続補正を却下する。

【理由】
(1)補正の内容
平成20年6月6日付けの手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし請求項10を、補正後の特許請求の範囲の請求項1ないし請求項9に補正するものであり、その補正事項を整理すると、以下のとおりである。

(補正事項a)補正前の請求項1を、補正後の請求項1の
「【請求項1】
絶縁基板上に形成され、チャンネル領域及びソース/ドレーン領域を備えるアクティブ層と、
前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
前記アクティブ層に前記ソース/ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
前記ソース/ドレーン領域に各々連結するソース/ドレーン電極と、
前記ボディーコンタクト領域と前記ゲート電極とを連結するための導電性配線とを含み、
前記導電性配線は、前記ソース/ドレーン電極と同一の物質で形成され、前記ソース/ドレーン電極と同一面上に形成されることを特徴とする薄膜トランジスター。」と補正すること。

(補正事項b)補正前の請求項5を、補正後の請求項5の
「【請求項5】
少なくとも画素電極を有する平板表示装置用の薄膜トランジスターにおいて、
絶縁基板上に形成され、チャンネル領域及びソース/ドレーン領域を備えるアクティブ層と、
前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
前記アクティブ層に前記ソース/ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
前記ソース/ドレーン領域に各々連結するソース/ドレーン電極と、
前記ボディーコンタクト領域と前記ゲート電極とを連結するための導電性配線とを含み
前記導電性配線は、透明導電膜からなり、前記画素電極と同一面上に形成されることを特徴とする薄膜トランジスター。」と補正すること。

(補正事項c)補正前の請求項9を、削除すること。

(補正事項d)補正前の請求項10を、補正後の請求項9の
「【請求項9】
少なくとも画素電極を含む平板表示装置用薄膜トランジスターにおいて、
絶縁基板上に形成され、チャンネル領域及びソース/ドレーン領域を備えるアクティブ層と、
前記アクティブ層を覆うように基板上に形成された第1絶縁膜と、
前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
前記ゲート電極を覆うように形成された第2絶縁膜と、
前記アクティブ層に前記ソース/ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
前記ソース/ドレーン領域に各々連結するソース/ドレーン電極と、
前記画素電極下部に形成された第3絶縁膜と、
前記ゲート電極の一部分を露出させるように前記第2絶縁膜及び第3絶縁膜に形成された第1コンタクトホールと、
前記ボディーコンタクト領域の一部分を露出させるように前記第1ないし第3絶縁膜に形成された第2コンタクトホールと、
前記第1コンタクトホールと前記第2コンタクトホールを介して前記ボディーコンタクト領域と前記ゲート電極を接続するための導電性配線とを含み、
前記導電性配線は前記画素電極と同一面上に形成されることを特徴とする薄膜トランジスター。」と補正すること。

(2)新規事項追加の有無及び補正の目的の適否についての検討
(2-1)補正事項aについて
補正事項aは、補正前の請求項1に係る発明の発明特定事項である「導電性配線」について、「前記ソース/ドレーン電極と同一面上に形成される」と限定的に減縮する事項を付加する補正である。
そして、「前記ソース/ドレーン電極と同一面上に形成される」は、本願の願書に最初に添付した明細書の【0042】段落、【0043】段落及び図5の記載に基づく補正である。
したがって、補正事項aは、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定された新規事項の追加禁止の要件を満たしており、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第2号に掲げられた特許請求の範囲の減縮を目的とするものである。

(2-2)補正事項bについて
補正事項bは、補正前の請求項5に係る発明の発明特定事項である「薄膜トランジスター」及び「導電性配線」について、各々「少なくとも画素電極を有する平板表示装置用の薄膜トランジスターにおいて」及び「前記画素電極と同一面上に形成される」と限定的に減縮する事項を付加する補正である。
そして、「少なくとも画素電極を有する平板表示装置用の薄膜トランジスターにおいて」及び「前記画素電極と同一面上に形成される」は、本願の願書に最初に添付した明細書の【0001】段落、【0002】段落、【0056】段落及び図8の記載に基づく補正である。
したがって、補正事項bは、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げられた特許請求の範囲の減縮を目的とするものである。

(2-3)補正事項cについて
補正事項cは、特許法第17条の2第4項第1号に掲げられた請求項の削除を目的とするものである。

(2-4)補正事項dについて
補正事項dは、補正前の請求項10を独立項にするとともに、補正前の請求項10が引用する補正前の請求項9の発明特定事項である「第2絶縁膜及び第3絶縁膜に形成された第1コンタクトホール」を「前記第2絶縁膜及び第3絶縁膜に形成された第1コンタクトホール」とする補正である。
したがって、補正事項dは、特許法第17条の2第4項第3号に掲げられた誤記の訂正を目的とするものである。

(3)独立特許要件について
(3-1)はじめに
上記(2)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。

(3-2)補正後の請求項1に係る発明
本件補正による補正後の請求項1ないし9に係る発明は、平成20年6月6日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし9に記載された事項により特定されるとおりのものであって、そのうちの補正後の請求項1に係る発明(以下「補正後の発明」という。)は、その特許請求の範囲の請求項1に記載された事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものである。

(3-3)引用刊行物に記載された発明
(3-3-1)原査定の拒絶の理由に引用され、本願の優先権主張日前である平成6年3月25日に日本国内で頒布された刊行物である特開平6-85262号公報(以下「引用刊行物」という。)には、図1及び2とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。

「【0001】
【産業上の利用分野】本発明はSOIを用いたMOS電界効果トランジスタおよびその製造方法に関するものである。」
「【0014】
【実施例】本発明の一実施例について、図2(a)?(g)を参照して工程順に説明する。
【0015】はじめに平面図である図2(a)およびその断面図である図2(b)に示すように、P型シリコンからなる下地ウェーハ1に酸化シリコン膜2で絶縁分離されたP型シリコン層3が形成されている、P型SOI基板を用いる。SOI基板は酸素イオン注入によるSIMOX(Separation by Implanted Oxygen)または、レーザ、電子ビームやランプアニールによって再結晶するZMR(Zone Melting Recrystallization)などで形成される。つぎに選択酸化法により素子分離用酸化膜4を形成して素子領域となるP型シリコン層3を絶縁分離する。このとき図2(a)に示すように、ゲート電極のコンタクト予定領域までP型シリコン層3を残して凸型にしたことに特徴がある。
【0016】つぎに平面図である図2(c)およびその断面図である図2(d)に示すように、ゲート酸化膜5を形成したのちしきい値電圧を調整するためボロン(硼素)をイオン注入する。つぎに燐をドープしたポリシリコンを形成してからパターニングしてゲート電極6を形成する。ポリシリコンをパターニングするとき、同時にゲート電極6にコンタクト11を開口する。
【0017】つぎに平面図である図2(e)およびその断面図である図2(f)に示すように、砒素をイオン注入してN^(+ )型ソース・ドレイン拡散層7を形成する。つぎに全面に厚さ0.4μmの層間絶縁膜8を堆積したのち、レジスト(図示せず)をマスクとしてエッチングしてコンタクト12を開口する。このときコンタクト12はゲート電極6と同時にパターニングしたコンタクト11よりもひとまわり小さくして、コンタクト12の側面に層間絶縁膜8からなる厚さ約0.1μmの側壁が残るようにする。このあとボロンをイオン注入したとき、ゲート電極6にボロンが侵入しないようにするためである。
【0018】つぎに平面図である図2(g)およびその断面図である図2(h)に示すように、ボロンをイオン注入したのちアニールして基板電極予定領域にP^(+ )型オーミック拡散層9を形成する。つぎにコンタクト12の側面に残っている層間絶縁膜8などからなる絶縁膜をエッチングする。
【0019】最後に平面図である図1(a)およびその断面図である図1(b)に示すように、スパッタ法により全面にAl(アルミニウム)系合金を堆積したのち、パターニングしてAl配線10を形成して素子部が完成する。」
「【0021】
【発明の効果】基板とゲート電極とを短絡することにより、チップ面積を増やすことなくSOIMOSFETの問題点である浮遊基板効果を抑制することができる。さらにFETのオン状態とオフ状態との区別が明確になり、オン状態のドレイン電流が増加して、FETの高速動作が可能になった。」

(3-3-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。

「P型シリコンからなる下地ウェーハ1に酸化シリコン膜2で絶縁分離され、凸型に形成されたP型シリコン層3と、前記P型シリコン層3にイオン注入することにより形成されたN^(+ )型ソース・ドレイン拡散層7と、前記P型シリコン層3の上に形成されたゲート酸化膜5及びゲート電極6と、全面に堆積された層間絶縁膜8に開口されたコンタクト12と、前記P型シリコン層3にイオン注入することにより形成されたP^(+)型オーミック拡散層9と、全面にAl(アルミニウム)系合金を堆積したのち、パターニングして形成されたAl配線10からなる、SOIを用いたMOS電界効果トランジスタ。」

(3-4)対比・判断
(3-4-1)刊行物発明の「P型シリコンからなる下地ウェーハ1」及び「酸化シリコン膜2」は、補正後の発明の「絶縁基板」に相当する。

(3-4-2)引用発明の「N^(+ )型ソース・ドレイン拡散層7」及び「ゲート電極6」は、各々補正後の発明の「ソース/ドレイン領域」及び「ゲート電極」に相当する。そして、引用刊行物の図2(e)、(f)及び「【0016】つぎに平面図である図2(c)およびその断面図である図2(d)に示すように、ゲート酸化膜5を形成したのち・・・燐をドープしたポリシリコンを形成してからパターニングしてゲート電極6を形成する。・・・
【0017】つぎに平面図である図2(e)およびその断面図である図2(f)に示すように、砒素をイオン注入してN^(+ )型ソース・ドレイン拡散層7を形成する。」という記載から、「ゲート電極6」直下の「P型シリコン層3」からなる領域には砒素イオンが注入されず、この領域は、補正後の発明の「チャンネル領域」に相当する。
したがって、刊行物発明の「N^(+ )型ソース・ドレイン拡散層7」が形成された「凸型に形成されたP型シリコン層3」は、補正後の発明の「チャンネル領域及びソース/ドレーン領域を備えるアクティブ層」に相当する。
なお、「ゲート電極6」が、「ゲート電極6」直下の「P型シリコン層3」からなる領域(補正後の発明の「チャンネル領域」に相当。)に対応していることは当然である。

(3-4-3)刊行物発明の「P^(+ )型オーミック拡散層9」は、補正後の発明の「ボディコンタクト領域」に相当する。そして、引用刊行物の図2(c)?(h)及び「【0016】つぎに平面図である図2(c)およびその断面図である図2(d)に示すように、ゲート酸化膜5を形成したのち・・・燐をドープしたポリシリコンを形成してからパターニングしてゲート電極6を形成する。ポリシリコンをパターニングするとき、同時にゲート電極6にコンタクト11を開口する。
【0017】つぎに平面図である図2(e)およびその断面図である図2(f)に示すように、砒素をイオン注入してN^(+ )型ソース・ドレイン拡散層7を形成する。・・・全面に・・・層間絶縁膜8を堆積したのち、・・・コンタクト12を開口する。このときコンタクト12は・・・コンタクト11よりもひとまわり小さくして、コンタクト12の側面に層間絶縁膜8からなる・・・側壁が残るようにする。・・・
【0018】つぎに平面図である図2(g)およびその断面図である図2(h)に示すように、ボロンをイオン注入したのちアニールして基板電極予定領域にP^(+ )型オーミック拡散層9を形成する。・・・」という記載から、刊行物発明の「P^(+ )型オーミック拡散層9」は、「N^(+ )型ソース・ドレイン拡散層7」と分離されるように、「P型シリコン層3」に形成されていることは明らかである。

(3-4-4)引用刊行物の図1(a)、(b)及び「【0019】つぎに平面図である図1(a)およびその断面図である図1(b)に示すように、スパッタ法により全面にAl(アルミニウム)系合金を堆積したのち、パターニングしてAl配線10を形成して素子部が完成する。」という記載から、刊行物発明の「N^(+ )型ソース・ドレイン拡散層7」上には、パターニングされた「Al配線10」が形成されていることは明らかであり、「N^(+ )型ソース・ドレイン拡散層7」上に形成された「Al配線10」は、補正後の発明の「ソース/ドレーン領域に各々連結するソース/ドレーン電極」に相当する。

(3-4-5)引用刊行物の図1(a)、(b)及び「【0016】つぎに平面図である図2(c)およびその断面図である図2(d)に示すように、・・・燐をドープしたポリシリコンを形成してからパターニングしてゲート電極6を形成する。ポリシリコンをパターニングするとき、同時にゲート電極6にコンタクト11を開口する。
【0017】つぎに平面図である図2(e)およびその断面図である図2(f)に示すように、全面に・・・層間絶縁膜8を堆積したのち、・・・コンタクト12を開口する。このときコンタクト12はゲート電極6と同時にパターニングしたコンタクト11よりもひとまわり小さくして、コンタクト12の側面に層間絶縁膜8からなる・・・側壁が残るようにする。・・・
【0018】つぎに平面図である図2(g)およびその断面図である図2(h)に示すように、ボロンをイオン注入したのちアニールして基板電極予定領域にP^(+ )型オーミック拡散層9を形成する。・・・コンタクト12の側面に残っている層間絶縁膜8などからなる絶縁膜をエッチングする。 」
「【0019】つぎに平面図である図1(a)およびその断面図である図1(b)に示すように、スパッタ法により全面にAl(アルミニウム)系合金を堆積したのち、パターニングしてAl配線10を形成して素子部が完成する。」及び「【0021】
【発明の効果】基板とゲート電極とを短絡することにより、チップ面積を増やすことなくSOIMOSFETの問題点である浮遊基板効果を抑制することができる。・・・」という記載から、刊行物発明の「コンタクト12」内には、パターニングされた「Al配線10」が充填されていることは明らかであり、この「コンタクト12」内に充填された「Al配線10」は、「P^(+ )型オーミック拡散層9」と「ゲート電極6」とを連結していることは明らかであり、補正後の発明の「連結するための導電性配線」に相当する。
また、当該「コンタクト12」内に形成された「Al配線10」と「N^(+ )型ソース・ドレイン拡散層7」上に形成された「Al配線10」は、同一の物質で形成され、同一面上に形成されることも明らかである。

(3-4-6)すると、補正後の発明と刊行物発明との間には、構成上の差異を見出すことはできない。

(3-5)独立特許要件についてのまとめ
以上、検討したとおり、補正後の発明と刊行物発明との間に、差異を見出すことはできず、補正後の発明は、引用刊行物に記載された発明であるから、特許法第29条第1項第3号の規定により、特許出願の際、独立して特許を受けることができない。

(4)補正の却下についてのむすび
本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。
したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

3.本願発明1及び本願発明2
平成20年6月6日付けの手続補正書による手続補正は上記の通り却下されたので、本願の請求項1ないし10に係る発明は、平成20年2月18日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし10に記載された事項により特定されるとおりのものであって、その請求項1及び請求項4の記載は、次のとおりである。(以下、本願の請求項1に係る発明を「本願発明1」、本願の請求項4に係る発明を「本願発明2」という。)

「【請求項1】
絶縁基板上に形成され、チャンネル領域及びソース/ドレーン領域を備えるアクティブ層と、
前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
前記アクティブ層に前記ソース/ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
前記ソース/ドレーン領域に各々連結するソース/ドレーン電極と、
前記ボディーコンタクト領域と前記ゲート電極とを連結するための導電性配線とを含み、
前記導電性配線は、前記ソース/ドレーン電極と同一の物質で形成されることを特徴とする薄膜トランジスター。」

「【請求項4】
前記ソース/ドレーン領域と前記ボディーコンタクト領域とは互いに反対導電型を有する不純物領域であり、前記チャンネル領域は、真性領域であることを特徴とする請求項1記載の薄膜トランジスター。」

4.刊行物に記載された発明
これに対して、原査定の拒絶の理由に引用された引用刊行物には、上において検討したとおり、上記2.(3-3-1)に記載したとおりの事項及び上記2.(3-3-2)において認定したとおりの発明(刊行物発明)が記載されているものと認められる。

5.本願発明1の新規性について
上記2.(2)において検討したとおり、補正後の発明は、本願発明1を限定的に減縮したものであり、上記2.(3)において検討したように、補正後の発明が引用刊行物に記載された発明であるから、本願発明1も引用刊行物に記載された発明である。

6.本願発明2の容易想到性について
(6-1)本願発明2は、本願発明1に対し、「前記ソース/ドレーン領域と前記ボディーコンタクト領域とは互いに反対導電型を有する不純物領域であり、前記チャンネル領域は、真性領域である」という限定を付したものであるので、本願発明2と刊行物発明との相違点は、次の点のみとなる。

(相違点)本願発明2では、「ソース/ドレーン領域と」「ボディーコンタクト領域とは互いに反対導電型を有する不純物領域であり、」「チャンネル領域は、真性領域である」のに対して、刊行物発明では、「P^(+)型拡散層9」と「N^(+ )型ソース・ドレイン拡散層7」とは互いに反対導電型を有しているものの、本願発明2の「チャンネル領域」に相当する「ゲート電極6」直下の領域は、「P型シリコン層3」であって、「真性領域」でない点。
(6-2)以下、上記相違点について検討する。
薄膜MOSトランジスタにおいて、チャンネル領域を真性シリコン層で構成することは、以下の周知例1ないし3に記載されるように従来周知である。

(ア)周知例1:特開平10-229199号公報には、図1ないし3とともに、以下の事項が記載されている。
「【0018】(実施例1)本発明のNチャネル型TFTの真上図を図1に示す。基板はガラス基板である。第1層は、半導体層10であり、真性半導体の多結晶であるポリシリコン薄膜によって形成され、ソース電極11,ドレイン電極12,ベース電極13,ゲート電極直下のチャネル部14,ゲート電極直下とドレイン電極の間のオフセット部15から構成される。ソース電極12及びドレイン電極13はN型にドーピングされ、ベース電極は、P型にドーピングされている。第2層は、ゲート絶縁膜20であり、酸化シリコン薄膜もしくは窒化シリコン薄膜によって形成される。ゲート絶縁膜20は、半導体膜10のチャネル部14とオフセット部15の上部に形成される。第3層は、ゲート電極30で、金属薄膜で形成される。ゲート電極30は、コスト低減および寸法精度をあげるため、ゲート絶縁膜20と同じホトマスクを用いており、ほぼ同じ形状で大ききがオフセット部分の長さだけ均等に小さく加工される。もしくはゲート絶縁膜の方がオフセット部分の長さだけ均等大きく加工される。なお、この加工法については、例えば特開平7-297407 号公報のような技術により、実現することができる。また、べース電極をドーピングするため、本実施例では、ゲート絶縁膜20およびゲート電極30はベース電極のところでくり抜いた構造となっている。第4層は、配線電極40で、ゲート電極30とは異なる種類の金属膜で形成され、ゲート電極30とベース電極13とを電気的に接続する。図1のA-A′における断面図を図2に示す。半導体膜10のゲート電極直下のチャネル部分とゲート絶縁膜のゲート電極より一まわり大きい部分の直下はi型でソース電極ドレイン電極はN型となっている。図1のB-B′における断面図を図3に示す。半導体膜のチャネル部とベース電極の接続部分で、チャネル部分はi型、ベース電極はP型となっている。」

(イ)周知例2:特開平10-173197号公報には、図4ないし7とともに、以下の事項が記載されている。
「【0002】
【従来の技術】従来、TFTとしては図4?図7に示すような工程を経て形成されるプレーナ型のものが知られている。ここに示したTFTは、液晶表示装置の表示領域に形成される画素電極に接続された例を示している。このTFTの構成およびその特徴を明瞭にするため、図に示す製造プロセスの順にしたがって説明する。まず、図4(a)に示すように、例えばガラスでなる透明基板1の上に、順次、下地絶縁膜2、真性の半導体層3が順次堆積される。そして、半導体層3の上にフォトリソグラフィー技術を用いて、同図(a)に示すように第1フォトレジスト4をパターニングし、この第1フォトレジスト4をマスクとして半導体層3および下地絶縁膜2を異方性エッチングしてアライメントマークAを形成する。
【0003】つぎに、第1フォトレジスト4を剥離した後、図4(b)に示すように、新たに第2フォトレジスト5を塗布し、フォトリソグラフィー技術を用いて第2フォトレジスト5をパターニングした後、この第2フォトレジスト5をマスクとして、TFTのソース・ドレイン領域となる部分の半導体層3へ例えばホウ素(B)を低濃度条件でイオン注入して低濃度不純物領域3Aを形成する。
【0004】第2フォトレジスト5を剥離した後、図4(c)に示すように、新たに第3フォトレジスト6を塗布し、フォトリソグラフィー技術を用いてパターニングを行い、高濃度条件でイオン注入を行って高濃度不純物領域3Bを形成する。このとき、高濃度不純物領域3Bの内側には、上記した低濃度不純物領域3Aが残ってLDD構造となる。
【0005】その後、新たにフォトリソグラフィー工程を行って、図5(a)に示すような第4フォトレジスト7をパターニングする。そして、この第4フォトレジスト7をマスクとして半導体層3を異方性エッチングして島状の半導体層3を加工する。
【0006】
つぎに、図5(b)に示すように、全面にゲート絶縁膜8を堆積させた後、このゲート絶縁膜8上にゲートメタル膜9を堆積させる。その後、フォトリソグラフィー技術を用いて第5フォトレジスト10をパターニングし、この第5フォトレジスト10をマスクとして用いてゲートメタル膜9をエッチングしてゲート電極9Aと補助用電極9Bを形成する。
【0007】さらに、図5(c)に示すように、全面にITO(indium tin oxide)膜11を堆積させた後、フォトリソグラフィー工程を行って第6フォトレジスト12をパターニングし、この第6フォトレジスト12に基づいて画素電極11Aを加工する。」

(ウ)周知例3:特開平10-177163号公報には、図9とともに、以下の事項が記載されている。
「【0036】この製造方法の第l実施例を説明するための工程断面図を図9に示す。先ず、図9(a)に示すように、ガラス基板lの表面上にCVD法によりリンをドープした多結晶シリコン層を堆積して下部電極l8を形成する。次に、図9(b)に示すように、真性の多結晶シリコン層l03を下部電極l8のうち接続層l6の部分に接触するように堆積し、更に図9(c)に示すように、これらの上を同じくCVD法によるシリコン酸化膜l04で被覆する。ここで、多結晶シリコン層l03が下部電極l8の全部又は一部を覆うように形成することもできる。この後、図9(d)に示すように、TFTのゲート電極8と電荷蓄積容量の上部電極l05をリンドープの多結晶シリコンをCVD法により形成し、ゲート電極8をマスクとしてセルフアラインによりリン又は砒素イオンを注入し、TFTのソース10及びドレインl2を形成する。その後図9(e)に示すように、CVD法により層間絶縁膜24を全面上に堆積形成し、図9(f)に示すように、この層間絶縁膜24のドレインl2の上方位置に開口部を設けて画素領域のほぼ全面にITOからなる透明電極20をスパッタリング法により形成する。最後に図9(g)に示すように、層問絶縁膜24の開口部を通してTFTのソース10に接続するデータ線4aをAlで被着する。」

したがって、刊行物発明に対して、上記周知の技術を適用し、「P型シリコン層6」に換えて「真性シリコン層」を用いることにより、本願発明2のように、「前記チャンネル領域は、真性領域である」構成とすることは、当業者が容易になし得たことである。
よって、上記相違点は、当業者が容易に想到し得た範囲に含まれる程度のものである。
(6-3)まとめ
以上検討したとおり、本願発明2と刊行物発明との相違点は、当業者が周知技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明2は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである。

7.むすび
以上のとおり、本願の請求項1に係る発明は、特許法第29条第1項3号に掲げる発明に該当し、特許法第29条第1項の規定により特許を受けることができず、また、本願の請求項4に係る発明は、特許法第29条第2項の規定により特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。

よって、結論のとおり審決する。
 
審理終結日 2010-11-16 
結審通知日 2010-11-24 
審決日 2010-12-07 
出願番号 特願2004-124151(P2004-124151)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 571- Z (H01L)
P 1 8・ 573- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 河本 充雄  
特許庁審判長 河口 雅英
特許庁審判官 小野田 誠
市川 篤
発明の名称 ゲート-ボディーコンタクト薄膜トランジスター  
代理人 三好 秀和  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ