ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1236990 |
| 審判番号 | 不服2008-18610 |
| 総通号数 | 139 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-07-29 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-07-22 |
| 確定日 | 2011-05-11 |
| 事件の表示 | 平成 9年特許願第116320号「入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法」拒絶査定不服審判事件〔平成10年 3月 6日出願公開、特開平10- 65109〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,平成9年4月18日(優先権主張平成8年4月19日)の出願であって,平成20年2月22日付けで手続補正書が提出され,同年4月16日付けで拒絶査定がされ,これに対し,同年7月22日に審判請求がされるとともに,同年8月21日付けで手続補正書が提出されたものである。 第2 平成20年8月21日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定 [補正却下の決定の結論] 本件補正を却下する。 [理由] 1. 本件補正の内容 本件補正は,特許請求の範囲と発明の詳細な説明を補正するものであり,特許請求の範囲については,以下のとおりである。 〈補正事項a〉 ・補正前の請求項1の「前記第1の拡散抵抗層は,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されている」を,補正後の請求項1の「前記第1の拡散抵抗層は,実質的に単一の導電型とされており,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されており,当該第1の拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触している」と補正する。 〈補正事項b〉 ・補正前の請求項9の「前記抵抗素子に対応する拡散抵抗層を,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置するように形成する第5の工程」を,補正後の請求項9の「前記抵抗素子に対応する拡散抵抗層を,実質的に単一の導電型となり,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触するように形成する第5の工程」と補正する。 〈補正事項c〉 ・補正前の請求項15の「前記拡散抵抗層を前記絶縁膜と前記第1の不純物拡散層との間の領域に位置させる第5の工程」を,補正後の請求項15の「前記拡散抵抗層を,実質的に単一の導電型となり,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触させる第5の工程」と補正する。 〈補正事項d〉 ・補正前の請求項19の「前記抵抗素子に対応する拡散抵抗層を,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置するように形成する第6の工程」を,補正後の請求項19の「前記抵抗素子に対応する拡散抵抗層を,実質的に単一の導電型となり,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触するように形成する第6の工程」と補正する。 〈補正事項e〉 ・補正前の請求項20の「前記抵抗素子に対応する第1の拡散抵抗層を,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置するように形成する」を,補正後の請求項20の「前記抵抗素子に対応する第1の拡散抵抗層を,実質的に単一の導電型となり,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該第1の拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触するように形成する」と補正する。 〈補正事項f〉 ・補正前の請求項26の「前記第2の層は,前記絶縁膜と前記第1の層との間の領域に形成されており,」を,補正後の請求項26の「前記第2の層は,実質的に単一の導電型とされており,前記絶縁膜と前記第1の層との間の領域に形成され,当該第2の層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触しており,」と補正する。 〈補正事項g〉 ・補正前の請求項30の「前記マスク層の前記開口を通して第1の不純物と反対導電型であり且つ濃度の異なる第2の不純物を導入して,前記第1の層と隣接し,前記絶縁膜と前記第1の層との間の領域に位置する第2の層を形成する第4の工程」を,補正後の請求項30の「前記マスク層の前記開口を通して第1の不純物と反対導電型であり且つ濃度の異なる第2の不純物を導入して,実質的に単一の導電型となり,前記絶縁膜と前記第1の層との間の領域に位置し,一端で前記絶縁膜と直接的に接触し,他端で前記第1の層と接触する第2の層を形成する第4の工程」と補正する。 2. 補正事項の整理 (1)〈補正事項a〉について 「前記第1の拡散抵抗層」について,補正前の請求項1の「前記第1の拡散抵抗層は,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されている」を,補正後の請求項1の「前記第1の拡散抵抗層は,実質的に単一の導電型とされており,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されており,当該第1の拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触している」と限定的に減縮したものである。 (2)〈補正事項b〉について 「前記抵抗素子に対応する拡散抵抗層」について,補正前の請求項9の「前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置するように形成する」を,補正後の請求項9の「実質的に単一の導電型となり,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触するように形成する」と限定的に減縮したものである。 (3)〈補正事項c〉について 「前記拡散抵抗層」について,補正前の請求項15の「前記絶縁膜と前記第1の不純物拡散層との間の領域に位置させる」を,補正後の請求項15の「実質的に単一の導電型となり,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触させる」と限定的に減縮したものである。 (4)〈補正事項d〉について 「前記抵抗素子に対応する拡散抵抗層」について,補正前の請求項19の「前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置するように形成する」を,補正後の請求項19の「実質的に単一の導電型となり,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触するように形成する」と限定的に減縮したものである。 (5)〈補正事項e〉について 「前記抵抗素子に対応する第1の拡散抵抗層」について,補正前の請求項20の「前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置するように形成する」を,補正後の請求項20の「実質的に単一の導電型となり,前記第1の不純物拡散層に横方向に隣接して接続され,前記絶縁膜と前記第1の不純物拡散層との間の領域に位置し,当該第1の拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触するように形成する」と限定的に減縮したものである。 (6)〈補正事項f〉について 「前記第2の層」について,補正前の請求項26の「前記絶縁膜と前記第1の層との間の領域に形成されており」を,補正後の請求項26の「実質的に単一の導電型とされており,前記絶縁膜と前記第1の層との間の領域に形成され,当該第2の層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触しており」と限定的に減縮したものである。 (7)〈補正事項g〉について 「第4の工程」について,補正前の請求項30の「前記マスク層の前記開口を通して第1の不純物と反対導電型であり且つ濃度の異なる第2の不純物を導入して,前記第1の層と隣接し,前記絶縁膜と前記第1の層との間の領域に位置する第2の層を形成する」を,補正後の請求項30の「前記マスク層の前記開口を通して第1の不純物と反対導電型であり且つ濃度の異なる第2の不純物を導入して,実質的に単一の導電型となり,前記絶縁膜と前記第1の層との間の領域に位置し,一端で前記絶縁膜と直接的に接触し,他端で前記第1の層と接触する第2の層を形成する」と限定的に減縮したものである。 3. 補正の目的の適否及び新規事項の追加の有無について 〈補正事項a〉?〈補正事項g〉は,いずれも平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 そして,〈補正事項a〉?〈補正事項g〉は,本願の願書に最初に添付した明細書又は図面(以下「当初明細書等」という。)の記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるから,本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内でなされたものであり,平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項に規定する要件を満たすものである。 4. 独立特許要件の有無の検討 上記のとおり,本件補正は平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むから,以下において,本件補正が,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか否かについて更に検討する。 4-1. 本件補正後の発明 (1)本願補正発明 本件補正後の請求項1?34に係る発明のうち,請求項1に係る発明は,補正後の特許請求の範囲の請求項1に記載された事項により特定される,次のとおりのものである。 「半導体集積回路の入力端子に一端が接続され,他端が内部回路に接続 された抵抗素子と,前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース/ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタとを備える入力保護回路であって, 素子活性領域を画定する絶縁膜と, 前記電界効果トランジスタの前記ドレインに対応する第1の不純物拡散層と,前記第1の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第1の拡散抵抗層とからなる第1の拡散層領域とを含み, 前記第1の拡散抵抗層は,実質的に単一の導電型とされており,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されており,当該第1の拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触していることを特徴とする入力保護回路。」 (以下「本願補正発明」という。) 4-2. 刊行物に記載された発明 (1) 特開昭61-95568号公報 原査定の拒絶の理由に引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭61-95568号公報(以下「引用例1」という。)には,第1図?第4図とともに以下の記載がある。(下線は当審で付加したものである。以下同様。) ア (1ページ右欄7行?2ページ左上欄4行) 「[技術分野] 本発明は,半導体集積回路装置に係り,特に,抵抗素子を有する半導体集積回路装置に適用して有効な技術に関するものである。 [背景技術] MISFETを備えた半導体集積回路装置は,その人為的取り扱いによって誘発される過大な静電気で内部集積回路の入力段回路を構成するMISFETのゲート絶縁膜が破壊されるという現象(以下,静電気破壊という)が生じ易すい。 そこで,半導体集積回路装置の外部入力端子と入力段回路との間に静電気破壊防止回路を挿入し,静電気破壊を防止する必要がある。 静電気破壊防止回路は,過大電圧をなまらせかつ過大電流を吸収する拡散層抵抗素子と,過大電圧をクランプするクランプ用MISFETとによって構成されるものを用いることが,製造工程上有利である。」 イ (2ページ左上欄末行?同ページ右上欄3行) 「[発明の目的] 本発明の目的は,半導体集積回路装置の集積度を向上することが可能な技術を提供することにある。」 ウ (2ページ左下欄6?12行) 「第1図は,本発明の一実施例を説明するための半導体集積回路装置の入力部を示す等価回路図,第2図は,第1図の具体的な構成を示す平面図,第3図は,第2図のIII-III切断線における断面図である。第2図は,その構成をわかり易くするために,各導電層間に設けられるフィールド絶縁膜以外の絶縁膜は図示しない。」 エ (2ページ左下欄16行?同ページ右下欄8行) 「第1図において,BPは外部入力端子である。 Iは入力段回路(インバータ回路)であり,ｐチャネルMISFETQｐとnチャネルMISFETQnとで構成されている。 Vccは基準電圧端子(例えば,+5.0[V]),Vｓｓは基準電圧端子(例えば,0[V]),P-Oｕｔは出力端子である。 IIは静電気破壊防止回路であり,過大電圧をなまらせかつ過大電流を吸収する抵抗素子Rと,過大電圧をクランプするクランプ用MISFETQcとで構成されいる。静電気破壊防止回路IIは,外部入力端子BPと入力段回路Iとの間に設けられている。」 オ (2ページ右下欄13行?3ページ左上欄9行) 「第2図及び第3図において,1は単結晶シリコンからなるP^(-)型の半導体基板,2はn^(-)型のウェル領域である。 3はフィールド絶縁膜であり,半導体素子間を電気的に分離するためのものである。 4は絶縁膜であり,半導体素子形成領域の半導体基板1の主面上部又はウェル領域2の主面上部に設けられている。この絶縁膜4は,主として,MISFETのゲート絶縁膜を構成するためのもである。 5A乃至5Cは導電層であり,絶縁膜4の所定上部に設けられている。導電層5A乃至5Cは,MISFETのゲート電極を構成するためのものである。 6A乃至6Cはn型の半導体領域であり,所定の半導体基板1主面部又は導電層5A,5B両側部の半導体基板1主面部に設けられている。」 カ (3ページ左上欄19行?同ページ右上欄19行) 「半導体領域6Aは,静電気破壊防止回路IIの抵抗素子Rを構成するためのものである。この半導体領域6Aは,前記半導体領域6B,6Cと同一製造工程で,略同等の不純物濃度で構成される。 半導体領域6A乃至6Cは,後述するMISFETのソース領域又はドレイン領域に比べて低い不純物濃度を有しており,例えば,数[KΩ/□]程度の高い比抵抗値に設定することができる。このため,半導体領域6Aは,数[KΩ]程度の抵抗値の抵抗素子Rを構成する場合に,前記ソース領域又はドレイン領域と同等の不純物濃度で構成したものに比べて,小さな面積で構成することができる。 さらに,半導体領域6Aは,ソース領域又はドレイン領域と同等の不純物濃度で構成したものにに比べて,比抵抗値が大きいので,抵抗素子Rの断面々積を大きく(例えば,幅寸法を太くして短い寸法)することができる。このため,半導体領域6A(抵抗素子R)における過大電流の集中を防止することができるので,静電気破壊防止回路IIが破壊されるのを抑制することができる。」 キ (3ページ左下欄5行?同ページ右下欄2行) 「8A乃至8Cはn^(+)型の半導体領域であり,半導体基板1の所定の主面部に設けられている。 半導体領域8Aは,半導体領域6Aの一端部と電気的に接続して設けられており,抵抗素子Rの一方の接続部を構成するためのものである。 半導体領域8Bは,導電層5Aの両側部に設けられ,かつ,半導体領域6Aの他端部と電気的に接続して設けられており,クランプ用MISFETQcのソース領域又はドレイン領域及び抵抗素子Rの他方の接続部を構成するためのものである。 半導体領域8Cは,導電層5Bの両側部に設けられており,MISFETQnのソース領域又はドレイン領域を構成するためのものである。 これらの半導体領域8A乃至8Cは,同一製造工程で略同程度の不純物濃度と略同程度の接合深さとを有するように形成され,前記導電層6A乃至6Cに比べて,高い不純物濃度と深い接合深さを有するように形成される。」 ク (3ページ右下欄7?9行) 「クランプ用MISFETQcは,主として,半導体基板1,導電層5A,絶縁膜4及び一対の半導体領域6B,8Bによって構成されている。」 ケ (3ページ右下欄16行?4ページ左上欄3行) 「そして,抵抗素子Rは,半導体領域6A,8A及び8Bによって構成されている。 抵抗素子Rの接続部となる半導体領域8A,8Bは,半導体領域6Aで構成したものに比べて不純物濃度が高いので,配線との接触抵抗値を制御性の良いものにすることができ,又,半導体基板1との接合部におけるブレークダウン電圧を低くして過大電流の吸収を容易にすることができる。」 コ (4ページ右上欄1行?同ページ右下欄3行) 「第4図乃至第7図は,本発明の一実施例の製造方法を説明するための各製造工程における半導体集積回路装置の要部断面図である。 まず,半導体基板1の所定の主面部に,ウェル領域2を形成する。 そして,フィールド絶縁膜3を形成し,絶縁膜4を形成する。 ・・・ そして,第4図に示すように,LDD構造を構成するために,導電層5A乃至5Cを不純物導入用マスクとして用い,それらの両側部の半導体,基板1主面部及びウエル領域2主面部に,n型の半導体領域6を形成する。 ・・・ そして,n型の不純物を導入するために,第5図に示すように,ｐチャネルMISFET形成領域及び抵抗素子R形成領域の半導体領域6の中央部に,不純物導入用マスク13を形成する。 第5図に示す不純物導入用マスク13を形成する工程の後,該不純物導入用マスク13を用い,n^(+)型の半導体領域8A乃至8Cを形成する。そして,半導体領域8A乃至8Cが形成されない部分に半導体領域6によって半導体領域6A乃至6Cが形成される。」 ここで,第1図を見ると,抵抗素子Rは,その一端が外部入力端子BPに接続され,他端が入力段回路Iに接続されている。また,クランプ用MISFETQcは,前記抵抗素子Rの他端と基準電圧端子Vｓｓとの間に設けられている。また,前記MISFETまたは抵抗素子は,いずれも半導体基板1の表面に形成されている。 また,上記オとともに第2図及び第3図を見ると,フィールド酸化膜3は,MISFETまたは抵抗素子,すなわち半導体素子が形成される部分以外に形成されており,半導体素子が形成される部分を定めていることが分かる。 また,上記カによれば,抵抗素子Rが有する抵抗値は,半導体領域6Aにより設定されるものであることが分かる。 また,上記キとともに第3図を見ると,抵抗素子Rを構成する半導体領域8Aは,抵抗素子Rを構成する半導体領域6Aの一端部と横方向に隣接し,電気的に接続して設けられているとともに,フィールド酸化膜3に直接的に接して設けられていること,及び,前記半導体領域6Aが前記半導体領域8Aと前記半導体領域8Bとの間に形成されていることが分かる。 また,上記キ,ケとともに第3図を見ると,抵抗素子Rを構成する半導体領域8Bは,抵抗素子Rを構成する半導体領域6Aの他端部と横方向に隣接するとともに,クランプ用MISFETQcのソース領域又はドレイン領域の一方をも構成していることが分かる。 したがって,引用例1には,以下の発明が記載されている。 「半導体集積回路の外部入力端子BPと入力段回路Iとの間に挿入され,いずれも半導体基板1の表面に形成された抵抗素子R及びクランプ用MISFETQcからなる静電気破壊防止回路IIであって, 半導体素子が形成される部分を定めるとともに,半導体素子間を電気的に分離するフィールド絶縁膜3を備え, 前記クランプ用MISFETQcは,ソース領域又はドレイン領域の一方が前記抵抗素子Rの他端に接続され,前記ソース領域又はドレイン領域の他方がゲート電極とともに基準電圧端子Vｓｓに接続されるものであって,絶縁膜4により構成されるゲート絶縁膜,前記絶縁膜4上に設けられている導電層5Aにより構成される前記ゲート電極,並びに,それぞれn^(+)型の半導体領域8Bにより構成される前記ソース領域及びドレイン領域からなるものであり, 前記抵抗素子Rは,その一端が前記外部入力端子BPに接続され,他端が前記入力段回路Iに接続されるものであって,抵抗値を設定するためのn型の半導体領域6Aと,これにそれぞれ横方向に隣接するn^(+)型の半導体領域8A,及び,前記クランプ用MISFETQcのソース領域又はドレイン領域の一方を構成する前記n^(+)型の半導体領域8Bから構成されるとともに,前記半導体領域8Aが前記フィールド酸化膜3に直接的に接しており,前記n型の半導体領域6Aが前記半導体領域8Aと前記半導体領域8Bとの間に形成されているものであることを特徴とする静電気破壊防止回路。」 (以下「引用発明」という。) 4-3. 本願補正発明と引用発明との比較 ・引用発明の「静電気破壊防止回路II」は,本願補正発明の「入力保護回路」に対応する。 ・引用発明の「その一端が前記外部入力端子BPに接続され,他端が前記入力段回路Iに接続される」「抵抗素子R」は,本願補正発明の「半導体集積回路の入力端子に一端が接続され,他端が内部回路に接続された抵抗素子」に対応する。 ・引用発明の「基準電圧端子Vｓｓ」は,本願補正発明の「基準電圧導体」に対応する。また,「クランプ用MISFETQc」は,「ソース領域及びドレイン領域」間における,「絶縁膜4上に設けられている導電層5Aにより構成されるゲート電極」下にチャネルが形成されることは明らかである。よって,引用発明の「ソース領域又はドレイン領域の一方が前記抵抗素子Rの他端に接続され,前記ソース領域又はドレイン領域の他方がゲート電極とともに基準電圧端子Vｓｓに接続される」「クランプ用MISFETQc」は,本願補正発明の「前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース/ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタ」に対応する。 ・引用発明の「半導体素子が形成される部分を定めるとともに,半導体素子間を電気的に分離するフィールド絶縁膜3」は,本願補正発明の「素子活性領域を画定する絶縁膜」に相当する。 ・引用発明の抵抗素子Rにおける,「抵抗値を設定するためのn型の半導体領域6A」は,抵抗としての実体を担うものであることが明らかであるから,本願補正発明の「前記抵抗素子に対応する第1の拡散抵抗層」に対応する。それゆえ,引用発明の「抵抗値を設定するためのn型の半導体領域6Aと,これに」「横方向に隣接する」「前記クランプ用MISFETQcのソース領域又はドレイン領域の一方を構成する前記n^(+)型の半導体領域8B」からなる部分と,本願補正発明の「前記電界効果トランジスタの前記ドレインに対応する第1の不純物拡散層と,前記第1の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第1の拡散抵抗層とからなる第1の拡散層領域」とは,「電界効果トランジスタのドレイン又はソースに対応する第1の不純物拡散層と,前記第1の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第1の拡散抵抗層とからなる第1の拡散層領域」である点で共通する。 ・本願補正発明の「前記抵抗素子に対応する第1の拡散抵抗層」に対応する引用発明の「抵抗値を設定するためのn型の半導体領域6A」は,n型の単一の導電型である。また,引用発明の「前記n型の半導体領域6A」は,「前記クランプ用MISFETQcのソース領域又はドレイン領域の一方を構成する前記n^(+)型の半導体領域8B」と「半導体領域8A」との間に形成されているところ,「半導体領域8A」は「前記フィールド酸化膜3に直接的に接して」いるから,「n型の半導体領域6A」は,「半導体領域8B」と「フィールド酸化膜3」との間に形成されているといえる。よって,引用発明の「前記n型の半導体領域6A」,及び「これにそれぞれ横方向に隣接するn^(+)型の半導体領域8A,及び,前記クランプ用MISFETQcのソース領域又はドレイン領域の一方を構成する前記n+型の半導体領域8B」であって,「前記半導体領域8Aが前記フィールド酸化膜3に直接的に接しており,前記n型の半導体領域6Aが前記半導体領域8Aと前記半導体領域8Bとの間に形成されているものであること」と,本願補正発明の「前記第1の拡散抵抗層は,実質的に単一の導電型とされており,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されており,当該第1の拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触していること」とは,「前記第1の拡散抵抗層は,実質的に単一の導電型とされており,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されており,当該第1の拡散抵抗層の端部が前記第1の不純物拡散層と接触していること」で共通する。 ・したがって,本願補正発明と引用発明とは, 「半導体集積回路の入力端子に一端が接続され,他端が内部回路に接続 された抵抗素子と,前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース/ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタとを備える入力保護回路であって, 素子活性領域を画定する絶縁膜と, 電界効果トランジスタのドレイン又はソースに対応する第1の不純物拡散層と,前記第1の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第1の拡散抵抗層とからなる第1の拡散層領域とを含み, 前記第1の拡散抵抗層は,実質的に単一の導電型とされており,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されており,当該第1の拡散抵抗層の端部が前記第1の不純物拡散層と接触していることを特徴とする入力保護回路。」 である点で一致する。 一方,両者は,以下の点で相違する。 ・相違点1 本願補正発明においては,「第1の不純物拡散層」は「電界効果トランジスタの前記ドレインに対応する」ものであるのに対して,引用発明においては,「第1の不純物拡散層」は「電界効果トランジスタのドレイン又はソースに対応する」ものであって,「ドレインに対応する」ものとは特定されていない点。 ・相違点2 本願補正発明においては,「第1の拡散抵抗層は,」「第1の拡散抵抗層の一端で前記絶縁膜と直接的に接触し,他端で前記第1の不純物拡散層と接触している」のに対して,引用発明においては「第1の拡散抵抗層は,」一方の「端部が前記第1の不純物拡散層と接触している」ものの,「前記絶縁膜と直接的に接触」する端部を有しない点。 4-4.当審の判断 以下,上記各相違点について検討する。 ・相違点1について 一般に,MISFET(絶縁ゲート型電界効果トランジスタ)は,ゲート電極を挟んでソース領域及びドレイン領域が対称的に形成されており,引用例1に示されたMISFETも,特に第2図及び第3図から,そのように構成されていることが見て取れる。 そして,前記対称的に形成されたソース領域及びドレイン領域のうち,いずれをドレイン領域(あるいはソース領域)とするかは,当業者が適宜に定めうる事項であり,引用発明において,「クランプ用MISFETQcのソース領域又はドレイン領域の一方を構成する前記n^(+)型の半導体領域8B」(すなわち「第1の不純物拡散層」)をドレイン領域とすることは,当業者が適宜になし得たことである。 よって,相違点1は当業者が適宜になし得たことである。 ・相違点2について 前記「4-2. 刊行物に記載された発明」(1)キに記載されているように,引用発明において,半導体領域8Aは,抵抗素子Rの接続部を構成するためのものである。 一方,不純物拡散領域を用いて形成された拡散抵抗においては,抵抗を形成する不純物領域に直接電極を接続させることは,以下の周知例1?3にも示されているように,従来周知の技術である。 周知例1:特開昭58-138073号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭58-138073号公報には,第1図及び第2図とともに次の記載がある。 「第2図(a),(b)は,上記第1図の回路をパターン形成した場合の入力パッド11と抵抗素子R付近のパターン構成図で,(a)図は平面図,(b)図は(a)図のA-A’線に沿った断面図である。図において,第1図と同一符号がそれぞれ対応している。また,13は半導体基板,14は拡散抵抗層(拡散入力保護抵抗),15はシリコン酸化膜,16はCVDシリコン酸化膜,17はアルミ配線である。図示するように,第1図の回路における拡散保護抵抗Rは,比較的薄く形成された均一な深さを持つ拡散層14によって構成されており,この拡散層14と入力パッド11との電気的接続は,アルミ配線17によって,CVDシリコン酸化膜15に設けられたスルーホールを介して接合されている。」(1ページ右欄12行?2ページ左上欄6行) ここで,第2図を見ると,「比較的薄く形成された均一な深さを持つ拡散層14」に直接「アルミ配線17」が接続されていることが見て取れる。 周知例2:特開昭59-4082号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭59-4082号公報には,第2図とともに次の記載がある。 「第2図は本発明の一実施例を示す半導体集積回路で第1図(b)のA-A断面矢視図であり一つの半導体基板4,例えばシリコン基板上に二酸化シリコン膜5を形成し,ゲート酸化膜8及びポリシリコンゲートを作成し半導体素子のソース及びドレインの拡散層7,6と抵抗器Rの拡散層15aを得るためのヒ素を0.4μmの深さにイオン注入する。次に別マスクを介して抵抗器R用の拡散層15をリンによって例えば0.6?0.8μmの深さにイオン注入する。 さらにPSG等の絶縁層14を形成し,電極コンタクト用窓を設けパッド1と抵抗器R間をAl等の金属配線2で接続しMOS型トランジスタTｒのゲートGの電極9と抵抗器R間をAlの金属配線3で接続する。」(2ページ右上欄16行?同ページ左下欄10行) ここで,第2図を見ると,金属配線2が抵抗器Rを構成する拡散層15に直接接続されていることが見て取れる。 周知例3:特開昭61-150262号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭61-150262号公報には,第2図とともに次の記載がある。 「従来の入力保護抵抗は第2図に示すように、半導体基板1上に、これと反対導電型の拡散層2を形成し、拡散層2の両端に端子3,4を設けて構成していた。基板1と拡散層2との間のダイオードおよび端子3,4間の拡散層2の抵抗によって保護作用を生じる。」(1ページ左欄末行?同ページ右欄5行) ここで,抵抗を構成する拡散層2は単層からなり,これに端子3からの配線が直接接続されていることが見て取れる。 そうすると,引用発明においては,抵抗素子Rの接続部を構成するために半導体領域8Aを設けているところ,これを設けることなく,抵抗素子Rを構成する半導体領域6A自体に配線を接続することは,当業者が適宜になし得たことといえる。 そして,前記「4-2. 刊行物に記載された発明」(1)コの記載とともに引用例1の第4図を見ると,完成時に半導体領域6Aを構成することとなる半導体領域6が,フィールド酸化膜3に直接接するように形成されている。それゆえ,上記のごとく,半導体領域8Aを設けることなく,抵抗素子Rを構成する半導体領域6A自体に配線を接続することに伴い,該半導体領域6A(本願補正発明の「第1の拡散抵抗層」に相当。)の端部がフィールド酸化膜3(本願補正発明の「素子活性領域を画定する絶縁膜」に相当。)に直接接する構成は,自然に得られるものである。 よって,相違点2は,当業者が適宜になし得たことである。 4-5. 小括 上述したように、本願補正発明は、引用例1及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。 よって、本願補正発明は、特許出願の際独立して特許を受けることができない。 5.むすび したがって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する特許法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明について 1. 本願発明 平成20年8月21日付けの手続補正は、上記のとおり却下されたので、本願の請求項1に係る発明は、、平成20年2月22日付け手続補正書により補正された明細書及び図面の記載から見て、その請求項1に記載された事項により特定される以下のとおりのものである。 「【請求項1】 半導体集積回路の入力端子に一端が接続され,他端が内部回路に接続された抵抗素子と,前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース/ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタとを備える入力保護回路であって, 素子活性領域を画定する絶縁膜と, 前記電界効果トランジスタの前記ドレインに対応する第1の不純物拡散層と,前記第1の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第1の拡散抵抗層とからなる第1の拡散層領域とを含み, 前記第1の拡散抵抗層は,前記絶縁膜と前記第1の不純物拡散層との間の領域に形成されていることを特徴とする入力保護回路。」 (以下「本願発明」という。) 2. 引用発明 引用発明は,前記第2「4-2. 刊行物に記載された発明」に記載したとおりのものである。 3.対比・判断 前記第2「2. 補正事項の整理」及び第2「3. 補正の目的の適否及び新規事項の追加の有無について」において記したように,本願補正発明は,本件補正前の請求項1(本願発明)について,前記〈補正事項a〉に係る限定を付したものである。言い換えると,本願発明は,本願補正発明から前記〈補正事項a〉に係る限定を除いたものである。 そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本願補正発明が、前記第2「4-3. 本願補正発明と引用発明との比較」?第2「4-5. 小括」において検討したとおり、引用発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が容易に発明をすることができたものである。 第4 むすび 以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-12-03 |
| 結審通知日 | 2010-12-07 |
| 審決日 | 2010-12-21 |
| 出願番号 | 特願平9-116320 |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
P 1 8・ 575- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 宇多川 勉 |
| 特許庁審判長 |
相田 義明 |
| 特許庁審判官 |
市川 篤 近藤 幸浩 |
| 発明の名称 | 入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法 |
| 代理人 | 伊東 忠彦 |
| 代理人 | 國分 孝悦 |