ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G06F |
|---|---|
| 管理番号 | 1237861 |
| 審判番号 | 不服2009-12261 |
| 総通号数 | 139 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-07-29 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2009-07-06 |
| 確定日 | 2011-06-28 |
| 事件の表示 | 特願2008- 90853「マルチプロセッサ及びマルチプロセッサシステム」拒絶査定不服審判事件〔平成20年 8月 7日出願公開、特開2008-181558、請求項の数(4)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
その1.手続の経緯 本願は、平成11年12月22日に出願した特願平11-363702号の一部を特許法第44条第1項の規定により平成20年3月31日に新たな特許出願としたものであって、同年4月30日付けで審査請求がなされるとともに手続補正がなされ、同年8月21日付けで手続補正がなされ、同年9月8日付けで審査官により拒絶理由が通知され、同年11月17日付けで意見書が提出されるとともに手続補正がなされたが、平成21年3月31日付けで審査官により拒絶査定がなされ、これに対して同年7月6日付けで審判請求がなされるとともに手続補正がなされ、同年8月31日付けで審査官により前置報告がなされ、平成22年11月30日付けで当審により審尋がなされたのに対して、平成23年2月7日付けで回答書の提出があったものである。 その2.本願発明 本願に係る発明は、平成21年7月6日付けの手続補正によって補正された特許請求の範囲、明細書、及び、図面の記載からみて、その特許請求の範囲の請求項1乃至請求項4に記載された次のとおりのものと認める。 「 【請求項1】 CPUと、前記CPUに接続されているネットワークインタフェースと、データを格納する分散共有メモリと、当該プロセッシングエレメントだけからアクセス可能なローカルデータメモリと、前記分散共有メモリの一つのポートに接続されるデータ転送コントローラと、を備える複数のプロセッシングエレメントと、 前記各プロセッシングエレメントに接続され、前記各プロセッシングエレメントによって共有される集中共有メモリと、を備えるマルチプロセッサであって、 前記マルチプロセッサ用のコンパイラが、前記データ転送コントローラへのデータ転送命令をコンパイル時に生成し、前記コンパイルされたプログラムの実行前に前記ローカルデータメモリに格納し、 前記CPUは、前記コンパイルされたプログラムの実行時に、実行すべきデータ転送命令を指示し、 前記データ転送コントローラは、実行するデータ転送命令の指示を受け、前記受けた指示に従って前記ローカルデータメモリからデータ転送命令を読み出し、前記読み出したデータ転送命令に従って、前記分散共有メモリからデータを読み出して、前記データの消費先のプロセッシングエレメントの分散共有メモリへ転送することを特徴とするマルチプロセッサ。 【請求項2】 前記分散共有メモリは、デュアルポートメモリで構成され、 前記分散共有メモリの一つのポートには、前記データ転送コントローラが接続され、 前記分散共有メモリの他のポートには、前記CPUが接続されることを特徴とする請求項1に記載のマルチプロセッサ。 【請求項3】 前記ローカルデータメモリは、デュアルポートメモリで構成され、 前記ローカルデータメモリの一つのポートには、前記データ転送コントローラが接続され、 前記ローカルデータメモリの他のポートには、前記CPUが接続されることを特徴とする請求項1又は2に記載のマルチプロセッサ。 【請求項4】 前記データ転送コントローラは、前記読み出されたデータ転送命令によるデータ転送の終了を前記ローカルデータメモリを介して前記CPUに通知することを特徴とする請求項1から3のいずれか一つに記載のマルチプロセッサ。」 その3.引用刊行物に記載の発明 一方、原審が拒絶の理由に引用した、特開平02-244253号公報(平成2年9月28日公開、以下、「引用刊行物1」という)、特開平06-266683号公報(平成6年9月22日公開、以下、「引用刊行物2」という)、特開平04-232549号公報(平成4年8月20日公開、以下、「引用刊行物3」という)、特開平10-243004号公報(平成10年9月11日公開、以下、「引用刊行物4」という)、特開平04-333955号公報(平成4年11月20日公開、以下、「引用刊行物5」という)には、それぞれ、次の発明が記載されているものと認める。 その3の1.引用刊行物1に記載の発明 少なくともプロセッサとメモリ装置と該メモリ装置へのアクセスを管理するためのメモリ管理装置とを有する命令処理手段の複数個を通信バスで接続して構成されるマルチプロセッサシステムであって、各命令処理手段内のメモリ装置のそれぞれは、マルチプロセッサシステム全体の物理アドレス空間の相異なる部分を割当てることで、マルチプロセッサシステムにおける分散共有メモリを構成し、前記メモリ管理装置は、他の命令処理手段内のメモリ装置のデータの一部をコピーとして有する第1のキャッシュ記憶装置と、自メモリ装置のデータの一部をコピーとして有する第2のキャッシュ記憶装置と、通信バスに接続するためのバスインターフェースを有し、前記プロセッサは、前記第1のキャッシュ、及び、前記バスインターフェースを介して、通信バスに接続され、前記各命令処理手段内のメモリ装置は、更に、前記メモリ装置が含まれる命令処理手段からのみ参照可能な局所領域と、他の命令処理手段から通信バスを介して参照可能な共通領域と、マルチプロセッサシステム内の全ての命令処理手段内のメモリ装置において、同一の値を有するように制御される同一領域との3つの領域もしくは該3つの領域の内の2つの領域に分割されることを特徴とする、マルチプロセッサシステム (引用刊行物1の請求項1、2、6、及び、第3図参照、以下、これを「引用発明1」という) その3の2.引用刊行物2に記載の発明 (1)それぞれ分散共有メモリとCPUから構成される複数台の処理装置とそれらの間の情報転送路を持つ並列処理装置であって、第1の処理装置は第2の処理装置からの要求を受けることなく第2の処理装置がどの自保有データを必要としているかを認識するためにデータ依存関係を解析する解析手段を有し、第2の処理装置は他の処理装置からデータを転送してもらうための領域として分散共有メモリ上にデータ領域を有し、かつ同じシンボルデータに対して多重化されたデータ領域を用意し、第1の処理装置は他の処理装置のデータ領域に順番に巡回的にデータを書き込む書き込み手段を有することを特徴とする並列処理装置(【請求項1】、【図14】参照、以下、これを「引用発明2の1」という) (2)複数の処理装置からなる並列計算機であって、プログラムをコンパイルするときに、実際に実行する処理装置に関しない部分については他のモジュールと結合可能なオブジェクトまでコンパイルし、依存する部分については中間コードを生成すると共に、該プログラムを実行する処理装置に当該中間コードをロードし、それぞれの処理装置において、実際に用いる処理装置に関する情報を用いて、中間コードを最適コードにコンパイルすることを特徴とするコンパイル方式(【請求項3】より引用、以下、これを「引用発明2の2」という) その3の3.引用刊行物3に記載の発明 中央処理ユニット又はマルチプロセッサ処理素子とメモリ間をインターフェースするキャッシュメモリであって、前記キャッシュメモリは、先取りバッファと、ユースバッファと、ヘッドバッファとを含み、前記先取りバッファは、参照すべき予定の命令を先取りすることを特徴とする、キャッシュメモリ(段落【0003】、【0016】参照、以下、これを「引用発明3」という) その3の4.引用刊行物4に記載の発明 複数の車載装置間を伝送線路に接続して構成される車両用ネットワークシステムであって、各車載装置はCPUとRAMとデュアルポートRAM(以下、DPRAM)と各種プログラムを格納したROMとを備え、前記DPRAMは、各々ノード間通信データ領域と、分散共有メモリ用データ領域とを有し、前記分散共有メモリ用データ領域は、車両の共有データを記憶する分散共有メモリを構成しており、該分散共有メモリの記憶領域を各車載装置のCPUからアクセス可能としている、車両用ネットワークシステム(【請求項1】、段落【0032】、【0034】参照、以下、これを「引用発明4」という) その3の5.引用刊行物5に記載の発明 マルチプロセッサ11であって、前記マルチプロセッサは、複数のクラスタ14a-14jを有し、前記複数のクラスタは各々、1個または複数個のプロセッサ12aa-12ij、第1レベルのキャッシュ・メモリ16aa-16ij、ローカル・ホストバス15a-15j、及び、RAMモジュール20a-20iとコントローラ21a-21iからなる第2レベルのキャッシュ・メモリ19a-19i、並びに、裁定手段35a-35iとを有し、前記プロセッサの各々が、前記第1レベルのキャッシュ・メモリによって、ローカル・ホストバスに結合され、各ローカル・ホストバスは、第2レベルのキャッシュ・メモリを介して、グローバル・バス26に接続されることで、各クラスタが、前記グローバル・バスを介して接続されるよう構成された、マルチプロセッサにおいて、更に、前記マルチプロセッサは、前記各クラスタのグローバス・バスへの接続を裁定する裁定手段26、コントローラ25を介して、前記グローバル・バスに接続された、グローバルなメイン・メモリ13を有しており、前記各プロセッサの前記ローカル・ホストバスへのアクセスを、前記裁定手段35a-35iが裁定し、前記各クラスタのグローバス・バスへのアクセスを、前記裁定手段26が裁定するように構成されたマルチプロセッサ(【要約】、段落【0013】、【0017】、【0025】、【図1】参照、以下、これを「引用発明5」という) その4.対比、及び、当審の判断 (1)本願の請求項1に係る発明(以下、「本願発明1」という)と引用発明との比較、及び、判断 引用発明1における「命令処理手段」、「プロセッサ」、「メモリ装置」の「局所領域」、「共有領域」、及び、「メモリ管理装置」内の「バスインターフェース」が、本願発明1における「プロセッシングエレメント」、「CPU」、「ローカルデータメモリ」、「分散共有メモリ」、「ネットワークインタフェース」に相当し、引用発明1における「メモリ管理装置」も、本願発明1における「データ転送コントローラ」も、一つの「命令処理手段」、或いは、「プロセッシングエレメント」から、他の「命令処理手段」、或いは、「プロセッシングエレメント」への「データ」の転送を管理する「データ転送管理手段」である点で共通するものの、 引用発明1は、 本願発明1における、「集中共有メモリ」に相当する構成を有しておらず(相違点1)、 本願発明1における、“マルチプロセッサ用のコンパイラが、データ転送コントローラへのデータ転送命令をコンパイル時に生成し、前記コンパイルされたプログラムの実行前にローカルデータメモリに格納する”こと、 “CPUが、コンパイルされたプログラムの実行時に、実行すべきデータ転送命令を指示し、データ転送コントローラが、受けた指示に従って、ローカルデータメモリからデータ転送命令を読み出し、当該命令に従って、分散共有メモリからデータを読み出して、読み出したデータの消費先のプロセシングエレメントの分散共有メモリへ転送する”こと、 のそれぞれに相当する処理は行っていない。(以上、(相違点2)、及び、(相違点3)) そこで、上記相違点1?相違点3について、引用発明2の1?引用発明5を加味して、更に、検討すると、 引用発明2の1、引用発明3乃至引用発明5は、マルチプロセッサ、或いは、並列処理装置に関する発明であり、引用発明2の1の「CPU」、「分散共有メモリ」、「処理装置」、引用発明4の「CPU」、「DPRAM」、「車載装置」が、本願発明1における「CPU」、「分散共有メモリ」、「プロセッシングエレメント」に相当し、引用発明2の1、引用発明4、及び、引用発明5は、引用発明1と同様に、本願発明1と、基本構成は共通するものの、引用発明2の1乃至引用発明5の何れも、上記で指摘の、本願発明1と引用発明1との相違点1乃至相違点3に相当する、本願発明1の構成を有していない。 また、引用発明2の2から、“並列処理装置において、プログラムのコンパイル時に、処理装置に依存する部分については、中間コードに変換して、処理装置ロードし、処理装置側で、該装置に関する情報を用いて、前記中間コードを最適コードにコンパイルする”ことが、本願の出願時点で、当業者に周知の技術事項であったとしても、このことから、本願発明1における、 “マルチプロセッサ用のコンパイラが、データ転送コントローラへのデータ転送命令をコンパイル時に生成し、前記コンパイルされたプログラムの実行前にローカルデータメモリに格納する”こと、及び、 “CPUが、コンパイルされたプログラムの実行時に、実行すべきデータ転送命令を指示し、データ転送コントローラが、受けた指示に従って、ローカルデータメモリからデータ転送命令を読み出し、当該命令に従って、分散共有メモリからデータを読み出して、読み出したデータの消費先のプロセシングエレメントの分散共有メモリへ転送する”ことが容易に導き出せるとは認められず、 引用発明2の2の周知技術を、基本構成が類似する、引用発明1、引用発明2の1、引用発明4、或いは、引用発明5に組み合わせたとしても、更に、引用発明1乃至引用発明5をどのように組み合わせたとしても、当業者によって、本願発明1が容易になし得るものではない。 そして、本願発明1に係る構成は、当業者にとって自明の事項でもない。 (2)本願の請求項2乃至請求項4に係る発明と引用発明との比較、及び、判断 本願の請求項2乃至請求項4は、同請求項1を引用するものであるから、本願発明1の構成を全て内包している。 したがって、上記その3.(1)で検討したことに加え、引用発明3にあるように、“デュアルポートメモリ”を用いることが、当該技術分野において周知の技術事項であったとしても、本願の請求項2乃至請求項5に係る発明は、引用発明1乃至引用発明5をどのように組み合わせたとしても、当業者が容易になし得るものではない。 また、本願の請求項2乃至請求項4に係る発明は、当業者にとって自明の事項でもない。 その5.むすび 以上のとおりであるから、本願明細書の特許請求の範囲の請求項1乃至請求項5にかかる発明は、原審が拒絶の理由に引用した、引用刊行物1乃至引用刊行物5に記載の発明から、当業者が容易に構築し得るものではなく、更に、本願明細書の特許請求の範囲の請求項1乃至請求項4にかかる発明は、当業者にとって自明のものでもないから、 本願発明は、特許法第29条第2項に該当し、特許を受けることができないとした原審の判断は妥当でない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2011-06-16 |
| 出願番号 | 特願2008-90853(P2008-90853) |
| 審決分類 |
P
1
8・
121-
WY
(G06F)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 久保 正典 |
| 特許庁審判長 |
鈴木 匡明 |
| 特許庁審判官 |
石井 茂和 清木 泰 |
| 発明の名称 | マルチプロセッサ及びマルチプロセッサシステム |
| 代理人 | 藤井 正弘 |
| 代理人 | 後藤 政喜 |