• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1239343
審判番号 不服2008-14453  
総通号数 140 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-08-26 
種別 拒絶査定不服の審決 
審判請求日 2008-06-09 
確定日 2011-06-29 
事件の表示 特願2002-512982「書込み選択性増大のためのMRAMアーキテクチャ」拒絶査定不服審判事件〔平成14年 1月24日国際公開,WO02/07166,平成16年 2月12日国内公表,特表2004-504715〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,2001年7月12日を国際出願日(パリ条約による優先権主張2000年7月18日,米国)とする出願であって,平成18年10月6日付けの拒絶理由通知に対して,平成19年1月10日に手続補正書及び意見書が提出されたが,平成20年2月29日付けで拒絶査定がされ,これに対し,同年6月9日に審判請求がされるとともに,同年7月8日に手続補正書が提出されたものである。


第2 平成20年7月8日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定

[補正却下の決定の結論]
本件補正を却下する。

[理由]
1 本件補正の内容
本件補正は,特許請求の範囲を補正するものであり,本件補正による補正前後の本願の特許請求の範囲の請求項4の記載は,次のとおりである。

・ 補正前
「【請求項4】各々が長さに沿った軸を有し,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビットと,
各々が長さに沿った軸を有し,且つ各々が前記磁気抵抗ビットの対応する1つに近接して配置されている2以上の細長いワード線と,
前記2以上の磁気抵抗ビットの各々に近接して配置され,所定の方向から第1の磁気抵抗ビットに近づき,且つ前記所定の方向と反対の方向から第2の磁気抵抗ビットに接近する細長いディジタル線とを備え,
前記細長い磁気抵抗ビットの各々の軸が,対応する前記細長いワード線の軸に対して実質的に垂直であり,
前記細長いディジタル線が,少なくとも各々の前記磁気抵抗ビットの領域において,各々の前記細長いワード線の軸に対して実質的に平行に配置されている磁気抵抗メモリ。」

・ 補正後
「【請求項4】各々が長さに沿った軸を有し,共通軸に沿って配置され,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビットと,
各々が長さに沿った軸を有し,且つ各々が前記磁気抵抗ビットの対応する1つに近接して配置されている2以上の細長いワード線と,
前記2以上の磁気抵抗ビットの各々に近接して配置され,所定の方向から第1の磁気抵抗ビットに近づき,且つ前記所定の方向と反対の方向から第2の磁気抵抗ビットに接近する細長いディジタル線とを備え,
前記細長い磁気抵抗ビットの各々の軸と,前記細長い磁気抵抗ビット間の前記感知線とが,対応する前記細長いワード線の軸に対して実質的に垂直であり,
前記細長いディジタル線が,少なくとも各々の前記磁気抵抗ビットの領域において,各々の前記細長いワード線の軸に対して実質的に平行に配置されている磁気抵抗メモリ。」

2 補正事項の整理
本件補正による補正事項のうち,本願の特許請求の範囲の請求項4についての補正事項(以下「本件補正による請求項4についての補正事項」という。)は,次のとおりである。(下線は補正箇所を示し,当審で付加したもの。)

・ 補正事項1
補正前の請求項4の「各々が長さに沿った軸を有し,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビットと,」を,「各々が長さに沿った軸を有し,共通軸に沿って配置され,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビットと,」と補正すること。

・ 補正事項2
補正前の請求項4の「前記細長い磁気抵抗ビットの各々の軸と,前記細長い磁気抵抗ビット間の前記感知線とが,対応する前記細長いワード線の軸に対して実質的に垂直であり,」を,「前記細長い磁気抵抗ビットの各々の軸が,対応する前記細長いワード線の軸に対して実質的に垂直であり,」と補正すること。

3 補正目的の適否,及び新規事項の追加の有無について
本願の出願当初の明細書等の段落【0041】及び図5から,補正事項1及び2は,いずれも,本願の出願当初の明細書等に記載された事項の範囲内においてされたものであることは明らかであるから,本件補正による請求項4についての補正事項は,特許法第17条の2第3項(平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。)の規定に適合する。
また,補正事項1及び2は,いずれも,補正前の請求項4に記載された発明特定事項を限定的に減縮するものであり,さらに,補正後の請求項4の記載全体からみても,補正後の請求項4の内容は,補正前の請求項4の内容を限定的に減縮したものであるから,本件補正による請求項4についての補正事項は,特許法第17条の2第4項(平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる,特許請求の範囲の限定的減縮を目的とするものに該当する。

4 独立特許要件についての検討
(1)検討の前提
上記3で検討したとおり,本件補正による請求項4についての補正事項は,特許法第17条の2第4項第2号に掲げる,特許請求の範囲の限定的減縮を目的とするものに該当するから,補正後の特許請求の範囲の請求項4に記載された事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かにつき,更に検討する。

(2)本願補正発明
本件補正後の請求項4に係る発明(本願補正発明)は,再掲すると次のとおりである。

「【請求項4】各々が長さに沿った軸を有し,共通軸に沿って配置され,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビットと,
各々が長さに沿った軸を有し,且つ各々が前記磁気抵抗ビットの対応する1つに近接して配置されている2以上の細長いワード線と,
前記2以上の磁気抵抗ビットの各々に近接して配置され,所定の方向から第1の磁気抵抗ビットに近づき,且つ前記所定の方向と反対の方向から第2の磁気抵抗ビットに接近する細長いディジタル線とを備え,
前記細長い磁気抵抗ビットの各々の軸と,前記細長い磁気抵抗ビット間の前記感知線とが,対応する前記細長いワード線の軸に対して実質的に垂直であり,
前記細長いディジタル線が,少なくとも各々の前記磁気抵抗ビットの領域において,各々の前記細長いワード線の軸に対して実質的に平行に配置されている磁気抵抗メモリ。」

(3)引用例の記載と引用発明
(3-1)引用例
原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である,特開平09-050692号公報(以下「引用例」という。)には,図1?3とともに,次の記載がある。

ア 産業上の利用分野
「【0001】
【産業上の利用分野】本発明は,巨大磁気抵抗効果を利用して読み出しを行なう情報記録媒体とその記録方法に関するものである。」

イ メモリセルの構成について
「【0005】
【実施例】
[メモリセルの構成]図1は本実施例におけるひとつのメモリセルの側面断面図である。100はSi基板である。101,102はAlの電極線である。103は絶縁体である。108は磁性層107の磁化方向をピン止めするための反強磁性層である。104は磁性層を少なくとも2層含む金属多層膜を表す。金属多層膜104は,保磁力の小さな磁性層105と保磁力の大きな磁性層107とがCｕ層106をはさむかたちで積層されている。磁性層105と磁性層107は面内磁化膜であり,その磁化容易軸は紙面に平行である。その保磁力をそれぞれHc1,Hc2とするとき
Hc1＜Hc2
がなりたつ。
(中略)
【0011】信号記録ステップに先だって,磁性層107の磁化は,図1に示す方向に初期化されているとする。信号記録ステップでは,電極線101に紙面表から紙面裏の方向に電流I1を流す。同時に電極線102に紙面裏から紙面表の方向に電流I2を流す。すると金属多層膜の位置での磁界の方向201は,図面上,左へ向く。この様子を図2(a)に示した。このときの磁界の強さを,104の位置でHc1以上,Hc2以下となるように,電流値I1,I2を調節する。この信号記録ステップで磁性層1の磁化は左方向を向き,メモリセルに信号が記録される。
【0012】信号消去ステップでは,電極線101に紙面裏から紙面表の方向に電流I1を流す。同時に電極線102に紙面表から紙面裏の方向に電流I2を流す。すると金属多層膜の位置での磁界の方向201は,図面上,右へ向く。この様子を図2(b)に示した。このときの磁界の強さを,104の位置でHc1以上,Hc2以下となるように,電流値I1,I2を調節する。この信号消去ステップで磁性層1の磁化は右方向を向き,メモリセルは消去状態になる。」

ウ メモリセルの2次元配置について
「【0013】[メモリセルの2次元配置例1]図3は前記したメモリセルを本発明に従って2次元平面上に配列したときの一構成例を上方から見た図である。図3には48個のメモリセル301が配列してあり,メモリセルの上下をはさむかたちで,前記電極線が配線される。電極線101は縦方向の電極線に対応し,電極線102は横方向の電極線に対応する。i番目の電極線101はｘiで,j番目の電極線102はｙjで指定する。定常時には電極線101,電極線102ともに電流を流さない。例えば(1,4)のメモリセルを指定して記録状態にしたかったら,電極線ｘ1と電極線ｙ4に電流をながす。このとき(1,4)のメモリセルの位置で電流方向が互いに逆になるようにする。同様に(i,j)のメモリセルを指定して記録状態にしたかったら,電極線ｘiと電極線ｙjに電流をながす。」

エ 読み出し方法について
「【0022】[読み出し方法]記録信号の読み出しには,各メモリセルに,前記した記録用電極線とは別に読み出し電極を設け,磁性層に隣接して形成したトランジスタを用いる。巨大磁気抵抗効果を用いて,磁性層1と磁性層2の磁化が平行(記録状態)か反平行(消去状態)かを検出する。平行のときには磁気抵抗が小さい。また反平行の時には磁気抵抗が大きい。本実施例では,抵抗変化率は7%であった。」

オ 図1及び図3について
(ア)上記イ及びウを参酌すると,図1及び図3には,「電極線101」及び「電極線102」が,「金属多層膜104」を有する「メモリセル301」各々の上下をはさむかたちで配線された構成が示されている。

(イ)上記ウを参酌すると,図3には,48個の「メモリセル301」が配列され,横方向の記録用電極線である,長さに沿った軸を有する8本の細長い「電極線102」及び縦方向の電極線である,6本の細長い「電極線101」が配線された構成が示されている。

(ウ)上記イ及びウを参酌すると,図3には,縦方向の記録用電極線である「電極線101」が,左右いずれかの所定の方向から(i,j)の「メモリセル301」に近づき,かつ上記所定の方向と反対の方向から(i,j+1)の「メモリセル301」に接近する構成が示されている。

(エ)上記イ及びウを参酌すると,図1及び図3には,「電極線101」及び「電極線102」が「メモリセル301」各々の上下をはさむ領域において,「電極線101」が各々の「電極線102」の軸に対して実質的に平行に配置された構成が示されている。

(3-2)引用発明
上記(3-1)によれば,引用例には,次の発明(以下「引用発明」という。)が記載されている。

「保磁力の小さな磁性層105と保磁力の大きな磁性層107とがCｕ層106をはさむかたちで積層された金属多層膜104を有し,読み出し電極を設け,磁性層に隣接して形成したトランジスタを用いて,巨大磁気抵抗効果を利用して読み出しを行なう,48個のメモリセル301と,
横方向の記録用電極線である,長さに沿った軸を有する8本の細長い電極線102と,
左右いずれかの所定の方向から(i,j)のメモリセル301に近づき,かつ上記所定の方向と反対の方向から(i,j+1)のメモリセル301に接近する,縦方向の記録用電極線である,6本の細長い電極線101とを備え,
上記細長い電極線101及び上記細長い電極線102が,上記メモリセル301各々の上下をはさむかたちで配線され,
上記細長い電極線101及び上記細長い電極線102が上記メモリセル301各々の上下をはさむ領域において,上記細長い電極線101が各々の上記細長い電極線102の軸に対して実質的に平行に配置された,巨大磁気抵抗効果を利用して読み出しを行なう情報記録媒体。」

(4)対比
ア 引用発明の「保磁力の小さな磁性層105と保磁力の大きな磁性層107とがCｕ層106をはさむかたちで積層された金属多層膜104を有し,」「巨大磁気抵抗効果を利用して読み出しを行なう,」「メモリセル301」は,本願補正発明の「磁気抵抗ビット」に相当する。
そうすると,本願補正発明の「各々が長さに沿った軸を有し,共通軸に沿って配置され,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビット」と,引用発明の「保磁力の小さな磁性層105と保磁力の大きな磁性層107とがCｕ層106をはさむかたちで積層された金属多層膜104を有し,読み出し電極を設け,磁性層に隣接して形成したトランジスタを用いて,巨大磁気抵抗効果を利用して読み出しを行なう,48個のメモリセル301」とは,「2以上の」「磁気抵抗ビット」である点で共通する。

イ 引用発明の「細長い電極線102」,「(i,j)のメモリセル301」,「(i,j+1)のメモリセル301」及び「細長い電極線101」は,それぞれ,本願補正発明の「細長いワード線」,「第1の磁気抵抗ビット」,「第2の磁気抵抗ビット」及び「細長いディジタル線」に相当する。
そして,引用発明において,「上記電極線101及び上記電極線102が,上記メモリセル301各々の上下をはさむかたちで配線され」ており,上記「細長い電極線101」及び上記「細長い電極線102」は,いずれも,「メモリセル301」各々の「記録用電極線」であるから,引用発明において,上記「細長い電極線101」及び上記「細長い電極線102」が,それぞれ,「メモリセル301」各々に近接して配置されていることは明らかである。
そうすると,引用発明の「横方向の電極線である,長さに沿った軸を有する8本の細長い電極線102と,
左右いずれかの所定の方向から(i,j)のメモリセル301に近づき,かつ上記所定の方向と反対の方向から(i,j+1)のメモリセル301に接近する,縦方向の電極線である,6本の細長い電極線101とを備え,
上記細長い電極線101及び上記細長い電極線102が,上記メモリセル301各々の上下をはさむかたちで配線され」ることは,本願補正発明の「各々が長さに沿った軸を有し,且つ各々が前記磁気抵抗ビットの対応する1つに近接して配置されている2以上の細長いワード線と,
前記2以上の磁気抵抗ビットの各々に近接して配置され,所定の方向から第1の磁気抵抗ビットに近づき,且つ前記所定の方向と反対の方向から第2の磁気抵抗ビットに接近する細長いディジタル線とを備え」ることに相当する。

ウ 引用発明の「上記細長い電極線101及び上記細長い電極線102が上記メモリセル301各々の上下をはさむ領域において,」は,本願補正発明の「少なくとも各々の前記磁気抵抗ビットの領域において,」に相当する。
そうすると,引用発明の「上記細長い電極線101及び上記細長い電極線102が上記メモリセル301各々の上下をはさむ領域において,上記細長い電極線101が各々の上記細長い電極線102の軸に対して実質的に平行に配置された」は,本願補正発明の「前記細長いディジタル線が,少なくとも各々の前記磁気抵抗ビットの領域において,各々の前記細長いワード線の軸に対して実質的に平行に配置されている」に相当する。

エ 引用発明の「巨大磁気抵抗効果を利用して読み出しを行なう情報記録媒体」は,本願補正発明の「磁気抵抗メモリ」に相当する。

オ 以上によれば,本願補正発明と引用発明との一致点と相違点は,次のとおりである。

(ア)一致点
「2以上の磁気抵抗ビットと,
各々が長さに沿った軸を有し,且つ各々が前記磁気抵抗ビットの対応する1つに近接して配置されている2以上の細長いワード線と,
前記2以上の磁気抵抗ビットの各々に近接して配置され,所定の方向から第1の磁気抵抗ビットに近づき,且つ前記所定の方向と反対の方向から第2の磁気抵抗ビットに接近する細長いディジタル線とを備え,
前記細長いディジタル線が,少なくとも各々の前記磁気抵抗ビットの領域において,各々の前記細長いワード線の軸に対して実質的に平行に配置されている磁気抵抗メモリ。」

(イ)相違点
・ 相違点1
本願補正発明は,「各々が長さに沿った軸を有し,共通軸に沿って配置され,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビット」を備えているのに対し,引用発明の「メモリセル301」が,「各々が長さに沿った軸を有し,共通軸に沿って配置され」た「細長い」ものであることは明示されておらず,また,引用発明の「メモリセル301」は,「巨大磁気抵抗効果を利用して読み出しを行なう」ために,「読み出し電極を設け,磁性層に隣接して形成したトランジスタを用い」るもので,「感知線を形成するように各々が電気的に一列に接続されている」構成を備えていない点。

・ 相違点2
本願補正発明において,「前記細長い磁気抵抗ビットの各々の軸と,前記細長い磁気抵抗ビット間の前記感知線とが,対応する前記細長いワード線の軸に対して実質的に垂直であ」るのに対し,引用発明は,このような構成を備えていない点。

(5)相違点についての検討
以下,相違点1及び2についてまとめて検討する。

ア 周知例1
原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である,「猪俣浩一郎,"スピンエレクトロニクスの展開",日本応用磁気学会誌,日本,社団法人日本応用磁気学会,1999年 7月1日,Vol.23, No.7,p.1828」(以下「周知例1」という。)には,Fig.3とともに,次の記載がある。(審決注:記載中の引用文献を示す脚注番号は省略した。)

「MRAMの基本的なメモリセル構成をFig.3に示す.(a)はGMRを,(b)はTMRを利用したものである.MRAMはマトリックス状に配線したビット線(BL)とワード線(WL)の交点にメモリセルを配置し,各配線に流した電流が作る合成磁場によって交叉したセルの磁気電極スピンを反転させ,GMRあるいはTMR効果を利用して読み出しを行うものである。読み出しにはいくつかの方法が提案されている.GMRの場合には,(1)(審決注:原文では丸囲み数字。以下「(2)」及び「(3)」も同じ。)スピンバルブGMRセルをマトリックス状に並べ,ソフト層に書込みを行い読み出しはそれを反転して行う方法,(2)保持力差をもつGMRセルをマトリックス状に並べ,そのハード層に書込みを行い,ソフト層のスピンのみを反転して読み出すpseudoスピンバルブ(PSV),(3)各GMRセルにトランジスタ(FET)を設け,ソフト層に記録しGMR効果を用いて読み出す方法などがある.しかし,(1)は破壊読み出しであり,(2)は大きな記録磁界を必要とするという問題があるとともに,いずれの場合も多数個のセルを直列につないでいるた」(第1828頁右欄第18行?第34行)

イ 周知例2
原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である,特開平09-091950号公報(以下「周知例2」という。)には,図1及び図7?9とともに,次の記載がある。

(ア)スピンバルブ型構造について
「【0004】特にスピンバルブと呼ばれる構造を有するGMR材料は,その動作磁場が小さく,しかもAMR材料よりも大きな抵抗変化率を示すので,応用上注目されている。スピンバルブは,基本的には非磁性層を介して積層されて2つの磁性層からなる3層構造をとっている。ここで,一方の磁性層の磁化方向は固定されており(ピン層),他方の磁性層の磁化方向は,比較的弱い外部磁界により自由に動くことができる。又,両磁性層の磁化容易軸は平行で,両磁性層の磁化方向は,外部磁界により同一方向又は逆方向することができ,その結果,抵抗値が変化する。」

(イ)スピンバルブ型構造の磁性薄膜メモリについて
「【実施例】図1(a)は本発明の磁性薄膜メモリの断面図であり,基本的な磁性薄膜メモリの動作を説明するために,メモリの最小単位である1セルを示したものである。同図に於いては,基板5上に,MR磁性層1からなる磁性薄膜メモリ素子,読み出し線2,及び絶縁層3を介して書き込み線4が設けられ,磁性薄膜メモリを構成している。ここで,基板11は,ガラス,表面酸化されたSiウエハーなどの絶縁体が好ましい。
【0035】尚,本発明に於いては,磁性薄膜メモリ素子を構成するMR磁性層が,スピンバルブ型,誘導フェリ型のいずれの構造を有するものであってもよい。
【0036】次に,磁性薄膜メモリ素子を構成するMR磁性層について,図1(a),(b)に示したMR磁性層の断面図を用いて説明する。
【0037】(スピンバルブ型構造の場合)図1(b)は,スピンバルブ型構造のMR磁性層を示したものであり,基板5の上に,第3磁性層15,第2磁性層14,非磁性層13,第1磁性層12,反強磁性層11が,この順で積層されている。ここで,第2磁性層14と第3磁性層15は,両層一組でフリー層に対応し,第1磁性層12がピン層に対応する。」

(ウ)マトリックス状に配列された磁性薄膜メモリ素子について
「【0078】次に,マトリックス状に配列された磁性薄膜メモリ素子に,情報書き込む場合について説明する。
【0079】図7は,磁性薄膜メモリの平面図(a)とそのAA’断面図(b)を示し,書き込み線51,52,53と書き込み補助線61,62,63が直交する部分に,磁性薄膜メモリ素子であるMR磁性膜がマトリックス状に配列されている。ここで,磁性薄膜メモリ素子は,読み出し補助線方向に直列に接続され,読み出し線を形成している。例えば,AA’断面に示した部分では,磁性薄膜メモリ素子41,42,43が直列に接続された部分が,読み出し線2になる。
(中略)
【0081】ここで,書き込み線と書き込み補助線の双方に電流を流すことにより,マトリックス状に配列された磁性薄膜メモリ素子の一部の素子だけに情報を記録する場合について,図8,図9を参照して説明する。
【0082】図8(a)に於いて,Iｗ1は書き込み線50を流れる書き込み電流を示し,Iｗは書き込み補助線60を流れる書き込み補助電流を示す。そして,Hｗ1は,書き込み電流Iｗ1により発生した書き込み磁界を示し,Hｗは,書き込み補助電流Iｗにより発生した書き込み補助磁界を示す。(中略)書き込み磁界Hｗ1と書き込み補助磁界Hｗの合成磁界H1は,第3磁性層の保持力より大きいため,書き込み電流Iｗ1と書き込み補助電流Iｗの双方を流した場合には,第3磁性層の磁化方向を変えること,つまり情報を記録することができる。
(中略)
【0085】上述のように,マトリックス状に,磁性薄膜メモリ素子を配列した場合には,情報を記録したい磁性薄膜メモリ素子の部分を通る書き込み線及び書き込み補助線だけに電流を流すことにより,その部分の磁性薄膜メモリ素子だけに情報を記録することができる。
(中略)
【0086】又,ハード層(第1磁性層)に情報を記録する場合も,書き込み電流及び書き込み補助電流の大きさを調整することにより,上記と同様に,情報を記録することができる。
【0087】一方,マトリックス状に配列された磁性薄膜メモリ素子に,書き込まれた情報を読み出す場合には,読み出したい磁性薄膜メモリ素子が接続された読み出し線に読み出し電流を流すと共に,その磁性薄膜メモリ素子の部分を通る書き込み線に再生電流又は再生変化電流を流すことにより,1素子の場合と同様に記録された情報を再生することができる。
【0088】尚,上記説明では,書き込み線及び書き込み補助線に電流を流し,情報を記録したが,書き込み補助線を設けず,書き込み補助線の代わり読み出し線に電流を流しても,情報を記録することができる。」

(エ)図7について
図7には,マトリックス状に配置された磁性薄膜メモリ素子において,「磁性薄膜メモリ素子41,42,43」各々が長さに沿った軸を有し,共通軸に沿って配置された,細長いものである構成が示されている。
また,図7には,細長い「磁性薄膜メモリ素子41,42,43」の各々の軸と,「磁性薄膜メモリ素子41,42,43」間の「読み出し線2」とが,細長い「書き込み線51,52,53」の軸に対して実質的に垂直である構成が示されている。

ウ 周知例3
本願の優先権主張日前に日本国内において頒布された刊行物である,特開平10-116490号公報(以下「周知例3」という。)には,図1?4とともに,次の記載がある。

(ア)MRAMの構成及び動作について
「【0008】図1に示すMRAM10は8個のメモリ・セルを含み,半導体基板11上において2つの層によって積層されているが,これより多い層によって積層してもよい。簡略化のために,同一センス・ラインに接続されている4つのメモリ・セルについてこれより説明することにする。MRAM10内の各メモリ・セルは,GMR物質部分,ワード・ライン,およびセンス・ラインを有する。(中略)第1メモリ・セルは,磁気メモリの第1部分12,第1ワード・ライン13,およびセンス・ライン14を有する。第2,第3および第4メモリ・セルは,第2,第3および第4GMR物質部分15,17,20,第2,第3および第4ワード・ライン16,18,21,およびセンス・ライン22を同様に有する。下位センス・ライン14は,接触によりGMR物質部分12,15に電気的に接続されており,導電性物質を利用した導線23を通じて上位センス・ライン22に結合されている。センス電流は,センス・ライン14,22,およびGMR物質部分12,15,17,20を通過し,抵抗を検出する。各ワード・ラインは,GMR物質部分12,15,17,20に隣接して配置され,ワード電流によって発生される磁場を,GMR物質部分12,15,17,20に印加する。これらの素子全ての間には誘電体物質24が充填され,電気的絶縁を与える。
(中略)
【0014】動作の間,第1,第2,第3,および第4メモリ・セルにおける状態を読み出すためには,ワード電流をワード・ラインに印加し,センス・ラインから電圧を検出する。(中略)第1メモリ・セルに状態を格納するためには,例えば,第1および第3ワード・ライン13,18にワード電流を印加し,磁場を発生させる。この磁場は十分に大きく,GMR物質部分12における磁気ベクトルの方向に変化をもたらす。
(中略)
【0015】図3は,本発明の第2実施例によるMRAM32の簡略拡大断面図である。
(中略)
【0016】図3および図2に示す両構造間の唯一の相違は,ワード・ラインの一部の代わりに,ディジット・ライン(digit line)が形成されていることである。図2における第1および第2ワード・ライン13,16は,半導体基板11上において第1ディジット・ライン33に置き換えられ,図2における第5および第6ワード・ライン29,30は,第3誘電体層28上において第2ディジット・ライン34に置き換えられている。ディジット・ライン33,34は,第3および第4ワード・ライン18,21と協同して磁場を発生するために利用される。例えば,GMR物質部分12における状態を読み出すためには,ワード電流およびディジット電流を第3ワード・ライン18および第1ディジット・ライン33に印加し,磁場をGMR物質部分12に与え,第1および第2センス・ライン14,22から電圧を検出する。この場合,センス電流は,導体23を通じて流れる。状態をGMR物質部分12に格納する場合,GMR物質12における磁気ベクトルの方向を交替させるのに十分な磁場を,ワード電流およびディジット電流によって印加する。ディジット・ライン33,34はワード・ライン18,21に対して垂直であるが,ディジット電流による磁場は,ワード電流による磁場を印加した後に,GMR物質における磁気ベクトルを回転させるのを助ける。ワード電流およびディジット電流の方向は,格納すべき状態に応じて判定される。
【0017】図4は,本発明の第3実施例によるMRAM40の簡略拡大断面図である。
(中略)
【0018】図4および図2に示す両構造間の唯一の相違は,ワード・ラインの代わりにディジット・ラインが形成されていることである。図2における第3および第4ワード・ラインは,第2および第3誘電体層26,27間のディジット・ライン41によって置き換えられている。MRAM40の動作は,図3に示したMRAM32と同一である。即ち,GMR物質部分12内において状態の読み出しおよび格納を行うためには,第1ワード・ライン13およびディジット・ライン41を活性化させる。」

(イ)図1について
図1には,「MRAM10」において,この「MRAM10」内のメモリ・セルである「GMR物質部分17,20」各々が長さに沿った軸を有し,共通軸に沿って配置された,細長いものである構成が示されている。
また,図1には,細長い「GMR物質部分17,20」の各々の軸と,「GMR物質部分17,20」間の「センス・ライン22」とが,細長い「ワード・ライン18,21」の軸に対して実質的に垂直である構成が示されている。

エ 引用発明は,「メモリセル301」(本願補正発明の「磁気抵抗ビット」に相当。)に記録された信号を,巨大磁気抵抗効果を利用して読み出すための構成として,「読み出し電極を設け,磁性層に隣接して形成したトランジスタを用い」る構成を備えているが,上記「メモリセル301」に記録された信号を,巨大磁気抵抗効果を利用して読み出すための構成が,上記の構成に限定されないことは,引用例の記載から当業者には明らかであり,引用発明における上記の構成を,同等の機能を有する別の構成に置き換えることは,当業者に普通に期待できるものである。
そして,メモリセルを構成する磁性層の磁化方向を変えることで,メモリセルに信号を記録し,メモリセルに記録された信号を巨大磁気抵抗効果を利用して読み出す磁気抵抗メモリにおいて,複数のメモリセルを,感知線(読み出し線,センス・ライン)で電気的に一列に接続し,上記感知線(読み出し線,センス・ライン)に電流を流すことにより,巨大磁気抵抗効果を利用して上記所定のメモリセルに記録された信号を読み出すことは,周知例1?3にみられるように,本願の優先権主張日前に,当該技術分野において周知の技術である。
そうすると,引用発明において,複数の「メモリセル301」を感知線で電気的に一列に接続する構成とし,上記感知線に電流を流すようにしても,上記所定の「メモリセル301」に記録された信号を,巨大磁気抵抗効果を利用して読み出せることは,上記周知の技術に接した当業者が直ちに察知し得たものである。
ここで,本願明細書には,本願補正発明の「感知線」が奏する作用効果について,「必要な場合,感知線電流184によって生成される磁界Hｓl182を使用して,磁気抵抗ビット160a,160b,160c,160d及び160eの磁界ベクトルを最初に回転させる横方向トルクを与えることができる。」(段落【0042】)と記載されているが,複数のメモリセルが感知線(読み出し線)で電気的に一列に接続された磁気抵抗メモリにおいて,必要な場合,上記感知線(読み出し線)に流れる電流によって生成される磁界を,上記メモリセルの磁性体の磁化方向を変化させるための磁界として用いることは,上記イ(ウ)より,周知例2にみられるように常套手段であるから,本願明細書に記載された「感知線」の上記の作用効果は,格別のものであるとはいえず,本願補正発明が,「2以上の細長い磁気抵抗ビット」が「感知線を形成するように各々が電気的に一列に接続されている」ことにより,格別の作用効果を奏するとは認められない。

オ さらに,周知例1?3にみられるように周知の技術である,複数のメモリセルが感知線で電気的に一列に接続された磁気抵抗メモリにおいて,上記複数のメモリセル各々が長さに沿った軸を有し,共通軸に沿って配置された,細長いものとし,この細長いメモリセルの各々の軸と,上記細長いメモリセル間の上記感知線とが,対応する細長い書き込み線(ワード・ライン)の軸に対して実質的に垂直なるようにすることも,上記イ(エ)及び上記ウ(イ)から,周知例2及び3にみられるように周知の技術である。
そうすると,引用発明において,周知例1?3にみられるような周知の技術に基づいて,複数の「メモリセル301」を感知線で電気的に一列に接続する構成とする際に,複数の「メモリセル301」を,各々が長さに沿った軸を有し,共通軸に沿って配置された,細長いものとし,この細長い「メモリセル301」の各々の軸と,上記細長い「メモリセル301」間の上記感知線とが,対応する「細長い電極線102」(本願補正発明の「細長いワード線」に相当。)の軸に対して実質的に垂直なるようにすることは,当業者が適宜なし得たものである。

カ 以上から,引用発明において,相違点1及び2に係る構成とすることは,周知例1?3にみられるような周知の技術に基づいて,当業者が容易に想到し得たものである。

(6)まとめ
以上のとおり,本件補正後の請求項4に係る発明(本願補正発明)は,引用例記載の発明(引用発明)及び周知例1?3にみられるような周知の技術に基づいて,当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許出願の際独立して特許を受けることができないものである。
したがって,本件補正は,特許法第17条の2第5項(平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項をいう。以下同じ。)において準用する同法第126条第5項の規定に適合しないものである。

4 むすび
以上検討したとおり,本件補正は,特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものであるから,上記2の補正事項1及び2以外の補正事項について検討するまでもなく,本件補正は,特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3 本願発明の容易想到性について

1 本願発明について
平成20年7月8日に提出された手続補正書による手続補正は前記のとおり却下されたので,本願の請求項1?8に係る発明は,平成19年1月10日に提出された手続補正書に記載されたとおりのものであり,その請求項4の記載は,再掲すると次のとおりである。(以下,本願の請求項4に係る発明を「本願発明」という。)

「【請求項4】各々が長さに沿った軸を有し,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビットと,
各々が長さに沿った軸を有し,且つ各々が前記磁気抵抗ビットの対応する1つに近接して配置されている2以上の細長いワード線と,
前記2以上の磁気抵抗ビットの各々に近接して配置され,所定の方向から第1の磁気抵抗ビットに近づき,且つ前記所定の方向と反対の方向から第2の磁気抵抗ビットに接近する細長いディジタル線とを備え,
前記細長い磁気抵抗ビットの各々の軸が,対応する前記細長いワード線の軸に対して実質的に垂直であり,
前記細長いディジタル線が,少なくとも各々の前記磁気抵抗ビットの領域において,各々の前記細長いワード線の軸に対して実質的に平行に配置されている磁気抵抗メモリ。」

2 引用例の記載と引用発明
引用例の記載は,前記第2の4(3)(3-1)のとおりであり,引用発明は,前記第2の4(3)(3-2)で認定したとおりである。

3 対比
前記第2の1及び2から明らかなように,本願発明は,本願補正発明から,平成20年7月8日に提出された手続補正書による補正事項1及び2で付加した発明特定事項を取り除いたものである。
そこで,本願発明と引用発明とを対比すると,前記第2の4(4)ア?エの検討により,両者の一致点と相違点は,次のとおりである。

(ア)一致点
「2以上の磁気抵抗ビットと,
各々が長さに沿った軸を有し,且つ各々が前記磁気抵抗ビットの対応する1つに近接して配置されている2以上の細長いワード線と,
前記2以上の磁気抵抗ビットの各々に近接して配置され,所定の方向から第1の磁気抵抗ビットに近づき,且つ前記所定の方向と反対の方向から第2の磁気抵抗ビットに接近する細長いディジタル線とを備え,
前記細長いディジタル線が,少なくとも各々の前記磁気抵抗ビットの領域において,各々の前記細長いワード線の軸に対して実質的に平行に配置されている磁気抵抗メモリ。」

(イ)相違点
・ 相違点1
本願発明は,「各々が長さに沿った軸を有し,且つ感知線を形成するように各々が電気的に一列に接続されている2以上の細長い磁気抵抗ビット」を備えているのに対し,引用発明の「メモリセル301」が,「各々が長さに沿った軸を有」する「細長い」ものであることは明示されておらず,また,引用発明の「メモリセル301」は,「巨大磁気抵抗効果を利用して読み出しを行なう」ために,「読み出し電極を設け,磁性層に隣接して形成したトランジスタを用い」るもので,「感知線を形成するように各々が電気的に一列に接続されている」構成を備えていない点。

・ 相違点2
本願発明において,「前記細長い磁気抵抗ビットの各々の軸が,対応する前記細長いワード線の軸に対して実質的に垂直であ」るのに対し,引用発明は,このような構成を備えていない点。

4 相違点についての検討
本願発明と引用発明との相違点1は,本願補正発明と引用発明との相違点1から,平成20年7月8日に提出された手続補正書による補正事項1で付加した発明特定事項である「共通軸に沿って配置され」たことを取り除いたものであり,また,本願発明と引用発明との相違点2は,本願補正発明と引用発明との相違点2から,上記手続補正書による補正事項2で付加した発明特定事項である「前記細長い磁気抵抗ビット間の前記感知線」が,「対応する前記細長いワード線の軸に対して実質的に垂直であ」ることを取り除いたものである。
そして,前記第2の4(5)で検討したとおり,本願補正発明と引用発明との相違点1及び2は,引用発明において,周知例1?3にみられるような周知の技術に基づいて,当業者が容易に想到し得たものである。
そうすると,本願補正発明と引用発明との相違点1及び2から上記の発明特定事項を取り除いた,本願発明と引用発明との相違点1及び2も,前記第2の4(5)で検討したとおり,引用発明において,周知例1?3にみられるような周知の技術に基づいて,当業者が容易に想到し得たものである。

5 まとめ
以上のとおり,上記相違点1及び2は,引用発明において,周知例1?3にみられるような周知の技術に基づいて,当業者が容易に想到し得たものであるから,本願の請求項4に係る発明(本願発明)は,引用例記載の発明(引用発明)及び周知例1?3にみられるような周知の技術に基づいて,当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許を受けることができないものである。

第4 結言

以上検討したとおり,本願の請求項4に係る発明は,特許法第29条第2項の規定により特許を受けることができないから,その余の請求項について検討するまでもなく,本願は拒絶されるべきものである。

よって,結論のとおり審決する。
 
審理終結日 2011-01-28 
結審通知日 2011-02-01 
審決日 2011-02-17 
出願番号 特願2002-512982(P2002-512982)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 三浦 尊裕  
特許庁審判長 河口 雅英
特許庁審判官 市川 篤
相田 義明
発明の名称 書込み選択性増大のためのMRAMアーキテクチャ  
代理人 大菅 義之  
代理人 野村 泰久  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ