ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L 審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 4項1号請求項の削除 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1239679 |
| 審判番号 | 不服2008-16482 |
| 総通号数 | 140 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-08-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-06-30 |
| 確定日 | 2011-07-07 |
| 事件の表示 | 平成 9年特許願第194644号「薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法」拒絶査定不服審判事件〔平成11年 2月12日出願公開、特開平11- 40814〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成9年7月18日の出願であって、平成18年11月22日付けで手続補正がなされ、平成20年3月4日付けで拒絶査定がなされ、それに対して、同年6月30日に拒絶査定に対する審判請求がなされるともに、同年7月30日付けで手続補正がなされ、その後当審において、平成22年6月11日付けで審尋がなされたものである。 2.平成20年7月30日付けの手続補正について 【補正の却下の決定の結論】 平成20年7月30日付けの手続補正を却下する。 【理由】 (1)補正の内容 平成20年7月30日付けの手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし請求項4を、補正後の特許請求の範囲の請求項1及び請求項2に補正するものであり、補正前後の請求項は、以下のとおりである。 (補正前) 「【請求項1】 基板上にゲート電極が設けられ、 該ゲート電極を覆って前記基板上にゲート絶縁膜が設けられ、 前記ゲート電極上方に前記ゲート絶縁膜を介して半導体能動膜が、ゲート電極よりも幅および奥行きともに小さく設けられ、 該半導体能動膜上に一対のオーミックコンタクト膜が、半導体能動膜の端部と位置を合わせ、半導体能動膜の中央部側に間隔を開けて相互に隔離して設けられ、 それぞれのオーミックコンタクト膜及び該オーミックコンタクト膜と重畳する半導体能動膜部分を覆うようオーミックコンタクト膜から前記ゲート絶縁膜に至る低抵抗シリコン化合物膜が設けられ、 ソース電極とドレイン電極とが前記低抵抗シリコン化合物膜上に設けられていることを特徴とする薄膜トランジスタ基板。 【請求項2】 基板上にゲート電極が設けられ、 該ゲート電極を覆って前記基板上にゲート絶縁膜が設けられ、 前記ゲート電極上方に前記ゲート絶縁膜を介して半導体能動膜が、ゲート電極よりも幅および奥行きともに小さく設けられ、 該半導体能動膜上に一対のオーミックコンタクト膜が、半導体能動膜の端部と位置を合わせ、半導体能動膜の中央部側に間隔を開けて相互に隔離して設けられ、 それぞれのオーミックコンタクト膜及び該オーミックコンタクト膜と重畳する半導体能動膜部分を覆うようオーミックコンタクト膜から前記ゲート絶縁膜に至る低抵抗シリコン化合物膜が設けられ、 ソース電極とドレイン電極とが前記低抵抗シリコン化合物膜上に設けられ、 ドレイン電極上にコンタクトホールを有するパシベーション膜と、 前記コンタクトホールを介してドレイン電極と接続する画素電極と、 前記基板に対向して液晶層を挟持する一対の基板の一方の基板と、 を備えることを特徴とする液晶表示装置。 【請求項3】 基板上にゲート電極を形成し、 該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、 前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、 前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜とを順に連続して成膜し、 前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。 【請求項4】 基板上にゲート電極を形成し、 該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、 前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、 前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜および不純物半導体膜に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成し、 前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜し、 前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。」 (補正後) 「【請求項1】 基板上にゲート電極を形成する段階と、 該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、 前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、 前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜を成膜装置で同一真空雰囲気中で連続成膜する段階と、 前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する段階とを備えることを特徴とする薄膜トランジスタ基板の製造方法。 【請求項2】 基板上にゲート電極を形成する段階と、 該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、 前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、 前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜の両側部分および不純物半導体膜の上面と両側面部分に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成する段階と、 前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜する段階と、 前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成する段階を備えることを特徴とする薄膜トランジスタ基板の製造方法。」 (2)補正事項の整理 (補正事項a) 補正前の請求項1及び請求項2を、削除すること。 (補正事項b) 補正前の請求項3を、上記(1)の補正後の請求項1として記載されたとおりに補正するものであり、以下の補正事項からなる。 (補正事項b-1) 補正前の請求項3の発明特定事項である「ゲート電極を形成し、」を、補正後の請求項1の「ゲート電極を形成する段階と、」と補正すること。 (補正事項b-2) 補正前の請求項3の発明特定事項である「該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、」を、補正後の請求項1の「該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、」と補正すること。 (補正事項b-3) 補正前の請求項3の発明特定事項である「前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、」を、補正後の請求項1の「前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、」と補正すること。 (補正事項b-4) 補正前の請求項3の発明特定事項である「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜とを順に連続して成膜し、」を、補正後の請求項1の「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜を成膜装置で同一真空雰囲気中で連続成膜する段階と、」と補正すること。 (補正事項b-5) 補正前の請求項3の発明特定事項である「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する」を、補正後の請求項1の「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する段階とを備える」と補正すること。 (補正事項c) 補正前の請求項4を、上記(1)の補正後の請求項2として記載されたとおりに補正するものであり、以下の補正事項からなる。 (補正事項c-1) 補正前の請求項4の発明特定事項である「ゲート電極を形成し、」を、補正後の請求項1の「ゲート電極を形成する段階と、」と補正すること。 (補正事項c-2) 補正前の請求項4の発明特定事項である「該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、」を、補正後の請求項2の「該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、」と補正すること。 (補正事項c-3) 補正前の請求項4の発明特定事項である「前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、」を、補正後の請求項2の「前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、」と補正すること。 (補正事項c-4) 補正前の請求項4の発明特定事項である「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜および不純物半導体膜に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成し、」を、補正後の請求項2の「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜の両側部分および不純物半導体膜の上面と両側面部分に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成する段階と、」と補正すること。 (補正事項c-5) 補正前の請求項4の発明特定事項である「前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜し、」を、補正後の請求項2の「前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜する段階と、」と補正すること。 (補正事項c-6) 補正前の請求項4の発明特定事項である「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成する」を、補正後の請求項2の「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成する段階を備える」と補正すること。 (3)新規事項追加の有無及び補正の目的の適否についての検討 (3-1)補正事項aについて 補正事項aは、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第1号に掲げられた請求項の削除を目的とするものである。 (3-2)補正事項bについて (補正事項b-1) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (補正事項b-2) 補正前の請求項3の発明特定事項である「該ゲート電極を覆う」を、補正後の請求項1の「該ゲート電極を含めた基板の全面に」と限定的に減縮するとともに、明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第2号及び第4号に掲げられた特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。そして、「該ゲート電極を含めた基板の全面に」は、本願の願書に最初に添付した明細書の【0025】段落及び図2の記載に基づく補正であり、平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定された新規事項の追加禁止の要件を満たしている。 (補正事項b-3) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (補正事項b-4) 補正前の請求項3の発明特定事項である「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜とを順に連続して成膜」する点について、補正後の請求項1の「成膜装置で同一真空雰囲気中で連続成膜する」と限定的に減縮する事項を付加するとともに、明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第2号及び第4号に掲げられた特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。そして、「成膜装置で同一真空雰囲気中で連続成膜する」は、本願の願書に最初に添付した明細書の【0026】段落に基づく補正であり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしている。 (補正事項b-5) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (3-3)補正事項cについて (補正事項c-1) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (補正事項c-2) 補正前の請求項4の発明特定事項である「該ゲート電極を覆う」を、補正後の請求項2の「該ゲート電極を含めた基板の全面に」と限定的に減縮するとともに、明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第2号及び第4号に掲げられた特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。そして、「該ゲート電極を含めた基板の全面に」は、本願の願書に最初に添付した明細書の【0035】段落及び図4の記載に基づく補正であり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしている。 (補正事項c-3) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (補正事項c-4) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (補正事項c-5) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (補正事項c-6) 明りょうでない記載を明りょうなものとする補正であり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (4)独立特許要件について (4-1)はじめに 上記(3)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。 (4-2)補正後の請求項1に係る発明 本件補正による補正後の請求項1及び2に係る発明は、平成20年7月30日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1および2に記載された事項により特定されるとおりのものであって、そのうちの補正後の請求項1に係る発明(以下「補正後の発明」という。)は、その特許請求の範囲の請求項1に記載された事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものである。 (4-3)引用刊行物に記載された発明 (4-3-1)原査定の拒絶の理由に引用され、本願の出願前である平成9年4月4日に日本国内で頒布された刊行物である特開平9-92840号公報(以下「引用刊行物」という。)には、図2ないし4及び8とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。 「【0001】 【発明の属する技術分野】本発明は液晶表示装置及びその製造方法に関し、特にスイッチング素子として逆スタガ型薄膜トランジスタを使用したアクティブマトリクス型の液晶表示装置及びその製造方法に関する。」 「【0003】従来の薄膜トランジスタの一例をあげると、例えば図8のように、透明の絶縁性基板11上に、ゲート電極12、ゲート絶縁膜13、アンドープ半導体層14(非晶質シリコン層)を形成した後、ソース・ドレイン電極18、19を形成した逆スタガ構造のものが多く用いられている。ここで、アンドープ半導体層14(意図的に不純物をドーピングしていない、高純度半導体層。以下同様。)とソース・ドレイン電極18,19のオーミック接続を得る為にn型半導体層15が設けられている。」 「【0024】次に、この実施の形態の製造方法について説明する。 【0025】まず、図3(a)に示すように、ガラス等の透明な絶縁性基板11上に、タンタル、クロム、モリブデン、タングステン等の金属膜を成膜し、フォトリソグラフィー工程を通してゲート電極12や走査線(図1の24)を形成した後、プラズマ化学気相成長により窒化シリコン膜(ゲート絶縁膜13)、アンドープ非晶質シリコン層(15)、リンがドープされたn型非晶質シリコン層(15)を連続成膜し、フォトリソグラフィー工程を通して、ゲート電極と交差する島状のアンドープの半導体層14とn型半導体層15と形成する。ゲート絶縁膜13はあらかじめスパッタリングにより成膜した酸化シリコン膜に窒化シリコン膜を積層して用いてもよいし、ゲート電極12や走査線24をタンタルやモリブデンのように陽極酸化可能な金属膜で形成するときは、これらの表面を陽極酸化して絶縁膜にし、ゲート絶縁膜13の一部として用いてもよい。 【0026】次に、フォトリソグラフィー工程を通してゲート絶縁膜13に端子をとる為のコンタクトホール(図示せず)を開孔した後、例えばタングステンシリサイド膜とタングステン膜をそれぞれ厚さ50nm,150nm程度スパッタリング法により連続成膜する。このとき基板の温度は200℃程度に設定する。するとn型半導体層15の上面及び側面と島状のアンドープ半導体層14の側面で、シリコンとタングステンシリサイドが反応し、厚さ5?10nm程度の反応層25が形成される。ここで、タングステンシリサイド(WSi_(x ))膜の組成比はｘ=2?3程度が適当であり、従って、反応層25(ここではWSi_(y ))の組成比はこれよりも少しシリコンが高濃度になる(ｙ＞ｘかつｙ≒ｘ)。しかし、全体として見てみると、タングステン膜の下層にタングステンシリサイド膜が60nm程度形成されているとみなされる。スパッタリングにより成膜されるタングステンシリサイド膜の膜厚は、後述するように、ドライエッチング時にこのシリサイド膜でエッチングを止められるように、ドライエッチング装置のエッチングレートの基板面内均一性性能及び金属膜とシリサイド膜のエッチング選択比とを考慮して、30nm?100nmの範囲で適切な値を選ぶ。例えば、金属膜の膜厚が150nm、金属膜の膜厚分布も含めたエッチングレートの基板面内均一性が30%、金属膜とシリサイド膜のエッチング選択比が2の標準的な場合を考えると、金属膜のジャストエッチング時にシリサイド膜は既に最高約23nmエッチングされており、従ってシリサイド膜の膜厚は最低でも30nm程度必要になることがわかる。同様に、金属膜の膜厚分布も含めたエッチングレートの基板面内均一性が50%と最悪の場合を考えると、金属膜のエッチングをジャストエッチング+30%で止めたとして、このときシリサイド膜は最高約71nmエッチングされており、従ってシリサイド膜の膜厚は80nm程度にすれば十分であることがわかる。金属膜の膜厚が200nmの場合は、上述の後者のような条件で、同様に計算すると、シリサイド膜は最高95nmエッチングされることになり、従ってシリサイド膜は100nm程度にすれば十分であることがわかる。しかし、シリサイドが前記のような組成の場合、その比抵抗は金属より一般に一桁以上高い為、シリサイド膜の厚さは、上述のドライエッチングの制御の可能な範囲で薄い方が信号線の比抵抗が下がり望ましい。また、シリサイド膜の厚さの薄い方が、後で述べるウェットエッチングの処理時間が短かくでき、プロセス上も好都合である。このようにして、シリサイド膜16と金属膜17の積層膜が形成される。 【0027】次に、フォトリソグラフィー工程を通して、ソース・ドレイン電極及び信号線となる部分に図3(b)に示すように、フォトレジスト膜26を形成し、これをマスクとしてフッ素系ガスもしくはフッ素系ガスを含む混合ガス、例えば4フッ化炭素(CF_(4) )と酸素(O_(2 ))の混合ガスで金属膜17をドライエッチングする。引き続いて、シリサイド膜16をエッチングするが、n型半導体層15に達する前にこのエッチングを止める。例えば金属膜17がタングステンの場合、このガス系ではタングステンのタングステンシリサイドに対するエッチング選択比を2以上にできるので、前述したように基板全面にわたりシリサイド膜16内でエッチングを止めることが容易にできる。続いて希弗酸もしくは希バッファード弗酸を用いて、残りのシリサイド膜をウェットエッチングする。液の濃度は希弗酸の場合は0.1?1%程度、希バッファード弗酸の場合は16バッファード弗酸で5?10%程度が適当である。これらの液ではシリコンはエッチングされないので、前段のドライエッチングで残したシリサイド膜の膜厚ばらつきが大きくても、このウェットエッチングで前述した反応層25も含めてシリサイド膜16を完全にエッチング除去し、しかもこのエッチングを基板全面にわたり、n型半導体層15の表面で止めることができる。このようにして、ソース・ドレイン電極18,19が形成される。 【0028】次に、フォトレジスト32を剥離除去した後、図4(a)に示すように、ITO等の透明導電膜22を成膜し、フォトリソグラフィー工程を通して画素電極27を形成する。また同時に透明導電膜を信号線上部にも残し、シリサイド膜16と金属膜17と透明導電膜22を積層した信号線20を形成する。 【0029】最後に、ソース・ドレイン電極18,19をマスクとして、フッ素系ガスもしくは塩素系ガスもしくはこれらの混合ガス例えば4フッ化炭素(CF_(4 ))と酸素(O_(2) )や6フッ化硫黄(SF_(6 ))と塩素(Cl_(2 ))または塩酸(HCl)の混合ガスで、図4(b)に示すように、n型半導体層15をドライエッチングする。このようにして、n型半導体層15を基板全面にわたりほぼ均一にエッチングすることができる。 【0030】また、金属膜17がタングステンの場合、前述した希弗酸もしくは希バッファード弗酸にはエッチングされないので、仮に、走査線24の段差上で信号線20の最下層のシリサイド膜が異常エッチングされても、上層の金属膜でつながっており、この部分での信号線の断線を防止できる。一方金属膜17が例えばタンタルやクロムのように弗酸でエッチングされる金属で形成されている場合でもエッチングレートはシリサイド膜の方が圧倒的に速く、かつ、エッチング液の濃度が低くて処理時間も短かくできるので、金属膜のエッチングによる膜減りは事実上問題がなく、やはり、信号線の断線を防止することができる。このようにして図2のチャネルエッチ型薄膜トランジスタが得られる。」 (4-3-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「絶縁性基板11上にゲート電極12を形成した後、 ゲート絶縁膜13、アンドープ非晶質シリコン層、リンがドープされたn型非晶質シリコン層を連続成膜し、 フォトリソグラフィー工程を通して、前記ゲート電極12と交差する島状のアンドープの半導体層14とn型半導体層15と形成し、 タングステンシリサイド膜とタングステン膜をスパッタリング法により連続成膜することにより、シリサイド膜16と金属膜17の積層膜を形成し、 フォトリソグラフィー工程を通して、前記金属膜17をドライエッチングし、引き続いて、前記シリサイド膜16をエッチングすることにより、ソース・ドレイン電極18,19を形成し、前記ソース・ドレイン電極18,19をマスクとして、前記n型半導体層15をドライエッチングするスイッチング素子として逆スタガ型薄膜トランジスタを使用したアクティブマトリクス型の液晶表示装置の製造方法。」 (4-4)対比・判断 (4-4-1)刊行物発明の「絶縁性基板11」、「ゲート電極12」、「ゲート絶縁膜13」、「アンドープ非晶質シリコン層」及び「リンがドープされたn型非晶質シリコン層」は、各々補正後の発明の「基板」、「ゲート電極」、「ゲート絶縁膜」、「半導体膜」及び「不純物を添加した不純物半導体膜」に相当する。 (4-4-2)刊行物発明の「フォトリソグラフィー工程を通して、」「島状のアンドープの半導体層14とn型半導体層15と形成」する際には、「アンドープ非晶質シリコン層、リンがドープされたn型非晶質シリコン層」を選択的にエッチングしていることは明らかである。また、「島状のアンドープの半導体層14とn型半導体層15」は、「ゲート電極12」の上側に「ゲート電極12」と対向させて形成していることも明らかである。 したがって、刊行物発明の「フォトリソグラフィー工程を通して、」「島状のアンドープの半導体層14とn型半導体層15と形成」することは、補正後の発明の「半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、」「半導体能動膜及び不純物半導体膜を形成」することに相当する。 (4-4-3)刊行物発明の「シリサイド膜16」及び「金属膜17」は、各々補正後の発明の「低抵抗シリコン化合物膜」及び「電極膜」に相当する。そして、前記「シリサイド膜16」及び前記「金属膜17」は、成膜装置を用いて形成されていることは明らかであり、また、「引用刊行物の図3からゲート絶縁膜13」、「島状のアンドープの半導体層14」及び「n型半導体層15」を覆って形成されていることも明らかである。 (4-4-4)引用刊行物の「【0003】従来の薄膜トランジスタの一例をあげると、例えば図8のように、透明の絶縁性基板11上に、ゲート電極12、ゲート絶縁膜13、アンドープ半導体層14(非晶質シリコン層)を形成した後、ソース・ドレイン電極18、19を形成した逆スタガ構造のものが多く用いられている。ここで、アンドープ半導体層14(意図的に不純物をドーピングしていない、高純度半導体層。以下同様。)とソース・ドレイン電極18,19のオーミック接続を得る為にn型半導体層15が設けられている。」という記載から、刊行物発明の「n型半導体層15」もオーミック接続を得るために形成されていることは明らかであるから、刊行物発明の「n型半導体層15」は、補正後の発明の「オーミックコンタクト膜」に相当し、刊行物発明の「フォトリソグラフィー工程を通して、金属膜17をドライエッチングし、引き続いて、シリサイド膜16をエッチングすることにより、ソース・ドレイン電極18,19を形成し、ソース・ドレイン電極18,19をマスクとして、n型半導体層15をドライエッチングする」ことは、補正後の発明の「不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から」「ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する段階」に相当する。 (4-4-5)そうすると、補正後の発明と刊行物発明とは、 「基板上にゲート電極を形成する段階と、 該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、 前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、半導体能動膜及び不純物半導体膜を形成する段階と、 前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜を成膜装置で連続成膜する段階と、 前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する段階とを備えることを特徴とする薄膜トランジスタ基板の製造方法。」である点で一致し、次の2点で相違する。 (相違点1)補正後の発明では、「前記ゲート電極の上側にゲート電極と対向させて、」「形成」される「半導体能動膜及び不純物半導体膜」が、「ゲート電極よりも幅および奥行きともに小さい」のに対し、刊行物発明では、「島状のアンドープの半導体層14とn型半導体層15」が「ゲート電極12と交差」しているものの、その大小関係については記載されていない点。 (相違点2)補正後の発明では、「低抵抗シリコン化合物膜と電極膜を」「同一真空雰囲気中で連続成膜」ているのに対して、刊行物発明では、「タングステンシリサイド膜とタングステン膜を」「同一真空雰囲気中」で「連続成膜」しているのかどうか明示されていない点。 (4-5)判断 (4-5-1)相違点1について 液晶表示基板に用いられるボトムゲート型薄膜トランジスタにおいて、活性領域となる半導体層に基板側からのバックライトが当たらないように、当該半導体層をゲート電極より小さく形成することは、以下の周知例1ないし3に記載されるように従来周知である。 (ア)周知例1:特開平7-326760号公報には、図2及び3とともに、以下の事項が記載されている。 「【0001】 【産業上の利用分野】本発明は、薄膜電界効果型トランシジスタの製造方法に係り、たとえば、液晶表示基板の画素表示領域内に形成されている薄膜トランジスタ(TFT)の製造方法に関する。」 「【0027】《薄膜トランジスタTFT》次に、図2、図3に戻り、TFT基板SUB1側の構成を詳しく説明する。」 「【0030】《ゲート電極GT》ゲート電極GTは走査信号線GLから垂直方向に突出する形状で構成されている(T字形状に分岐されている)。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極GTは、一体に(共通のゲート電極として)構成されており、走査信号線GLに連続して形成されている。本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2としては例えばスパッタで形成されたアルミニウム(Al)膜が用いられ、その上にはAlの陽極酸化膜AOFが設けられている。 【0031】このゲート電極GTはi型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成され、i型半導体層ASに外光やバックライト光が当たらないよう工夫されている。」 (イ)周知例2:特開平5-119347号公報には、図1及び2とともに、以下の事項が記載されている。 「【0001】 【産業上の利用分野】本発明は液晶表示装置に関し、特に残像を抑えた液晶表示装置に関するものである。」 「【0015】 【実施例】以下に本発明の実施例を図1および図2を参照して説明する。先ず、透明な絶縁性基板(10)があり、この上には、複数本のゲートライン(11)およびこのゲートライン(11)と実質的に平行な複数本の補助容量ライン(12)が設けられている。 【0016】このゲートライン(11)は、例えば約1500ÅのCｒより成り一点鎖線で示され左右に延在されており、このゲートライン(11)から垂直に突出した領域を設け、これをTFTのゲート(13)としている。また補助容量電極(14)は、ゲートライン(11)と同時に形成されるため約1500ÅのCｒより成り、後述する表示電極(15)の下層に少なくとも一部が重畳して設けられ、左右に隣接する補助容量電極と一体で構成するために、補助容量ライン(12)が前記ゲートライン(11)と平行に延在されている。 【0017】ここでゲートライン(11)から突出したゲート(13)は、C_(GS)の値を全てのセルに於いて同じにするためにその幅を狭く形成し括れているが、この限りでない。また前記ゲート(13)と一体のゲートライン(11)および補助容量電極(14)と一体の補助容量ライン(12)を覆うゲート絶縁膜(16)と、この補助容量電極(14)と重畳したITOより成る表示電極(15)と、前記ゲート(13)に対応する層間絶縁層上に積層されたノンドープの非単結晶シリコン膜(17),(18)と、このシリコン膜(17),(18)の両端に積層されたN^(+)型の非単結晶シリコン膜(19),(20)が設けられている。 【0018】前記ゲート絶縁膜は、SiNｘより成り前記ガラス基板表面に約4000Åの厚さで形成される。またTFTが形成される層間絶縁層上には、例えばノンドープのアモルファスシリコン(以下a-Si層とする。)(17),(18)およびN^(+)型にドープされたアモルファスシリコン(以下N^(+)a-Si層とする。)(19),(20)が積層されている。a-Si層(17),(18)は、ゲート(13)よりも狭く設けられ、図では点線で示された四角形の領域に、約1000Åの厚さで形成され、N^(+)a-Si層(19),(20)は、この四角形の上端と下端の2つの領域に、約500Åの厚さで形成されている。またa-Si層とN^(+)a-Si層との間には、約2500ÅのSiNｘより成る半導体保護膜(8)が設けられても良い。」 (ウ)周知例3:特開平1-91468号公報には、図1及び2とともに、以下の事項が記載されている。 「〔産業上の利用分野〕 本発明は液晶表示素子に用いる薄膜トランジスタ(TFT)に係り、特にアクティブマトリクス形液晶表示素子におけるバックライトによるトランジスタ特性の劣化を防止するに好適な薄膜トランジスタに関する。 〔従来の技術〕 非晶質簿膜トランジスタにおけるオフ特性が、外部光により劣化することを防止するための手法としては、従来、例えば、特開昭59-54270号に記載されているごとく素子上部に遮光膜を設したものがある。 〔発明が解決しようとする問題点〕 上期従来技術は、基板表面からの光、すなわちバックライトのもれ込み等については考慮されておらず、したがって、ゲート側からの光照射におる薄膜トランジスタの特性の劣化防止には無効があった。 本発明の目的は、ゲート電極側からの光によっても特性劣化しない薄膜トランジスタの構造を提供すことにある。 〔問題点を解決するための手段〕 上記目的は半導体チャンネル部に入射する光を遮断することで達成される。ここでチャネル部への光の入射は、ゲート電極エツジ近傍に入射した光が、屈折もしくは回折して半導体膜に入射するために発生する。これを解決するためには、半導体膜をゲート電極よりも小さくすることにより達成される。 また、これによって付隋的に発生する配線抵抗の増加や断線の増加による液晶デイスプレィ特性の劣化あるいは歩留の低下を防止するため、信号線をソース・ドレイン電極から分枝するとより好ましい。 〔作用〕 上記構成により半導体チャンネル部に入射する光を遮断できるので、薄膜トランジスタの特性劣化を防止できる。 〔実施例〕 以下実施例を用いて本発明の詳細な説明する。 (実施例1) 第1図は、本発明の一実施例による薄膜トランジスタの断面図である。ガラス基板11上に、ゲート電極パターン3、ゲート絶縁膜2、半導体膜パターン1が積層され、半導体膜パターンはゲート電極より小さく形成される。」(第1頁左下欄第15行?第2頁左上欄第20行) したがって、刊行物発明において、「ゲート電極12と交差する島状のアンドープの半導体層14とn型半導体層15と形成」する際に、前記「島状のアンドープの半導体層14とn型半導体層15」を前記「ゲート電極12」よりも小さく形成することにより、補正後の発明のように、「ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する」ことは、当業者が容易になし得たものである。 よって、相違点1は、当業者が容易に想到し得た範囲に含まれる程度のものである。 (4-5-2)相違点2について 「スパッタリング法」による成膜は、一般に真空中において行うものであるところ、刊行物発明では、「タングステンシリサイド膜とタングステン膜をスパッタリング法により」「連続成膜」していることから、これら2種類の膜を、同一の成膜装置を使用して、真空を破ることなく、すなわち、同一真空中において、成膜しているものと解するのが自然である。 よって、相違点2は、実質的なものでない。 また、仮に、刊行物発明において、上記2種類の膜を、同一真空中において成膜しているとまではいえず、相違点2が実質的なものであったとしても、一般に、金属、シリコン、シリサイド等の物質を大気にさらせば、酸化等により、表面の状態が悪化することは、当業者の技術常識であるから、刊行物発明において、共に真空中で行われる「タングステンシリサイド膜」と「タングステン膜」の両スパッタリング工程の間に、試料をわざわざ大気にさらすようなことは、当業者であれば、当然に回避しようと努めることは明らかである。 したがって、仮に、相違点2が、実質的なものであったとしても、当該相違点は、当業者が容易になし得た範囲に含まれる程度のものである。 (4-6)独立特許要件についてのまとめ 以上、検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、実質的なものでないか、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際、独立して特許を受けることができない。 (5)補正の却下についてのむすび 本件補正は、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。 したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明 平成20年7月30日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし4に係る発明は、平成18年11月22日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし4に記載された事項により特定されるとおりのものであって、そのうちの請求項3に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項3に記載された事項により特定される上記2.(1)の補正前の請求項3として記載したとおりのものである。 4.刊行物に記載された発明 これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記2.(4-3-1)に記載したとおりの事項及び上記2.(4-3-2)において認定したとおりの発明(刊行物発明)が記載されているものと認められる。 5.判断 上記2.(3)において検討したとおり、補正後の発明は、本願発明を限定的に減縮するとともに、明りょうでない記載を明りょうなものとしたものであるところ、上記2.(4)において検討したように、補正後の発明が、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである以上、本願発明も、当然に、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第29条第2項の規定により特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-12-20 |
| 結審通知日 | 2011-01-18 |
| 審決日 | 2011-01-31 |
| 出願番号 | 特願平9-194644 |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 571- Z (H01L) P 1 8・ 121- Z (H01L) P 1 8・ 574- Z (H01L) P 1 8・ 572- Z (H01L) P 1 8・ 561- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 河口 雅英、松田 成正 |
| 特許庁審判長 |
北島 健次 |
| 特許庁審判官 |
小野田 誠 市川 篤 |
| 発明の名称 | 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法 |
| 代理人 | 小林 義教 |
| 代理人 | 園田 吉隆 |