• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1241003
審判番号 不服2009-14776  
総通号数 141 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-09-30 
種別 拒絶査定不服の審決 
審判請求日 2009-08-14 
確定日 2011-08-04 
事件の表示 平成10年特許願第363310号「半導体装置の製造方法」拒絶査定不服審判事件〔平成12年 7月 4日出願公開、特開2000-188380〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成10年12月21日の出願であって、平成21年4月16日に手続補正書が提出され、同年5月14日付けで拒絶査定がされ、それに対して、同年8月14日に審判が請求されるとともに、同日に手続補正書が提出され、その後、平成22年12月21日付けで審尋がされ、平成23年2月25日に回答書が提出されたものである。


第2 平成21年8月14日に提出された手続補正書による補正(以下「本件補正」という。)についての補正の却下の決定

【補正の却下の決定の結論】

本件補正を却下する。

【理由】
1 補正の内容
本件補正のうち、特許請求の範囲についてする補正は、次のとおりである(下線を付した部分は、補正箇所である。)。

請求項1について、同項中に、「前記コンタクトホール下の前記半導体基板に前記ソース/ドレイン拡散層より不純物濃度が高い第1の不純物拡散層を形成する」とあるのを、「前記コンタクトホール下の前記半導体基板に、前記ソース/ドレイン拡散層より不純物濃度が高く、前記ソース/ドレイン拡散層より浅い第1の不純物拡散層を形成する」と限定すること。

2 補正の目的の適否
上記補正は、補正前の請求項に規定されている技術的事項をより限定するものであるから、平成18年法律55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、同特許法第17条の2第4項柱書きに規定する目的要件を満たす。

以上のとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項1に係る発明(以下「本願補正発明」という。)が、独立特許要件を満たすものであるか否かについて、更に検討する。

3 独立特許要件(進歩性)についての検討
(1)本願補正発明
本件補正による補正後の請求項1?3に係る発明のうち、請求項1に係る発明(以下「本願補正発明」という。)は、次のとおりである。

「【請求項1】 半導体基板上にゲート電極を形成する工程と、
前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、
前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、
前記不純物を熱拡散し、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース/ドレイン拡散層を形成する工程と、
前記半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース/ドレイン拡散層に達するコンタクトホールを形成する工程と、
前記絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に、前記ソース/ドレイン拡散層より不純物濃度が高く、前記ソース/ドレイン拡散層より浅い第1の不純物拡散層を形成する工程と、
前記絶縁膜上に、前記コンタクトホールを介して一方の電極が前記一方のソース/ドレイン拡散層に接続されたキャパシタを形成する工程とを有し、
前記ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず、
前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程では、リンを導入する
ことを特徴とする半導体装置の製造方法。」

(2)引用例の記載と引用発明
(2-1)引用例とその記載内容
原査定の拒絶の理由に引用された、本願の出願日前に日本国内において頒布された刊行物である特開平4-146668号公報(以下「引用例」という。)には、「半導体装置の製造方法」(発明の名称)について、第1図とともに、次の記載がある(下線は当審で付加したもの。以下同じ。)。

ア 産業上の利用分野等
「(産業上の利用分野)
この発明は半導体素子、特にDRAMメモリセルのキャパシタ部のスタック構造において、セルコンタクト孔開孔部下に二重拡散層DDD(Double Diffused Drain)の構造とすることにより、記憶保持時間を長くすることができる半導体装置の製造方法に関するものである。」(1頁右下欄4行?10行)
「(発明が解決しようとする課題)
しかしながら上記従来のスタックキャパシタセルの製造方法で形成した半導体装置では、セルプレート電極10のキャパシタから電荷がリークしやすく、記憶の保持時間が短くなるという問題点がある。・・・
(作 用)
この発明によれば、半導体装置の製造方法において、以上のような工程を導入したので、セルコンタクト孔がイオンインプランテーションの際に自己整合マスクとしてイオンの注入を行うと、イオン注入時のエネルギとイオンの大きさの差による飛程距離の差と、その後熱処理における熱拡散係数の差により、N^(+)高濃度拡散層とN^(-)低濃度拡散層の二重拡散層を形成し、セルプレート電極から基板への電界を緩和し、電荷のリークを少なくし、記憶保持時間が長くなるように作用し、したがって、前記問題点を除去できる。」(2頁右上欄2行?2頁右下欄2行)
イ 実施例等
「(実施例)
以下、この発明の半導体装置の製造方法の実施例について図面に基づき説明する。第1図(a)ないし第1図(e)はその一実施例の工程断面図であり、DRAMメモリーセル部分のDDD構造をもつスタックキャパシタと、LDD構造をもつNチャンネルMOS電界効果トランジスタの製造方法を示すものである。
まず、第1図(a)に示すように、半導体基板としてP型シリコン半導体基板13(以下、シリコン基板という)に、 素子分離領域のフィールド酸化膜11とアクティブ領域のゲート酸化膜12を形成する。
次に、ゲート酸化膜12上にゲート電極となるポリシリコンまたはシリサイドとポリシリコン層を通常のホトリソエッチングプロセスを用いてパタニングしてゲート電極14を形成する。
その後に、このゲート電極14をマスクとして、セルフアラインにより、2×10^(13)ions/cm^(2)程度の^(31)P^(+)(リンイオン)のイオン注入を行ない、NチャンネルMOS電界効果トランジスタのLDD構造のN^(-)低濃度拡散層15を形成する。
次に、第1図(b)に示すように、CVDにより酸化膜またはP(リンドープ)酸化膜を被着させ、その後に通常のドライエツチング方法でサイドウォール膜16を形成する。
次に、このサイドウォール膜16をマスクとしてセルフアラインで1?9×10^(15)ions/cm^(2)30keVの^(75)As^(+)(ヒ素イオン)のイオン注入を行ない、NチャンネルMOS電界効果トランジスタのN^(+)高濃度拡散層17を形成する。
次に、第1図(c)に示すように、電気的な絶縁膜を目的として、CVDにより酸化膜による中間絶縁膜18を1000Å?3000Å程度被着させ、セルコンタクト孔19を通常のホトリソエッチングプロセスで形成する。 ここまでは、従来製造工程と同一であるが、この後に第1図(d)に示すように、二重拡散層形成のためのイオン注入を、^(31)P^(+) 1?5×10^(13)ions/cm^(2)、30?70keV程度と、^(75)As^(+) 1?9×10^(l5)ions/cm^(2)、30keV程度の条件で、セルコンタクト孔19ヘセルフアラインで行なうことにより、N^(+)高濃度拡散層20を形成する。 この後に、第1図(e)に示すように、アニールを900°C?950℃程度で30?60分、N^(2)雰囲気中で行ない、拡散層の活性化と、拡散を行なう。
これにより拡散係数の大きさ^(31)P^(+)(リンイオン)は^(75)As^(+)(ヒ素イオン)に比べて広く、深く拡散し、二重拡散層のうちのN^(-)低濃度拡散層21を形成する。
拡散層形成後は、セルコンタクト孔19の表面に形成された薄い酸化膜の除去を目的として1%HFに20?30秒位に漬け、CVDプロセスでポリシリコンを被着させる。
この後に、通常のホトリソ、エッチングプロセスでパタニングを行なうことにより、セルプレート電極22を形成する。 」(2頁右下欄3行?3頁右上欄下から1行)
ウ 第1図について
上記イを参酌すると、第1図(a)?(e)から、サイドウォール膜16の外側の領域から前記サイドウォール膜16の内側の領域にかけて形成されたN^(-)低濃度拡散層15と、N^(+)高濃度拡散層17とが、一対のソース/ドレイン拡散層を形成すること、そして、中間絶縁膜18上に、セルコンタクト孔19を介してセルプレート電極が一方のソース/ドレイン拡散層に接続されていることが分かる。

(2-2)引用発明
上記ア?ウによれば、引用例には、次の発明が記載されているといえる(以下「引用発明」という。)。
「P型シリコン半導体基板13にゲート電極14を形成し、ゲート電極14をマスクとして、セルフアラインにより、^(31)P^(+)(リンイオン)のイオン注入を行ない、N^(-)低濃度拡散層15を形成し、サイドウォール膜16を形成し、サイドウォール膜16をマスクとしてセルフアラインで^(75)As^(+)(ヒ素イオン)のイオン注入を行ない、N^(+)高濃度拡散層17を形成する。それにより、サイドウォール膜16の外側の領域から前記サイドウォール膜16の内側の領域にかけて形成された前記N^(-)低濃度拡散層15と、前記N^(+)高濃度拡散層17とが、一対のソース/ドレイン拡散層を形成する。次に、中間絶縁膜18を被着させ、セルコンタクト孔19を形成し、イオン注入をセルコンタクト孔19ヘセルフアラインで行なうことにより、N^(+)高濃度拡散層20を形成し、中間絶縁膜18上にセルコンタクト孔19を介して一方のソース/ドレイン拡散層に接続されているセルプレート電極22を形成する、半導体装置の製造方法。」

(3)対比
(3-1)本願補正発明と引用発明とを対比すると、
ア 引用発明の「P型シリコン半導体基板13」、「ゲート電極14」、「セルフアライン」、「サイドウォール膜16」は、それぞれ、本願補正発明の「半導体基板」、「ゲート電極」、「自己整合」、「サイドウォール絶縁膜」に相当する。

イ 引用例の第1図及び上記(2-1)のイの記載から、引用発明の「サイドウォール膜16」は、「ゲート電極14」の側面を覆い、「イオン注入」は、「P型シリコン半導体基板13」に対して行うものであることが分かる。そして、上記アを勘案すれば、引用発明の「サイドウォール膜16をマスクとしてセルフアラインで^(75)As^(+)(ヒ素イオン)のイオン注入」を行なうことは、本願補正発明の「サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程」に相当することは、当業者にとって明らかである。

ウ 上記アを勘案すれば、引用発明の「サイドウォール膜16の外側の領域から前記サイドウォール膜16の内側の領域にかけて形成された前記N^(-)低濃度拡散層15と、前記N^(+)高濃度拡散層17とが、一対のソース/ドレイン拡散層を形成する」ことは、本願補正発明の「サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース/ドレイン拡散層を形成する工程」に相当する。

エ 引用発明の「中間絶縁膜18」は、「P型シリコン半導体基板13」上に被着され、「セルコンタクト孔19」は、「一方のソース/ドレイン拡散層」に達している。そして、引用発明の「中間絶縁膜18」、「セルコンタクト孔19」は、それぞれ、本願補正発明の「絶縁膜」、「コンタクトホール」に相当する。
そうすると、引用発明の「中間絶縁膜18を被着させ、セルコンタクト孔19を形成」することは、本願補正発明の「半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース/ドレイン拡散層に達するコンタクトホールを形成する工程」に相当する。

オ 引用発明の「イオン注入をセルコンタクト孔19ヘセルフアラインで行なうことにより、N^(+)高濃度拡散層20を形成」することは、技術常識に鑑みれば、「中間絶縁膜18」をマスクとして「P型シリコン半導体基板13」にイオン注入し、「セルコンタクト孔19」下の「P型シリコン半導体基板13」に、「N^(+)高濃度拡散層20」を形成することとも言えるから、本願補正発明の「絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に」、「第1の不純物拡散層を形成する工程」に相当する。

カ 引用発明の「セルプレート電極22」が、キャパシタの一方の電極であることは、当業者にとって明らかであるから、引用発明の「一方のソース/ドレイン拡散層に接続されているセルプレート電極22を形成する」ことは、本願補正発明の「一方の電極が前記一方のソース/ドレイン拡散層に接続されたキャパシタを形成する工程」に相当する。

(3-2)したがって、本願補正発明と引用発明との一致点及び相違点は、次のとおりとなる。

〈一致点〉
「半導体基板上にゲート電極を形成する工程と、前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース/ドレイン拡散層を形成する工程と、前記半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース/ドレイン拡散層に達するコンタクトホールを形成する工程と、前記絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に、第1の不純物拡散層を形成する工程と、前記絶縁膜上に、前記コンタクトホールを介して一方の電極が前記一方のソース/ドレイン拡散層に接続されたキャパシタを形成する工程とを有する半導体装置の製造方法。」

〈相違点〉
相違点1
本願補正発明は、「サイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、前記不純物を熱拡散し、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース/ドレイン拡散層を形成する工程」を有するとともに、「ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず、前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程では、リンを導入する」のに対し、引用発明は、「ゲート電極14をマスクとして、セルフアラインにより、^(31)P^(+)(リンイオン)のイオン注入を行ない、N^(-)低濃度拡散層15を形成し、サイドウォール膜16を形成し、サイドウォール膜16をマスクとしてセルフアラインで^(75)As^(+)(ヒ素イオン)のイオン注入を行ない、N^(+)高濃度拡散層17を形成する。それにより、サイドウォール膜16の外側の領域から前記サイドウォール膜16の内側の領域にかけて形成された前記N^(-)低濃度拡散層15と、前記N^(+)高濃度拡散層17とが、一対のソース/ドレイン拡散層を形成する」点。

相違点2
本願補正発明において、「第1の不純物拡散層」は、「ソース/ドレイン拡散層より不純物濃度が高く、前記ソース/ドレイン拡散層より浅い」のに対し、引用発明では、「N^(+)高濃度拡散層20」の不純物濃度や形成位置についての特定がない点。

(4)相違点についての検討
(4-1)相違点1について
ア 上記相違点1は、要するに、ソース/ドレイン拡散層における横方向の不純物濃度プロファイルを形成するために、引用発明は、不純物のイオン注入を採用するのに対し、本願補正発明では、不純物の熱拡散を採用する点ということができる。

イ そして、ソース/ドレイン拡散層における横方向の不純物濃度プロファイルを形成する手段として、イオン注入と熱拡散は、ともに、例えば以下の周知例1及び2に記載されているとおり、本願の出願日前における常套手段である。そして、それぞれの手段は、不純物濃度の制御性や工程の複雑さ等において相違があり、長所短所があるものの、両者は一般に代替的な不純物導入の方法として知られている。

・特開昭54-44482号公報(以下「周知例1」という。)には、第1図とともに、以下の記載がある。
「以下実施例により詳細に説明する。第1図は本発明によるMOS型電界効果トランジスタの作成を工程順に示したものである。」(3頁左上欄4行?6行)
「(E)次に、基板1表面に対してほぼ垂直にエッチングガスを入射せしめて酸化膜6をドライエッチングにより選択的に除去する。・・・・ゲート4’の側面4’bおよびその近傍のゲート絶縁膜3のみを覆う如き酸化膜の微細絶縁膜パターン6’を形成する。かくして形成されたパターン6’の巾Wはゲート側面4’b上における酸化膜6の厚さにほぼ等しい。
(F)この後、イオン注入法又は熱拡散法により燐又は砒素を導入してソース・ドレイン拡散層7および8を形成する。この時いづれの方法によるにしても、拡散層7および8の横方向ひろがりl1が酸化膜パターン6’の巾Wよりも大きくなるよう接合深さを調整しておく。」(3頁右上欄下から4行?4頁左上欄5行)

・特開平9-321240号公報(以下「周知例2」という。原査定の拒絶の理由に引用。)には、以下の記載がある。
「【0045】(実施の形態2)本実施の形態によるDRAMの製造方法の要部を図18?図23を用いて説明する。」
「【0047】次に、図20に示すように、メモリセル選択用MISFETと周辺回路のnチャネル型MISFETが形成される領域、すなわちp型ウエル2を開孔したフォトレジスト52をマスクにしてp型ウエル2にn型不純物(P)をイオン注入することにより、ゲート電極8A(ワード線WL)とゲート電極8Bのそれぞれの両側のp型ウエル2に低不純物濃度のn^(- )型半導体領域12を形成する。n型不純物には拡散係数の大きいPを使用し、斜め方向からイオン注入を行う。
【0048】次に、図21に示すように、上記フォトレジスト52をマスクにしてp型ウエル2に垂直方向からn型不純物(PまたはAs)をイオン注入することにより、ゲート電極8A(ワード線WL)とゲート電極8Bのそれぞれの両側のp型ウエル2に前記n^(- )型半導体領域12よりも浅いn^(+ )型半導体領域13を形成する。これにより、ソース領域(n^(+ )型半導体領域13)とドレイン領域(n^(+) 型半導体領域13)のそれぞれの側面と底部が低不純物濃度のn^(- )型半導体領域12で囲まれた二重拡散ドレイン構造のnチャネル型MISFETQnが完成する。」
「【0056】(実施の形態3)本実施の形態によるnチャネル型MISFETの製造方法を図24?図30を用いて説明する。」
「【0058】次に、図25に示すように、ゲート電極8Bの両側のp型ウエル2に第1のn型不純物をイオン注入する。第1のn型不純物は、拡散係数の大きいPを使用し、垂直方向または必要に応じて斜め方向からイオン注入を行う。
【0059】次に、図26に示すように、ゲート電極8Bの両側のp型ウエル2に第2のn型不純物をイオン注入する。第2のn型不純物は、Pよりも拡散係数の小さいAsを使用し、垂直方向または必要に応じて斜め方向からイオン注入を行う。
【0060】次に、図27に示すように、半導体基板1をアニールして上記2種のn型不純物を熱拡散させ、PとAsの拡散係数の違いを利用してソース領域(n^(+) 型半導体領域13)とドレイン領域(n^(+ )型半導体領域13)のそれぞれの側面と底部が低不純物濃度のn^(- )型半導体領域12で囲まれた二重拡散ドレイン構造のnチャネル型MISFETを形成する。」

ウ 加えて、上記「熱拡散」における一つの具体的な形として、イオン注入より導入された不純物層を拡散源として熱拡散することも、例えば以下の周知例3及び4に記載されているように、本願の出願日前における常套手段である。

・特開昭59-92573号公報(以下「周知例3」という。)には、第1、2図とともに、従来例として以下の記載がある。
「第1図で示すように、一導電型のシリコン基体1の上面に、二酸化ケイ素(SiO_(2))あるいは窒化ケイ素(Si_(3)N_(4))などからなるゲート絶縁膜2と多結晶シリコンゲート電極3を形成したのち、矢印で示すように、シリコン基体1に対して、これとは逆導電形の不純物イオンを注入し、イオン注入層4および5を形成する。こののち、900?1000℃の熱処理を施すことによって、注入不純物イオンのドライブインを行う。第2図は上記の熱処理を施したのちの状態を示す図であり、この熱処理によってドレイン領域6ならびにソース領域7が形成される。
この方法では、第1図で示したように、イオン注入層4と5が多結晶シリコンゲート電極3をマスクとしたイオン注入によって形成されるため、その端部と多結晶シリコンゲート電極3の端縁との位置関係は、ほぼ一致する。ドレイン領域6とソース領域7は、このような位置関係にあるイオン注入層4と5から不純物拡散で形成されるため、両領域は第2図で示したように、多結晶シリコンゲート電極3の端縁からその下方へ向かって水平方向に所定の長さ(拡散深さとほぼ等しい長さ)l1だけ延びたものとなる。」(2頁左上欄下から1行?左下欄2行)

・特開平1-206619号公報(以下「周知例4」という。)には、第1図とともに、以下の記載がある。
「第1図(a)にみるように、P型(第1導電型)不純物を注入する前にN型(第2導電型)不純物を半導体基板1内に注入する。つまり、半導体基板1表面にマスク(酸化膜)2を設けておいて、N型不純物〔リン(P)あるいはひ素(As)等〕をイオン注入する。同マスク2下はP型不純物注入用個所であるから、ここはマスク2で覆ってN型不純物が注入されないようにしておくのである。N型不純物のイオン注入後、第1図(b)にみるように、P型不純物の注入用個所が明いているマスク(酸化膜)3に変える。そして、P型不純物〔ボロン(B)等〕をイオン注入する。なお、先にイオン注入したN型不純物は、マスク3形成のための熱処理でごく浅く拡散する。
このようにしてP、N型両不純物の注入がすむと、つぎに、拡散のための熱処理を行う。熱処理によりP型不純物とN型不純物は同時に半導体基板1内に拡散されてゆく。熱処理が終了すると、半導体基板1内にはP領域4が形成される。」(2頁右上欄下から6行?左下欄下から7行)

エ 上記ア?ウによれば、引用発明において、ソース/ドレイン拡散層における横方向の不純物濃度プロファイルを形成するために、「^(31)P^(+)(リンイオン)」の「イオン注入」に代えて、イオン注入より形成された「N^(+)高濃度拡散層17」を拡散源とする熱拡散を採用することは、当業者が適宜なし得たものと言える。その際に、拡散源の不純物として、「^(31)P^(+)(リンイオン)」を選択することは、リンイオンの拡散係数がヒ素イオンの拡散係数より大きいという技術常識に鑑みると、当業者に普通に期待できる設計事項にすぎない。

オ そして、上記の熱拡散による方法を採用することにより、「ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず」との構成は、自然に満たされる。

カ したがって、相違点1は、当業者が容易に想到し得たものである。

(4-2)相違点2について
ア 不純物濃度について
引用発明の「N^(+)高濃度拡散層20」は、「一方のソース/ドレイン拡散層」に対する更なる「イオン注入」により形成されるから、該「ソース/ドレイン拡散層」より不純物濃度が高くなることは、当業者にとって明らかである。

イ 相対位置について
引用発明の「N^(+)高濃度拡散層20」が、「一方のソース/ドレイン拡散層」に包含されるか否かは明らかではないが、引用発明の目的は、「セルプレート電極22」からの電界を緩和することであるから、「セルプレート電極22」のコンタクト領域である「N^(+)高濃度拡散層20」が「シリコン基板13」と直接接することを避けるのが望ましいことは、当業者が容易に察知し得ることである。
引用例の第1図(e)をみると、引用発明の「N^(-)低濃度拡散層21」を介在させることにより、「N^(+)高濃度拡散層20」が「シリコン基板13」と直接接しないようにしているものと理解できるが、次善の策として、「N^(+)高濃度拡散層20」をソース/ドレイン拡散層(N^(+)高濃度拡散層17)より浅く形成することで、直接の接触が避けられることも容易に考え付くことである。

ウ したがって、相違点2は、当業者が容易に想到し得たものである。

(5)小括
以上検討したとおり、本願補正発明と引用発明との相違点は、技術常識を勘案することにより、当業者が容易に想到し得たものであるから、本願補正発明は、引用発明に基づいて当業者が容易に発明することができたものである。
したがって、本願補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により、特許を受けることができない。

(6)独立特許要件についてのまとめと補正却下の結び
以上のとおり、本願補正発明は、特許出願の際独立して特許を受けることができるものでないから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項の規定に違反するので、同法159条1項において読み替えて準用する同法53条1項の規定により却下すべきものである。


第3 本願発明

1 以上のとおり、本件補正は却下されたので、本願の請求項1に係る発明(以下「本願発明」という。)は、平成21年4月16日に提出された手続補正書により補正された特許請求の範囲の請求項1に記載の次のとおりのものである。

「【請求項1】 半導体基板上にゲート電極を形成する工程と、
前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、
前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、
前記不純物を熱拡散し、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース/ドレイン拡散層を形成する工程と、
前記半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース/ドレイン拡散層に達するコンタクトホールを形成する工程と、
前記絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に前記ソース/ドレイン拡散層より不純物濃度が高い第1の不純物拡散層を形成する工程と、
前記絶縁膜上に、前記コンタクトホールを介して一方の電極が前記一方のソース/ドレイン拡散層に接続されたキャパシタを形成する工程とを有し、
前記ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず、
前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程では、リンを導入する
ことを特徴とする半導体装置の製造方法。」

2 引用例の記載と引用発明
引用例の記載と引用発明については、前記第2の3(2)で認定したとおりである。

3 対比・判断
前記第2の1及び2で検討したように、本願補正発明は、補正前の請求項1の規定をより技術的に限定するものである。逆に言えば、本願発明(補正前の請求項1に係る発明)は、本願補正発明から、このような限定をなくしたものである。
そうすると、本願発明の構成要件をすべて含み、これより限定したものである本願補正発明が、前記第2の3で検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明することができたということができる。

第4 結言

以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。

よって、結論のとおり審決する。
 
審理終結日 2011-06-03 
結審通知日 2011-06-07 
審決日 2011-06-22 
出願番号 特願平10-363310
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 吉田 安子小川 将之  
特許庁審判長 相田 義明
特許庁審判官 松田 成正
近藤 幸浩

発明の名称 半導体装置の製造方法  
代理人 北野 好人  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ