拒絶査定不服の審決｜不服2008-24744 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服特17 条の２、４項補正目的特許、登録しない。 H01L 審判査定不服 2項進歩性特許、登録しない。 H01L
管理番号	1242327
審判番号	不服2008-24744
総通号数	142
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2011-10-28
種別	拒絶査定不服の審決
審判請求日	2008-09-25
確定日	2011-08-25
事件の表示	特願2004- 71391「磁気ランダムアクセスメモリ」拒絶査定不服審判事件〔平成17年 9月22日出願公開、特開2005-260083〕について、次のとおり審決する。
結論	本件審判の請求は、成り立たない。
理由	第1 手続の経緯本願は,平成16年3月12日の出願であって,平成19年3月1日付けの拒絶理由通知に対して,同年5月1日に手続補正書及び意見書が提出されたが,平成20年8月22日付けで拒絶査定がされ,これに対し,同年9月25日に審判請求がされるとともに,同年10月27日に手続補正書が提出され,その後当審において,平成22年10月15日付けで審尋がされ,同年12月13日に回答書が提出されたものである。第2 平成20年10月27日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定 [補正却下の決定の結論] 本件補正を却下する。 [理由] 1 本件補正の内容本件補正は,特許請求の範囲を補正するものであり,本件補正による補正前後の本願の特許請求の範囲の請求項1の記載は,次のとおりである。・補正前「【請求項1】磁化状態が固定される第1磁性層と,前記第1磁性層よりも小さな形状を有し,前記第1磁性層の中央部から外れた領域に配置され,書き込みデータに応じて磁化状態が変化する第2磁性層と,前記第1磁性層と前記第2磁性層との間に配置される非磁性層と,前記第2磁性層の周囲を取り囲む磁気シールド層とを具備することを特徴とする磁気ランダムアクセスメモリ。」・補正後「【請求項1】選択スイッチと,前記選択スイッチの上部に配置され,第1方向に延びる第1配線と,前記第1配線の上部に配置され,前記第1方向に交差する第2方向に延びる第2配線と,前記第1及び第2配線の間に配置される導電層と,前記導電層の一端側と前記選択スイッチとを接続するコンタクトプラグと,前記導電層上に配置されるメモリ素子とを具備し,前記メモリ素子は,前記導電層上に配置され,磁化状態が固定される第1磁性層と,前記第1磁性層よりも小さな形状を有し,前記導電層の一端側とは反対の他端側に配置され,書き込みデータに応じて磁化状態が変化する第2磁性層と,前記第1磁性層と前記第2磁性層との間に配置される非磁性層と,前記第2磁性層の周囲を取り囲む磁気シールド層とから構成されることを特徴とする磁気ランダムアクセスメモリ。」 2 補正事項の整理本件補正による補正事項のうち,本願の特許請求の範囲の請求項1についての補正事項(以下「本件補正による請求項1についての補正事項」という。)は,次のとおりである。(下線は補正箇所を示し,当審で付加したもの。) ア補正事項1 補正前の請求項1に,「選択スイッチと,前記選択スイッチの上部に配置され,第1方向に延びる第1配線と,前記第1配線の上部に配置され,前記第1方向に交差する第2方向に延びる第2配線と,前記第1及び第2配線の間に配置される導電層と,前記導電層の一端側と前記選択スイッチとを接続するコンタクトプラグと,前記導電層上に配置されるメモリ素子とを具備し,前記メモリ素子は,」を付加する。イ補正事項2 補正前の請求項1の「磁化状態が固定される第1磁性層」を,補正後の請求項1の「前記導電層上に配置され,磁化状態が固定される第1磁性層」に補正する。ウ補正事項3 補正前の請求項1の「前記第1磁性層よりも小さな形状を有し,前記第1磁性層の中央部から外れた領域に配置され,書き込みデータに応じて磁化状態が変化する第2磁性層」を,補正後の請求項1の「前記第1磁性層よりも小さな形状を有し,前記導電層の一端側とは反対の他端側に配置され,書き込みデータに応じて磁化状態が変化する第2磁性層」に補正する。エ補正事項4 補正前の請求項1の「とを具備する」を,補正後の請求項1の「とから構成される」に補正する。 3 補正目的の適否及び新規事項の追加の有無についてアはじめに,補正事項1,2及び4について検討すると,本願の出願当初の明細書等の段落【0029】?【0041】及び図1?3から,上記補正事項1,2及び4は,いずれも,本願の出願当初の明細書等に記載された事項の範囲内においてされたものであることは明らかであるから,上記補正事項1,2及び4は,いずれも,特許法第17条の2第3項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)の規定に適合する。また,上記補正事項1,2及び4は,いずれも,補正前の請求項1に記載された発明特定事項を限定的に減縮するものであるから,上記補正事項1,2及び4は,いずれも,特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる,特許請求の範囲の限定的減縮を目的とするものに該当する。イ次に,補正事項3について検討すると,上記補正事項3により,補正前の請求項1の「前記第1磁性層の中央部から外れた領域に配置され」た「第2磁性層」が,「前記導電層の一端側とは反対の他端側に配置され」た「第2磁性層」に補正され,補正前の請求項1の「前記第1磁性層の中央部から外れた領域に配置され,」という発明特定事項が削除されているから,補正後の請求項1の「前記導電層の一端側とは反対の他端側に配置され」た「第2磁性層」には,「前記導電層の一端側とは反対の他端側に配置され」,「第1磁性層」の任意の領域に配置された「第2磁性層」,例えば,「前記導電層の一端側とは反対の他端側に配置され」,「第1磁性層」の中央部に配置された「第2磁性層」も含まれる。そうすると,上記補正事項3は,特許請求の範囲を変更する補正であり,特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる,特許請求の範囲の限定的減縮を目的とするものに該当しない。また,上記補正事項3は,特許法第17条の2第4項第1号,第3号又は第4号に掲げる,請求項の削除,誤記の訂正又は明りょうでない記載の釈明のいずれを目的とするものにも該当しない。ウしたがって,上記補正事項3を含む,本件補正による請求項1についての補正事項は,特許法第17条の2第4項各号に掲げる,いずれの事項を目的とするものにも該当しないから,本件補正は,特許法第17条の2第4項に規定する要件を満たさない。 4 むすび以上検討したとおり,本件補正は,特許法第17条の2第4項に規定する要件を満たしていないから,本件補正は,特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。第3 本願発明の容易想到性について 1 本願発明について平成20年10月27日に提出された手続補正書による手続補正は上記のとおり却下されたので,本願の請求項1?5に係る発明は,平成19年5月1日に提出された手続補正書に記載されたとおりのものであり,その請求項1の記載は,再掲すると次のとおりである。(以下,本願の請求項1に係る発明を「本願発明」という。) 「【請求項1】磁化状態が固定される第1磁性層と,前記第1磁性層よりも小さな形状を有し,前記第1磁性層の中央部から外れた領域に配置され,書き込みデータに応じて磁化状態が変化する第2磁性層と,前記第1磁性層と前記第2磁性層との間に配置される非磁性層と,前記第2磁性層の周囲を取り囲む磁気シールド層とを具備することを特徴とする磁気ランダムアクセスメモリ。」 2 引用例の記載と引用発明 (1)引用例1 原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,特開2003-332651号公報(以下「引用例1」という。)には,図1,図2,図6?8及び図16とともに,次の記載がある。(下線は当審で付加したものである。以下同じ。) ア発明の属する技術分野と従来の技術「【0001】【発明の属する技術分野】本発明は,外部から加える磁界によって抵抗値が変化するという,いわゆるMR(MagnetoResistive)効果を発生する磁気抵抗効果素子およびその製造方法,並びにその磁気抵抗効果素子を用いて情報を記憶するメモリデバイスとして構成された磁気メモリ装置に関する。【0002】【従来の技術】近年,メモリデバイスとして機能する磁気メモリ装置の一つとして,MRAM(Magnetic Random Access Memory)が注目されている。MRAMは,巨大磁気抵抗効果(Giant MagnetoResistive;GMR)型またはトンネル磁気抵抗効果(Tunnel MagnetoResistive;TMR)型の磁気抵抗効果素子を用い,その磁気抵抗効果素子における磁化方向の反転を利用して情報記憶を行うものである。」イ発明が解決しようとする課題「【0009】磁気抵抗効果素子1の反転磁界は,その材料特有の異方性,応力による変化,層厚や素子寸法に依存した反磁界,固定層や隣接磁性層の影響等によって決定される。したがって,層厚や素子寸法が各磁気抵抗効果素子1で異なっている場合のみならず,例えば固定層11から自由層13に働く磁界の影響が各磁気抵抗効果素子1で異なっている場合にも,反転磁界にばらつきが生じ得ることになる。つまり,固定層11からの磁界の影響が各磁気抵抗効果素子1で異なっていると,それが自由層13での反転磁界の違いとして現れることになる。【0010】そこで,本発明は,自由層の反転磁界のばらつきに影響を及ぼす固定層からの磁界を,素子形成の際のエッチング深さを適切に設定することにより制御し,そのばらつきの発生を抑制することのできる磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置を提供することを目的とする。」ウ発明の実施の形態 (ア)「【0015】【発明の実施の形態】以下,図面に基づき本発明に係る磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置について説明する。ここでは,磁気抵抗効果素子としてTMR型の磁気抵抗効果素子(以下,単に「TMR素子」という)を,また磁気メモリ装置としてTMR素子を具備したMRAMを,それぞれ例に挙げて説明する。【0016】ここで説明するMRAMは,従来のもの(図17,図18参照)と略同様に,複数のTMR素子がマトリクス状に配列されたもので,ワード線およびビット線の交差領域に位置する素子のみに選択的に情報の書き込みを行うように構成されたものである。また,各TMR素子からの記録情報の読み出しは,トランジスタ等の素子を用いてTMR素子の選択を行い,トンネル磁気抵抗効果を通じてそのTMR素子における磁化方向を電圧信号として取り出すことで行うようになっている。 (中略) 【0018】ここで,TMR素子を構成する積層膜(以下,「TMR膜」という)について,具体例を挙げてさらに詳しく説明する。図1は,TMR膜の一具体例を示す側断面図である。図例のように,TMR膜20としては,例えば,Si(ケイ素)等の半導体基板4上に,3nm厚のTa(タンタル)膜21と,30nm厚のPｔMn(白金マンガン)膜22と,1.5nm厚のCｏFe(コバルト鉄)膜23aと,0.8nm厚のRｕ(ルテニウム)膜23bと,2nm厚のCｏFe膜23cと,1.5nm厚のAl-Oｘ(酸化アルミニウム)膜24と,3nm厚のCｏFeB(コバルト鉄ホウ素)膜25と,5nm厚のTa膜26とが,順に積層されてなるものが挙げられる。なお,それぞれの材料および膜厚は,一例に過ぎず,これに限定されるものではない。【0019】このようなTMR膜20のうち,Ta膜21は下地層として,PｔMn膜22は反強磁性層として,それぞれ機能するようになっている。また,非磁性層であるRｕ膜23bを介して二つのCｏFe膜23a,23cが積層された積層フェリ構造部23は,固定層として機能するものである。さらに,Al-Oｘ膜24はバリア層として,CｏFeB膜25は自由層として,Ta膜26は保護(キャップ)層として,それぞれ機能するようになっている。なお,反強磁性層は,固定層の磁化方向を直接的または間接的に固定するためのものである。」 (イ)「【0022】次に,以上のような構成のTMR素子の製造手順について説明する。図2?8は,TMR素子の製造手順の一具体例を示す説明図である。【0023】TMR素子の製造にあたっては,先ず,図2に示すように,TMR膜20を形成する。具体的には,例えば背圧を超高真空領域にまで排気したマグネトロンスパッタ装置を用いて,半導体基板4上に,Ta膜21,PｔMn膜22,CｏFe膜23a,Rｕ膜23b,CｏFe膜23c,Al膜を順に積層する。その後,Al膜を高圧力下またはプラズマ中に置き,上面から酸化を促進させ,均一なAl-Oｘ膜24を得る。Al-Oｘ膜24を得た後は,再び例えばマグネトロンスパッタ装置を用いて,CｏFeB膜25,Ta膜26を順に成膜する。その後は,PｔMn膜22の規則合金化のための熱処理等を必要に応じて行う。 (中略) 【0025】その後,所定平面形状のTMR素子を得るために,バイパス線形状にパターニングした後のTMR膜20を当該所定平面形状にパターニングする。具体的には,図6に示すように,TMR膜20上に例えば所定平面形状である楕円状のレジスト膜32を成膜する。そして,図7に示すように,これをバイパス線として残す分の厚さを残してエッチングする。このエッチング後にTMR膜20からレジスト膜32を剥離すれば,図8に示すように,外形形状が楕円状であるTMR素子が得られることになる。(後略)」 (ウ)「【0026】ところで,所定平面形状のTMR素子を得るためのエッチング処理に際しては,そのときのエッチング深さが,形成後のTMR素子における反転磁界に大きな影響を及ぼすことになる。(中略)そこで,TMR素子毎の反転磁界のばらつきの要因の一つであると考えられる積層フェリ構造部23からの磁界の影響を抑えるために,そのときのエッチング深さを,以下に述べるように設定する。 (中略) 【0040】以上のような第一および第二の条件を満足すべく,所定平面形状のTMR素子を得るためのエッチング処理に際しては,そのときのエッチング深さが,図16に示す側断面図のように,CｏFeB膜25とAl-Oｘ膜24の界面(図中A参照)よりも深く,かつ,Al-Oｘ膜24と積層フェリ構造部23との界面(図中B参照)よりも浅くなるように設定する。(後略)」エ図8及び図16について上記ウから,図8及び図16には,磁気メモリ装置であるMRAMを構成するTMR素子として,「積層フェリ構造部23」と,この「積層フェリ構造部23」よりも小さな形状を有する「CｏFeB膜25」と,上記「積層フェリ構造部23」と上記「CｏFeB膜25」との間に配置された「Al-Oｘ膜24」とを具備するTMR素子が示されている。 (2)引用発明上記(1)によれば,引用例1には,次の発明(以下「引用発明」という。)が記載されている。「固定層として機能する,非磁性層であるRｕ膜23bを介して二つのCｏFe膜23a,23cが積層された積層フェリ構造部23と, 上記積層フェリ構造部23よりも小さな形状を有し,自由層として機能するCｏFeB膜25と, 上記積層フェリ構造部23と上記CｏFeB膜25との間に配置された,バリア層として機能するAl-Oｘ膜24とを具備するTMR素子が複数,マトリクス状に配列されたMRAM。」 (3)引用例2 原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,特開2003-249630号公報(以下「引用例2」という。)には,図1,図22及び図32とともに,次の記載がある。ア発明の属する技術分野「【0001】【発明の属する技術分野】本発明は,磁気記憶装置及びその製造方法に係わり,特に1ビット毎に電流磁界によって書き込みを行い,セルの磁化の状態による抵抗変化によって“1”,“0”の情報を読み出す磁気記憶装置及びその製造方法に関する。」イ発明が解決しようとする課題「【0008】【発明が解決しようとする課題】しかしながら,上記従来技術においては,磁気メモリとして微細化を進めた場合に,隣接セル間に漏れる磁界による誤書き込みを防ぐ効果が弱く,また,電流磁界配線による磁場を磁性体に集中させる効果が十分ではないという問題があった。【0009】本発明は上記課題を解決するためになされたものであり,その目的とするところは,誤書き込みの抑制及び選択セルへの磁場集中が可能な磁気記憶装置及びその製造方法を提供することにある。」ウ第1の実施形態「【発明の実施の形態】本発明の実施の形態は,トンネル磁気抵抗(TMR:Tunneling Magneto Resistive)効果を用いたMTJ(Magnetic Tunneling Junction)素子を記憶素子として用いた磁気記憶装置(MRAM:Magnetic Random Access Memory)に関するものである。【0014】本発明の実施の形態を以下に図面を参照して説明する。この説明に際し,全図にわたり,共通する部分には共通する参照符号を付す。【0015】[第1の実施形態]第1の実施形態は,磁気シールド層をMTJ素子及び第2の配線を覆うように隣接する第2の配線を跨いで形成した構造であり,また,スイッチング素子は用いない例である。 (中略) 【0017】図1(a),1(b),1(c)に示すように,第1の実施形態に係る磁気記憶装置は,第1の配線13と第2の配線20とが互いに異なる方向に延在され,これら第1及び第2の配線13,20間の第1及び第2の配線13,20の交点に,第1及び第2の配線13,20に電気的に接続するMTJ素子18が配置されている。そして,MTJ素子18の側面,第2の配線20の上面及び側面を覆うように磁気シールド層21が形成され,この磁気シールド層21は隣接する第2の配線20を跨いで連続して形成されている。 (中略) 【0022】また,MTJ素子18は,磁化の向きが固定された磁化固着層(磁性層)14と,トンネル接合層(非磁性層)15と,磁化の向きが反転する磁気記録層(磁性層)16との3層で構成されている。 (中略) 【0045】上記第1の実施形態によれば,第2の配線20の上面及び側面,そして第2の配線20を用いてデータが書き込まれるMTJ素子18の側面は,磁気シールド層21で覆われている。このため,磁気シールド層21が十分にヨークとしての効果を発揮し,第2の配線20の作る電流磁界を選択セルに効率的に印加することができる。従って,書きこみ電流が低減できるため,消費電力を低減することが可能なMRAMを提供できる。【0046】また,磁気シールド層21で第2の配線20及びMTJ素子18を覆うことにより,第1の配線13の延在方向に配置された隣接するMTJ素子18への漏れ磁界をより効率的に遮断することができる。従って,誤った書き込みを抑制することができる。」エ第4の実施の形態「【0078】[第4の実施形態]第4の実施形態は,第1の実施形態の変形例であり,磁気シールド層を第2の配線毎に分断している例である。【0079】図22(a)は,本発明の第4の実施形態に係る磁気記憶装置の斜視図を示す。図22(b)は,図22(a)に示すXXIIB-XXIIB線に沿った磁気記憶装置の断面図を示す。図22(c)は,図22(a)に示すXXIIC-XXIIC線に沿った磁気記憶装置の断面図を示す。以下に,第4の実施形態に係る磁気記憶装置の構造について説明する。尚,第1の実施形態と異なる構造のみ説明する。【0080】図22(a),22(b),22(c)に示すように,第4の実施形態は,磁気シールド層21aが,第2の配線20及びMTJ素子19の側面にのみ形成されており,第2の配線20上や隣接する第2の配線20間には形成されていない。 (中略) 【0085】上記第4の実施形態によれば,第1の実施形態と同様の効果を得ることができる。」オ第8の実施形態「【0116】[第8の実施形態]第8の実施形態は,第1の実施形態の変形例であり,第2の配線及びMTJ素子の側面を絶縁層で覆い,磁気シールド層を隣接する第2の配線を跨いで形成した例である。【0117】図32は,本発明の第8の実施形態に係る磁気記憶装置の断面図を示す。以下に,第8の実施形態に係る磁気記憶装置の構造について説明する。尚,第1の実施形態と異なる構造のみ説明する。【0118】図32に示すように,第8の実施形態に係る磁気記憶装置は,第2の配線20及びMTJ素子19の側面には側壁絶縁層61が形成され,第2の配線20上には磁気シールド層51が形成され,これら側壁絶縁層61及び磁気シールド層51を覆うように磁気シールド層21が形成されている。 (中略) 【0125】上記第8の実施形態によれば,第1の実施形態と同様の効果を得ることができる。【0126】さらに,第8の実施形態では,第2の配線20及びMTJ素子18の側面を側壁絶縁層61で覆っている。このため,磁気シールド層21を隣接する第2の配線20を跨いで連続して形成した場合であっても,磁気シールド層21の材料は,絶縁性の材料に限定されることなく,導電性の材料を用いることもできる。このため,磁気シールド層21の材料の選択性を向上させることができる。」 3 対比ア引用発明の「固定層として機能する」こと及び「非磁性層であるRｕ膜23bを介して二つのCｏFe膜23a,23cが積層された積層フェリ構造部23」は,それぞれ,本願発明の「磁化状態が固定される」こと及び「第1磁性層」に相当する。そうすると,引用発明の「固定層として機能する,非磁性層であるRｕ膜23bを介して二つのCｏFe膜23a,23cが積層された積層フェリ構造部23」は,本願発明の「磁化状態が固定される第1磁性層」に相当する。イ引用発明の「自由層として機能する」こと及び「CｏFeB膜25」は,それぞれ,本願発明の「書き込みデータに応じて磁化状態が変化する」こと及び「第2磁性層」に相当する。そうすると,本願発明の「前記第1磁性層よりも小さな形状を有し,前記第1磁性層の中央部から外れた領域に配置され,書き込みデータに応じて磁化状態が変化する第2磁性層」と,引用発明の「上記積層フェリ構造部23よりも小さな形状を有し,自由層として機能するCｏFeB膜25」とは,「前記第1磁性層よりも小さな形状を有し,」「書き込みデータに応じて磁化状態が変化する第2磁性層」である点で共通する。ウ引用発明の「バリア層として機能するAl-Oｘ膜24」は,本願発明の「非磁性層」に相当する。そうすると,引用発明の「上記積層フェリ構造部23と上記CｏFeB膜25との間に配置された,バリア層として機能するAl-Oｘ膜24」は,本願発明の「前記第1磁性層と前記第2磁性層との間に配置される非磁性層」に相当する。エ引用発明の「TMR素子が複数,マトリクス状に配列されたMRAM」は,本願発明の「磁気ランダムアクセスメモリ」に相当する。オ以上によれば,本願補正発明と引用発明との一致点と相違点は,次のとおりである。 (ア)一致点「磁化状態が固定される第1磁性層と,前記第1磁性層よりも小さな形状を有し,書き込みデータに応じて磁化状態が変化する第2磁性層と,前記第1磁性層と前記第2磁性層との間に配置される非磁性層とを具備する磁気ランダムアクセスメモリ。」 (イ)相違点・相違点1 本願発明では,「第2磁性層」が「前記第1磁性層の中央部から外れた領域に配置され」ているのに対し,引用発明では,「CｏFeB膜25」が「積層フェリ構造部23」のどの領域に配置されているかについて,特定されていない点。・相違点2 本願発明は,「前記第2磁性層の周囲を取り囲む磁気シールド層」を具備するのに対し,引用発明は,このような構成を具備していない点。 4 相違点についての検討 (1)相違点1についてア引用発明において,マトリクス状に配列されてMRAMを構成する所定平面形状のTMR素子を,「CｏFeB膜25」(本願発明の「第2磁性層」に相当。)と「Al-Oｘ膜24」(本願発明の「非磁性層」に相当。)の界面よりも深く,かつ,上記「Al-Oｘ膜24」と「積層フェリ構造部23」(本願発明の「第1磁性層」に相当。)との界面よりも浅くなるようにエッチング深さを設定したエッチング処理により得る際に,上記「CｏFeB膜25」を上記「積層フェリ構造部23」のどの領域上に形成しても,上記エッチング処理により得られたTMR素子が,MRAMのメモリセルとして動作機能することは明らかであるから,上記「CｏFeB膜25」を上記「積層フェリ構造部23」のどの領域上に形成するかは,必要に応じて,当業者が適宜選択し得ることであり,上記「CｏFeB膜25」を上記「積層フェリ構造部23」の中央部から外れた領域上に形成することは,当業者が適宜なし得たものである。イ(ア)審判請求人は,本願発明において,「第2磁性層」が「前記第1磁性層の中央部から外れた領域に配置され」ていることにより解決される課題について,平成19年5月1日に提出された意見書で,次のとおり主張している。・「本願発明は,本願の0021?0023段落に示しますように,バリア止め手法におけるフリー層とピン層との合わせずれに起因する磁気特性変動の防止を課題とします。この課題は,フリー層がピン層の中央部から外れた位置に配置される場合に生じます。即ち,フリー層がピンド層の中央部に配置されれば,合わせずれによる漏れ磁場の影響が少ないですが,デバイスアーキテクチャの制約などから,フリー層をピン層の中央部から外れた位置に形成しなければならないことがあります。本願発明は,このような場合において,リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場の影響をなくすために,フリー層の周囲を磁気シールド層で取り囲む点に特徴を有します(例えば,本願の0039段落を参照)。」・「しかし,引用文献2(審決注:本審決における「引用例1」と同一文献。)は,フリー層がピン層の中央部に配置される構造のMTJ素子のみを開示します(例えば,引用文献1(審決注:「引用文献2」の誤記と認める。)の図7.図8,図12,図16を参照)。この場合,リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場によって磁気特性が大きく変化する,という課題が発生しません。」 (イ)そこで,審判請求人の上記の主張について検討すると,審判請求人が上記の主張で引用する,本願の明細書の段落【0021】?【0023】及び【0039】には,それぞれ,次の記載がある。・「【0021】しかし,バリア止め手法では,フリー層23のパターニングとピン層21のパターニングとが,異なるマスクを用いて,異なる時期に行われることになるため,必然的に,両者の間に合せずれが発生する。この合せずれ量は,チップごと又はウェハごとにまちまちである。【0022】一方,バリア止め手法によるMTJ素子MTJでは,ピン層21がフリー層23よりも大きくなり,ピン層21から発生する漏れ磁場がフリー層23に与える影響が無視できなくなる。ところが,この漏れ磁場がフリー層23に与える影響は,フリー層23とピン層21との位置関係により変わってくるため,上述のように,フリー層23とピン層21との間に合せずれが生じると,その合せずれ量に応じて,MTJ素子MTJの磁気特性も変わってくる。【0023】つまり,リソグラフィ時の合せずれに起因して,MTJ素子MTJの磁気特性にばらつきが発生し,安定した特性のMTJ素子MTJを得ることが難しくなる。【非特許文献1】M.Durlam et al. “A low power 1Mbit MRAM based on 1T1MTJ bit cell integrated with Copper Interconnects”, IEEE, 2002 Symposium on VLSI Circuits Digest of Technical Papers」・「【0039】さらに,本発明の例では,ピン層21から発生する漏れ磁場がフリー層23に与える影響をなくすために,フリー層23の周囲,具体的には,フリー層23の側面を取り囲むように,漏れ磁場をシールドする機能を有する磁性層31を配置する。磁性層31は,例えば,トンネル絶縁層22上に配置される。」上記のとおり,本願の明細書の段落【0021】?【0023】には,従来技術では,バリア止め手法におけるフリー層とピン層との合わせずれに起因する磁気特性変動が生じていたことが,また,本願の明細書の段落【0039】には,リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場の影響をなくすために,フリー層の周囲を磁気シールド層で取り囲むことが,それぞれ記載されているだけで,審判請求人が上記意見書で主張する,上記磁気特性変動は「フリー層がピン層の中央部から外れた位置に配置される場合に生じ」,「フリー層がピンド層の中央部に配置されれば,合わせずれによる漏れ磁場の影響が少な」く,「リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場によって磁気特性が大きく変化する,という課題が発生し」ないことは記載されていない。そして,本願の明細書のほかの段落をみても,審判請求人が主張する上記の事項は,記載も示唆もされていない。そうすると,審判請求人の上記主張は,明細書の記載に基づかないものであり,採用できない。ウしたがって,引用発明において,相違点1に係る構成とすることは,当業者が適宜なし得たものである。 (2)相違点2について上記2(3)によれば,引用例2には,磁化の向きが固定された磁化固着層(磁性層)と,トンネル接合層(非磁性層)と,磁化の向きが反転する磁気記録層(磁性層)との3層で構成され,トンネル磁気抵抗(TMR)効果を用いたMTJ素子を記憶素子として用いた磁気記憶装置(MRAM)において,隣接するMTJ素子への漏れ磁界をより効率的に遮断して,誤った書き込みを抑制するために,上記MTJ素子の側面に磁気シールド層を形成することが記載されている。そして,引用発明は,「積層フェリ構造部23」(本願発明の「第1磁性層」に相当。)と,「CｏFeB膜25」(本願発明の「第2磁性層」に相当。)と,上記「積層フェリ構造部23」と上記「CｏFeB膜25」との間に配置された,バリア層として機能する「Al-Oｘ膜24」(本願発明の「非磁性層」に相当。)とを具備するTMR素子が複数,マトリクス状に配列されたMRAMであり,引用発明において,上記TMR素子への書き込み時に,隣接する上記TMR素子への漏れ磁界をより効率的に遮断して,誤った書き込みを抑制する必要があることは,引用発明の構成及び引用発明における上記TMR素子への書き込み方法から,当業者が直ちに察知し得ることである。そうすると,引用発明において,上記の課題を解決するために,上記TMR素子の側面に磁気シールド層を形成することは,当業者が容易に想到し得たものであり,その結果,上記磁気シールド層が,上記TMR素子の上記「CｏFeB膜25」の周囲を取り囲むように形成されることは明らかである。したがって,相違点2に係る構成とすることは,当業者が容易に想到し得たものである。 5 まとめ以上のとおり,本願の請求項1に係る発明(本願発明)は,引用例1に記載された発明(引用発明)及び引用例2に記載された技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により,特許を受けることができない。第4 結言以上検討したとおり,本願の請求項1に係る発明は,特許法第29条第2項の規定により特許を受けることができないから,その余の請求項について検討するまでもなく,本願は拒絶されるべきものである。よって,結論のとおり審決する。
審理終結日	2011-04-18
結審通知日	2011-04-19
審決日	2011-07-07
出願番号	特願2004-71391(P2004-71391)
審決分類	P 1 8・ 57- Z (H01L) P 1 8・ 121- Z (H01L)
最終処分	不成立
前審関与審査官	三浦尊裕
特許庁審判長	相田義明
特許庁審判官	松田成正近藤幸浩
発明の名称	磁気ランダムアクセスメモリ
代理人	村松貞男
代理人	蔵田昌俊
代理人	中村誠
代理人	河野哲

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ