現在、審決メルマガは配信を一時停止させていただいております。再開まで今暫くお待ち下さい。

  • ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G11C
管理番号 1246218
審判番号 不服2010-345  
総通号数 144 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-12-22 
種別 拒絶査定不服の審決 
審判請求日 2010-01-07 
確定日 2011-11-14 
事件の表示 特願2008- 98991「不揮発性メモリ装置」拒絶査定不服審判事件〔平成20年 9月 4日出願公開、特開2008-204623〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成5年3月4日に出願した特願平5-43566号の一部を分割して、平成15年6月13日に新たな特許出願とした特願2003-168931号の一部を更に分割して、平成18年9月15日に新たな特許出願とした特願2006-250407号の一部をまた更に分割して、平成20年4月7日に新たな特許出願としたものであって、平成21年9月3日付けで拒絶査定がなされ、これに対し、平成22年1月7日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において、同年4月21日付けで審尋がなされ、同年7月23日に回答書が提出されたものである。

2.本願発明
本願の請求項1?8に係る発明は、平成22年1月7日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1?8に記載された事項により特定されるとおりのものであり、そのうちの請求項7に係る発明(以下「本願発明」という。)は、請求項7に記載された事項により特定される以下のとおりのものである。

「【請求項7】
複数のフラッシュメモリセルからなる複数のセクタを有するメモリブロックと、
上記メモリブロックに記録する情報を一時格納するバッファメモリと、
入出力端子と、
上記メモリブロックと上記バッファメモリとの間及び上記入出力端子と上記バッファメモリとの間における情報の転送の制御を行うリードライト回路を有し、
上記バッファメモリとして、第1のバッファメモリと第2のバッファメモリを有し、上記第1のバッファメモリと上記第2のバッファメモリは、上記入出力端子と上記メモリブロックの間に並列に接続され、
上記リードライト回路は、上記第1のバッファメモリと上記第2のバッファメモリと上記メモリブロックに指示することにより、上記メモリブロックと上記第1のバッファメモリ間のデータ転送、上記メモリブロックと上記2のバッファメモリ間のデータ転送、上記入出力端子と上記第1及び第2のバッファメモリ間のデータ転送を制御し、
上記第1のバッファメモリに格納された書込みデータを上記メモリブロックの所定のセクタへ転送している間に、他の書込みデータを上記入出力端子から上記第2のバッファメモリへ転送することが可能であることを特徴とするフラッシュメモリ装置。」

なお、ここにおいて、「上記2のバッファメモリ」は「上記第2のバッファメモリ」の誤記であることが明らかであるから、以下においては、そのように読み替える。

3.引用刊行物に記載された発明
昭和63年4月12日に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開昭63-81660号公報(以下「引用例」という。)には、第1図及び第2図とともに、以下の事項が記載されている。
なお、以下の検討において、各引用箇所の下線は当審で付した。

「〔産業上の利用分野〕
この発明は、磁気メモリ制御装置に関し、例えばハードディスクメモリ制御装置に利用して有効な技術に関するものである。
〔従来の技術〕
比較的低速でのデータの書き込み又は読み出しが行われるハードディスクメモリ装置と、比較的高速でデータの転送が行われるマイクロコンピュータ等のホストとの間で効率良くデータの授受を行う機能を持たせるため、×2面のデータバッファを備えたものが、例えば(株)日立製作所、昭和60年6月発行「HD63463(HDC)ユーザーズマニアル」によって公知である。すなわち、書き込み動作にあっては、ホスト側から一方のバッファメモリに転送された1セクタ分のデータをハードディクスメモリ装置に書き込んでいる間に、次のセクタのデータの他方のバッファメモリに転送させるものである。」(第1ページ右欄第1行?第18行)
「一対のバッファメモリBUF1,BUF2は、図示しないハードディクスメモリ装置DSKにおける単位(1セクタ)分の記憶データ(例えば256バイト)のような記憶容量を持つようにされる。上記一対のバッファメモリBUF1,BUF2は、マルチプレクサMPX1を介して選択的に、高速にデータ転送が行われるホストHSに対応したインターフェイスHINFに接続される。また、上記一対のバッファメモリBUF1,BUF2は、マルチプレクサMPX2を介して選択的に、比較的低速でデータの転送が行われるハードディスクメモリ装置DSKに対応したインターフェイスDINFに接続される。」(第2ページ左下欄第16行?右下欄第8行)
「なお、上記マルチプレクサMPX1,MPX2の切り換え、及びバッファメモリBUF1,BUF2の選択及びその書き込み又は読み出しの動作モードの制御、並びにインターフェイス回路HINF,HINF2に動作に必要な制御は、制御回路CONTにより行われる。」(第2ページ右下欄第20行?第3ページ左上欄第5行)
「次に、第2図に示す動作概念図を参照して、書き込み動作の一例を説明する。
例えば、マイクロコンピュータ等のホストHS側からハードディスクメモリ装置DSKに書き込みを行う場合、第1のマルチプレクサMPX1はバッファメモリBUF1側に切り換えられる。これにより、ホストHSから供給される1セクタ分のデータD0は、インターフェイス回路HINFを介してバッファメモリMUF1に高速に書き込まれる。そして、ハードディスクメモリ装置DSKにおいて、指定されたトラックの指定されたセクタ0の選択が行われると、第2のマルチプレクサMPX2がバッファメモリBUF1側に切り換えられ、上記バッファメモリBUF1に転送されたデータD0が、インターフェイスDINFを介してシリアルデータに変換されて上記セクタ0に書き込まれる。この実施例では、このハードディクスメモリ装置DSKに対する書き込み時間を利用して1のマルチプレクサMPX1がバッファメモリBUF2側に切り換えられる。これにより、ホストHSから供給される1セクタ分の次のデータD1は、インターフェイス回路HINFを介してバッファメモリMUF2に高速に書き込まれる。上記ホストHSと上記バッファメモリBUF1,BUF2との間のデータ転送は、ハードディスクメモリ装置DSKにおける1セクタ分のアクセス時間に比べて、高速(短時間)に行えることから、空き時間を利用してホストシステムは、ディスクデータ転送動作以外のジョブを実行できる。これによって、システムのスループットを向上することができる。
上記ハードディスクメモリ装置DSKに対して最初のセクタ0にデータの書き込みが終了し、次のセクタ1が選択されると、第2のマルチプレクサMPX2がバッファメモリBUF2側に切り換えられ、上記バッファメモリBUF2に転送されたデータD1が、インターフェイスDINFを介してシリアルデータに変換されて上記セクタ1に書き込まれる。この間を利用して、第1のマルチプレクサMPX1は、再びバッファメモリBUF1側に切り換えられる。これにより、ホストHSから供給される1セクタ分の次のデータD2は、インターフェイス回路HINFを介してバッファメモリMUF1に高速に書き込まれる。」(第3ページ左上欄第18行?右下欄第1行)

ここにおいて、「ハードディスクメモリ装置DSKにおいて、指定されたトラックの指定されたセクタ0の選択が行われると、第2のマルチプレクサMPX2がバッファメモリBUF1側に切り換えられ、上記バッファメモリBUF1に転送されたデータD0が、インターフェイスDINFを介してシリアルデータに変換されて上記セクタ0に書き込まれる。」(第3ページ右上欄第7行?第14行)及び「上記ハードディスクメモリ装置DSKに対して最初のセクタ0にデータの書き込みが終了し、次のセクタ1が選択されると、第2のマルチプレクサMPX2がバッファメモリBUF2側に切り換えられ、上記バッファメモリBUF2に転送されたデータD1が、インターフェイスDINFを介してシリアルデータに変換されて上記セクタ1に書き込まれる。」(第3ページ左下欄第9行?第16行)という記載から、「ハードディスクメモリ装置DSK」が複数の「セクタ」を有しており、「バッファメモリBUF1」及び「バッファメモリBUF2」が「ハードディスクメモリ装置DSK」に記録する「データ」を一時格納しているのは明らかである。
また、「なお、上記マルチプレクサMPX1,MPX2の切り換え、及びバッファメモリBUF1,BUF2の選択及びその書き込み又は読み出しの動作モードの制御、並びにインターフェイス回路HINF,HINF2に動作に必要な制御は、制御回路CONTにより行われる。」(第2ページ右下欄第20行?第3ページ左上欄第5行)という記載から、「制御回路CONT」は、「ハードディスクメモリ装置DSK」と「バッファメモリBUF1」及び「バッファメモリBUF2」との間及び「インターフェイス回路HINF」と「バッファメモリBUF1」及び「バッファメモリBUF2」との間における「データ」の転送の制御を行っており、さらに、「制御回路CONT」は、「バッファメモリBUF1」と「バッファメモリBUF2」に指示することにより、「ハードディスクメモリ装置DSK」と「バッファメモリBUF1」間の「データ」転送、「ハードディスクメモリ装置DSK」と「バッファメモリBUF2」間の「データ」転送、「インターフェイス回路HINF」と「バッファメモリBUF1」及び「バッファメモリBUF2」間の「データ」転送を制御していることは明らかである。
また、第1図に、「バッファメモリBUF1」と「バッファメモリBUF2」は、「インターフェイス回路HINF」と「ハードディスクメモリ装置DSK」の間に並列に接続されていることが示されている。

以上を総合すると、引用例には、以下の発明(以下「引用発明」という。)が記載されているものと認められる。

「複数のセクタを有するハードディスクメモリ装置DSKと、
上記ハードディスクメモリ装置DSKに記録するデータを一時格納するバッファメモリBUF1及びバッファメモリBUF2と、
インターフェイス回路HINFと、
上記ハードディスクメモリ装置DSKと上記バッファメモリBUF1及び上記バッファメモリBUF2との間及び上記インターフェイス回路HINFと上記バッファメモリBUF1及び上記バッファメモリBUF2との間におけるデータの転送の制御を行う制御回路CONTを有し、
上記制御回路CONTは、上記バッファメモリBUF1と上記バッファメモリBUF2に指示することにより、上記ハードディスクメモリ装置DSKと上記バッファメモリBUF1間のデータ転送、上記ハードディスクメモリ装置DSKと上記バッファメモリBUF2間のデータ転送、上記インターフェイス回路HINFと上記バッファメモリBUF1及び上記バッファメモリBUF2間のデータ転送を制御し、
上記バッファメモリBUF1に転送されたデータD0の上記ハードディスクメモリ装置DSKのセクタ0への書込み時間を利用して、次のデータD1を上記インターフェイス回路HINFを介して上記バッファメモリBUF2に書込むことが可能であることを特徴とするハードディスクメモリ制御装置及びハードディスクメモリ装置DSK。」

4.対比
以下に本願発明と引用発明とを対比する。
引用発明の「データ」、「制御回路CONT」、「バッファメモリBUF1」、「バッファメモリBUF2」、「セクタ0」、「次のデータD1」は、それぞれ、本願発明の「情報」、「リードライト回路」、「第1のバッファメモリ」、「第2のバッファメモリ」、「所定のセクタ」、「他の書込みデータ」に相当する。
また、引用発明の「インターフェイス回路HINF」がデータの入出力端子に接続されるものであることは当業者にとって自明のことである。
したがって、引用発明の「上記バッファメモリBUF1に転送されたデータD0の上記ハードディスクメモリ装置DSKのセクタ0への書込み時間を利用して、次のデータD1を上記インターフェイス回路HINFを介して上記バッファメモリBUF2に書込むことが可能である」という構成は、本願発明の「上記第1のバッファメモリに格納された書込みデータを上記メモリブロックの所定のセクタへ転送している間に、他の書込みデータを上記入出力端子から上記第2のバッファメモリへ転送することが可能である」という構成に相当する。
また、引用発明の「バッファメモリBUF1」及び「バッファメモリBUF2」は、本願発明の「バッファメモリ」に相当する。
さらに、引用発明の「ハードディスクメモリ装置DSK」は、本願発明の「メモリブロック」に対応しており、両者は、所定容量のメモリである点で共通する。
また、引用発明の「ハードディスクメモリ制御装置及びハードディスクメモリ装置DSK」は、本願発明の「フラッシュメモリ装置」に対応しており、両者は、不揮発性メモリ装置である点で共通する。

したがって、本願発明と引用発明とは、
「複数のセクタを有する所定容量のメモリと、
上記所定容量のメモリに記録する情報を一時格納するバッファメモリと、
入出力端子と、
上記所定容量のメモリと上記バッファメモリとの間及び上記入出力端子と上記バッファメモリとの間における情報の転送の制御を行うリードライト回路を有し、
上記バッファメモリとして、第1のバッファメモリと第2のバッファメモリを有し、上記第1のバッファメモリと上記第2のバッファメモリは、上記入出力端子と上記所定容量のメモリの間に並列に接続され、
上記リードライト回路は、上記第1のバッファメモリと上記第2のバッファメモリに指示することにより、上記所定容量のメモリと上記第1のバッファメモリ間のデータ転送、上記所定容量のメモリと上記第2のバッファメモリ間のデータ転送、上記入出力端子と上記第1及び第2のバッファメモリ間のデータ転送を制御し、
上記第1のバッファメモリに格納された書込みデータを上記所定容量のメモリの所定のセクタへ転送している間に、他の書込みデータを上記入出力端子から上記第2のバッファメモリへ転送することが可能であることを特徴とする不揮発性メモリ装置。」
である点で一致し、以下の点で相違する。

(相違点1)
本願発明は、「不揮発性メモリ装置」が「複数のフラッシュメモリセル」を有する「フラッシュメモリ装置」であるのに対し、引用発明は、「不揮発性メモリ装置」が「磁気メモリ」からなる「ハードディスクメモリ制御装置及びハードディスクメモリ装置DSK」である点。

(相違点2)
本願発明は、「所定容量のメモリ」が「メモリブロック」であるのに対し、引用発明は、「所定容量のメモリ」が「ハードディスクメモリ装置DSK」である点。

(相違点3)
本願発明は、「リードライト回路」が「上記第1のバッファメモリと上記第2のバッファメモリ」に加えて「メモリブロック」にも指示しているのに対し、引用発明は、「制御回路CONT」が「ハードディスクメモリ装置DSK」に指示することが特定されていない点。

5.判断
(1)相違点1について
フラッシュメモリセルからなるフラッシュメモリは、平成5年2月26日に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平5-47191号公報に「EEPROM」として記載されるように周知技術である。
そして、本願発明の「フラッシュメモリ」も引用発明の「磁気メモリ」も不揮発性メモリである点で共通しており、メモリ技術において、メモリへのデータの授受を効率良く行うということは当然の課題であり、「フラッシュメモリ」においてもそのような課題が存在することは当業者であれば直ちに察知し得たことであるから、引用発明において、「磁気メモリ」からなる「ハードディスクメモリ装置DSK」を用いることに代えて、周知技術の「フラッシュメモリセル」からなる「フラッシュメモリ」を用いることは当業者であれば容易に想到し得た事項である。

(2)相違点2について
一般的に、メモリブロックは、所定容量を有するひとまとまりのメモリを意味するものと解されるところ、引用発明における「ハードディスクメモリ装置DSK」も、装置全体としてひとまとまりのメモリとなっていることは明らかであるから、引用発明の「ハードディスクメモリ装置DSK」も「メモリブロック」であると認められる。
したがって、相違点2は実質的なものではない。
また、仮に、「ハードディスクメモリ装置DSK」が「メモリブロック」であるとまではいえず、相違点2が実質的なものであったとしても、メモリを複数のブロックから構成し、ブロックごとに制御を行うことは、例えば、平成4年9月24日に日本国内において頒布された刊行物である特開平4-268284号公報に図1とともに、「【0006】 【作用】本発明によれば、メモリカードにおいて、EEPROMの記憶領域を複数群に分割し、複数群のブロック制御手段およびバッファ記憶手段を設ける。群を制御する主制御手段は、外部からの入力情報を複数群に時分割してブロック制御手段よりバッファ記憶手段に渡す。バッファ記憶手段は、この情報を低速で出力し、ブロック制御手段は、これを群対応のEEPROMに書き込む。」と記載されているように、大きな容量を有するメモリにおいて普通に行われていることであるから、引用発明において、制御を行う対象を「メモリブロック」とすることは当業者であれば容易になし得た事項である。

(3)相違点3について
引用発明において、「上記制御回路CONT」は、「上記ハードディスクメモリ装置DSKと上記バッファメモリBUF1間のデータ転送、上記ハードディスクメモリ装置DSKと上記バッファメモリBUF2間のデータ転送、上記インターフェイス回路HINFと上記バッファメモリBUF1及び上記バッファメモリBUF2間のデータ転送を制御」している。
そして、「ハードディスクメモリ装置DSK」と「バッファメモリBUF1」及び「バッファメモリBUF2」間でデータ転送を行うためには、「バッファメモリBUF1」及び「バッファメモリBUF2」への制御に合わせて、「ハードディスクメモリ装置DSK」への制御を行わなければならないことは自明であり、種々の制御を実現するための制御手段をできるだけまとめて構成することは当業者が常とう的に行っていることである。
実際、特開平5-47191号公報には、「【0042】その後、データ処理制御回路16は、判別結果に基づいて、EEPROM17及びバッファメモリ13に対してアウトイネーブルデータOE及びライトイネーブルデータWEをアクティブ状態とするとともに、自己の生成するクロックYCKが、アドレス発生回路14に導出されるようにセレクタ15を切り替え、EEPROM17からヘッダデータHD及び画像データPDをページ単位で読み出して、バッファメモリ13に書き込ませる。」と記載されており、「バッファメモリ13」と「EEPROM17」という複数の回路への制御をまとめて行う制御回路が示されている。
したがって、引用発明において、「ハードディスクメモリ装置DSK」への制御を「制御回路CONT」で行うようにすることは、当業者が容易に想到し得たことである。

したがって、本願発明は、周知技術を勘案することにより、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものである。

6.むすび
以上のとおり、本願の請求項7に係る発明(本願発明)は特許法第29条第2項の規定により特許を受けることができないものであるから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2010-08-23 
結審通知日 2010-08-24 
審決日 2010-09-27 
出願番号 特願2008-98991(P2008-98991)
審決分類 P 1 8・ 121- Z (G11C)
最終処分 不成立  
前審関与審査官 須原 宏光滝谷 亮一  
特許庁審判長 北島 健次
特許庁審判官 西脇 博志
高橋 宣博
発明の名称 不揮発性メモリ装置  
代理人 萩原 誠  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ