• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G09G
管理番号 1248921
審判番号 不服2010-16106  
総通号数 146 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-02-24 
種別 拒絶査定不服の審決 
審判請求日 2010-07-16 
確定日 2011-12-15 
事件の表示 特願2001-101175「液晶表示装置の駆動回路」拒絶査定不服審判事件〔平成14年10月11日出願公開、特開2002-297109〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1 手続の経緯
本願は、平成13年3月30日の出願であって、平成22年4月1日付けで手続補正がなされた後、平成22年4月14日付けで拒絶査定がなされ、これに対して平成22年7月16日に拒絶査定不服審判の請求がなされ、同時に手続補正がなされ、その後、平成23年5月30日付けで当審から審尋がなされたが、これに対して指定期間を過ぎても回答がなかったものである。

2 平成22年7月16日付けの手続補正について
平成22年7月16日付けの手続補正(以下「本願補正」という。)は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてするものであり、また、特許請求の範囲についてした補正は、請求項の削除を目的とする補正に該当するから、本件補正は適法な補正である。

3 本願発明
本願の請求項1には、「jをmより小さい正の整数としたとき、前記m本のブロック選択信号線に応じて、i番目の前記ドライバ出力ラインをi,i+2j、・・・、i+2j×(m-1)番目の前記データライン(に順次接続するスイッチ)」と記載されているが、この記載は、以下に説示するとおり意味不明であるから、請求項1に係る発明を請求項1に記載された発明を特定する事項のとおりに認定することができない。

(1)請求項1の記載不備
本願の明細書の【0005】ないし【0014】に記載された、発明が解決しようとする課題に照らし、ドライバ出力ラインがn本の場合、m個のブロックを順次選択するためには、データラインは、n×m本あることが前提となる、換言すると、データラインの最後の番目は、〔n×m〕番目となるところ、本願の図3には、mが4の場合、データラインの最後の番目は、〔4n〕番目となることが図示されている。
そして、赤、緑、青の3色のデータ扱う請求項1に係る発明の実施例である「第2の実施形態」が図示された本願の図面の図4によれば、mが4の場合の、データラインの一部が図示されている。
そこで、請求項1に記載された「jをmより小さい正の整数としたとき、前記m本のブロック選択信号線に応じて、i番目の前記ドライバ出力ラインをi,i+2j、・・・、i+2j×(m-1)番目の前記データライン」なる記載を検討する。
ドライバ出力ラインがn本の場合、上記「i番目」は、1番目,2番目,・・・n番目であるから、データラインの最後の番目は、iがnで、jが2のときであり、〔n+2×2×(m-1)〕番目である。この値は、〔n×m〕と相違し、上記した前提を満たさないから、請求項1の上記ライバ出力ラインとデータラインとの接続関係に関する記載は誤りである。
そこで、当審は、ドライバ出力ラインとデータラインとの接続関係を図4に基づいて認定する。

(2)本願発明の認定
本願の図4には、mが4で、jが2であるとき、
例えば、1番目の前記ドライバ出力ラインは、1,3,5,7番目のデータラインに接続され、2番目の前記ドライバ出力ラインは、2,4,6,8番目のデータラインに接続され、3番目の前記ドライバ出力ラインは、9,11,13,15番目のデータラインに接続され、4番目の前記ドライバ出力ラインは、10,12,14,16番目のデータラインに接続され、以下同様な接続関係で、ドライバ出力ラインとデータラインとは接続されていることが図示されている。

この接続関係を一般化すると、以下のとおりである。
jをmより小さい正の整数としたとき、
i番目のドライバ出力ラインを、
iが奇数の場合、
1+(i-1)×m+j×0, 1+(i-1)×m+j×1, ・・・,1+(i-1)×m+j×(m-1)番目のデータラインに、
iが偶数の場合、
2+(i-2)×m+j×0, 2+(i-2)×m+j×1, ・・・,2+(i-2)×m+j×(m-1)番目のデータラインに接続するということである。
なお、図4の第2の実施例は、mが4で、jが2の場合である。
また、「m本のブロック選択信号線」(3行目)は、m個のブロック信号を伝送するm本のブロック信号線の誤記であることは明らかである。

したがって、請求項1に記載された
「jをmより小さい正の整数としたとき、前記m本のブロック選択信号に応じて、i番目の前記ドライバ出力ラインをi、i+2j、・・・、i+2j×(m-1)番目の前記データラインに順次接続するスイッチ」は、
jをmより小さい正の整数としたとき、
i番目の前記ドライバ出力ラインを、
iが奇数の場合、
1+(i-1)×m+j×0, 1+(i-1)×m+j×1, ・・・, 1+(i-1)×m+j×(m-1)番目の前記データラインに、
iが偶数の場合、
2+(i-2)×m+j×0, 2+(i-2)×m+j×1, ・・・,2+(i-2)×m+j×(m-1)番目の前記データラインに順次接続するスイッチと認定する。

よって、請求項1に係る発明は、平成22年4月1日付けの手続補正、及び平成22年7月16日付けの手続補正によって補正された明細書及び図面の記載からみて、以下の事項により特定されるものと認める。
「ポリシリコン液晶表示装置の駆動回路であって、
データラインドライバの出力に接続される複数のドライバ出力ラインと、
m個のブロックを順次選択するためのm個のブロック選択信号を伝送するm本のブロック選択信号線と、
表示エリアにデータを供給するための複数のデータラインと、
jをmより小さい正の整数としたとき、
i番目の前記ドライバ出力ラインを、
iが奇数の場合、
1+(i-1)×m+j×0, 1+(i-1)×m+j×1, ・・・,1+(i-1)×m+j×(m-1)番目の前記データラインに、
iが偶数の場合、
2+(i-2)×m+j×0, 2+(i-2)×m+j×1, ・・・,2+(i-2)×m+j×(m-1)番目の前記データラインにに順次接続するスイッチとを有し、
前記複数のドライバ出力ラインには、赤、緑及び青の3色のデータが順に並んで並列に入力され、前記複数のデータラインでは、赤、緑及び青の3色のデータが順に並んで並列に出力され、
奇数番目の前記データラインと偶数番目の前記データラインには相互に基準電圧に対して正負反対電圧が供給され、各データラインの正負極性が交互に反転される液晶表示装置の駆動回路。」(以下「本願発明」という。)

4 引用刊行物
4-1
原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開平10-307567号公報(以下「引用刊行物1」という。)には、「表示装置」(発明の名称)について、以下の記載事項1ないし記載事項8が図面とともに記載されている。
<記載事項1>
「【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示装置などの平面型表示装置に係り、特に薄膜トランジスタにより画素をスイッチングする素子及び駆動回路を同一基板上に形成した駆動回路一体型表示装置に関する。」
<記載事項2>
「【0002】
【従来の技術】液晶表示装置は、薄型、軽量、低消費電力、狭額縁の特徴をいかして、テレビ表示用途、OA用途をはじめとして、各種分野で利用されるようになってきた。この液晶表示装置を安価に実現する方法として、液晶表示装置を攻勢する透明基板上に駆動回路を一体的に集積化する方法が考えられている。」
<記載事項3>
「【0007】
【発明が解決しようとする課題】ところが上記の液晶表示装置においては、アナログスイッチと映像信号バスの結線部分とこのアナログスイッチに接続されない他の映像信号バスとの交差個所が多くなってしまい、交差個所で結線部分と映像信号バスとの間に浮遊容量が形成されてしまう。するとこの映像信号バス上を伝達される映像信号の帯域が狭くなり、良好な画像表示が得られないという問題があった。
【0008】特に液晶表示装置の大画面化、高精細化がすすむにつれて駆動回路のブロック数を増やす必要があるため、浮遊容量の影響が多大となるおそれがある。この発明は、上記の技術的背景に鑑み、大画面化、高精細化に対応して良好な表示の得られる駆動回路一体型表示装置を提供することを目的とする。」
<記載事項4>
「【0009】
【課題を解決するための手段】本発明は、上述の課題を解決するために、信号線駆動ブロック毎に映像信号バスを個別に配置し、表示パネル基板の外部からこれら信号線グループ用に供給される個別の映像信号を受け取り、これら個別の映像信号に基づいて前記信号線グループを駆動する動作を並列的に行う複数の信号線駆動ブロックを含む表示装置を用いる。」
<記載事項5>
「【0011】
【発明の実施の形態】以下、本発明の実施例を図面を参照して説明する。
(実施例1)図1は液晶表示装置の回路配置を概略的に示す。この液晶表示装置は例えばテレビ放送画像をカラー表示するアクティブマトリクス液晶表示パネルである。この液晶表示装置は、ガラス基板を用いた表示パネル基板701と、表示パネル基701上においてマトリクス状にアレイされる複数の表示画素710と、複数の表示画素710の列に沿って表示パネル基板701上に形成される複数の信号線707と、(略)
液晶表示装置は表示パネル基板701上において複数の表示画素710の外側に形成される走査線駆動回路YDおよび信号線駆動回路XDとをさらに備える。これら信号線駆動回路XDおよび走査線駆動回路YDはスイッチ素子709の薄膜トランジスタと同一工程で形成される薄膜トランジスタを用いて形成される。走査線駆動回路YDは複数の走査線708に接続され、1垂直走査期間毎にこれら複数の走査線708を線順次に駆動する。信号線駆動回路XDは複数の信号線707に接続され、1行の表示画素がこれら表示画素に沿って形成された走査線の駆動により選択される1水平走査期間毎に複数の信号線707を駆動する。これら走査線駆動回路YDおよび信号線駆動回路XDは表示パネル基板701の外部に配置される表示パネルコントローラ702によって制御される。」
<記載事項6>
「【0014】信号線駆動回路XDは図2に示すように複数の信号線707を各々所定数の隣接信号線707で構成される複数の信号線グループに区分するよう配列され、表示パネルコントローラ702からこれら信号線グループ用に供給される個別の映像信号SV1-SV8を受け取り、これら個別の映像信号SV1-SV8に基づいて複数の信号線グループを駆動する動作を並列的に行う複数の信号線駆動ブロック11、12、13、14、・・・ を含む。奇数列映像信号SV1および偶数列映像信号SV2は信号線ブロック11に供給され、奇数列映像信号SV3および偶数列映像信号SV4は信号線駆動ブロック12に供給され、奇数列映像信号SV5および偶数列映像信号SV6は信号線駆動ブロック13に供給され、奇数列映像信号SV7および偶数列映像信号SV8は信号線駆動ブロック14に供給される。これら映像信号SV1-SV8はクロックCKおよび水平スタートパルスSTのような制御信号と共に供給される。図2では、各信号線グループが複雑化を避けるために実際よりも少ない6本の隣接信号線707で示される。また、以下の説明もこれに合わせて記述する。」
<記載事項7>
「【0015】信号線駆動ブロック11、12、13、14は奇数列映像信号SV1、SV3、SV5、SV7を伝送する第1伝送線105、107、109、111と、偶数列映像信号SV2、SV4、SV6、SV8を伝送する第2伝送線106、108、110、112と、6本の隣接信号線707にそれぞれ割当てられると共に第1伝送線105、107、109、111および第2伝送線106、108、110、112に交互に割当てられ各々対応伝送線上の映像信号をサンプリングし対応信号線707に供給する一群のアナログスイッチ113、114、115、116と、伝送線数に等しい2つの隣接アナログスイッチ113、114、115、116で各々構成される複数のアナログスイッチグループにアナログスイッチ113、114、115、116をそれぞれ区分しこれら複数のアナログスイッチグループを順次サンプリング動作させるタイミング制御回路として構成されるモノクロック型のシフトレジスタ101、102、103、104とを備える。これらコンポーネントは信号線駆動ブロック相互において同様に構成される。複雑化を避けるために6本の隣接信号線で各信号線グループを構成した場合には、アナログスイッチグループ数が3となる。第1および第2伝送線105および106、107および108、109および110、111および112はそれぞれ独立に表示パネルコントローラ702に接続される映像信号バスを構成する。これら映像信号バスは表示パネル701上で各駆動ブロックの境界部分(本実施態様では101、102、103、104の一端部側)に映像信号入力端を持ち、シフトレジスタ101、102、103、104とアナログスイッチ113、114、115、116とを結ぶ接続配線と交差して伸びるよう形成される。各々の駆動ブロックに属する映像信号バスは、互いに電気的に絶縁されるように配置されている。その結果、各映像信号バスは他の駆動ブロック内の配線と交差することが無く、負荷容量を軽減でき、帯域特性を大幅に改善することができる。第1および第2伝送線は信号線駆動ブロック相互において等しい配線長および寄生容量、すなわち配線負荷を持つ。第1伝送線105、107、109、111は奇数番目のアナログスイッチ113、114、115、116を介して奇数番目の信号線707に接続され、第2伝送線106、108、110、112は偶数番目のアナログスイッチ113、114、115、116を介して偶数番目の信号線707に接続される。これら伝送線105?112はスイッチング素子709である薄膜トランジスタのソース・ドレイン電極形成工程と同一工程で形成される。シフトレジスタ101、102、103、104は直列に接続されるアナログスイッチグループに等しい数のフリップフロップで構成され、先頭フリップフロップに入力されるスタートパルスSTをクロックCKに応答して最終フリップフロップまで順方向にシフトされることにより出力端SR11、SR12、SR13;SR21、SR22、SR23;SR31、SR32、SR33;SR41、SR42、SR43から順次イネーブル信号を発生する。各フリップフロップは公知のCMOSクロックドインバータ回路であり、スイッチング素子709の薄膜トランジスタと同一工程で形成される薄膜トランジスタを組み合わせて構成される。尚、シフトレジスタ101?104はモノクロック型であるが、クロックCKおよびリバースクロックに応答するように構成されてもよい。また、これらシフトレジスタ101?104は外部から直接に供給される電力でなく、例えば信号線駆動ブロック11?14を横断する共通バスとして形成される電源ラインおよび接地ライン(図示せず)を介して供給される電力で動作するように構成されてもよい。」
<記載事項8>
「【0016】図3は信号線駆動回路XDの動作を示す。シフトレジスタ101、102、103、104は図3に示すようにクロックCKに応答して出力端SR11、SR12、SR13;SR21、SR22、SR23;SR31、SR32、SR33;SR41、SR42、SR43から順次イネーブル信号を発生する動作を並列的に行う。すなわち、イネーブル信号は第1クロックサイクルで出力端SR11、SR21、SR31およびSR41から出力され、第2クロックサイクルで出力端SR12、SR22、SR32、SR42から出力され、第3クロックサイクルで出力端SR13、SR23、SR33およびSR43から出力され、以降のクロックサイクルがあれば上述と同様の形式で出力される。これにより、奇数列映像信号SV1、SV3、SV5、SV7および偶数列映像信号SV2、SV4、SV6、SV8の両方が第1から第3クロックサイクルでイネーブル信号を受け取ったアナログスイッチグループにより順次サンプリングされ、対応する信号線707に供給される。」
なお、下線は、当審が付した。

記載事項1ないし記載事項8(【0001】ないし【0016】)、及び図1,2に記載された第1実施例に基づいて、引用刊行物1に記載された発明を認定する。
(1)
【0011】の「この液晶表示装置は例えばテレビ放送画像をカラー表示するアクティブマトリクス液晶表示パネルである。」及び「液晶表示装置は表示パネル基板701上において複数の表示画素710の外側に形成される走査線駆動回路YDおよび信号線駆動回路XDとをさらに備える」との記載から、カラー表示する液晶表示装置の信号線駆動回路XDを読み取ることができる。

(2)
【0014】の「表示パネルコントローラ702からこれら信号線グループ用に供給される個別の映像信号SV1-SV8」との記載、及び【0015】の「第1および第2伝送線105および106、107および108、109および110、111および112はそれぞれ独立に表示パネルコントローラ702に接続される映像信号バスを構成する。」との記載から、映像信号SV1-SV8を供給する表示パネルコントローラ702に接続され、映像信号バスを構成する第1伝送線および第2伝送線(105ないし112)を読み取ることができる。

(3)
【0016】には、「図3は信号線駆動回路XDの動作を示す。シフトレジスタ101、102、103、104は図3に示すようにクロックCKに応答して出力端SR11、SR12、SR13;SR21、SR22、SR23;SR31、SR32、SR33;SR41、SR42、SR43から順次イネーブル信号を発生する動作を並列的に行う。すなわち、イネーブル信号は第1クロックサイクルで出力端SR11、SR21、SR31およびSR41から出力され、第2クロックサイクルで出力端SR12、SR22、SR32、SR42から出力され、第3クロックサイクルで出力端SR13、SR23、SR33およびSR43から出力され、以降のクロックサイクルがあれば上述と同様の形式で出力される。これにより、奇数列映像信号SV1、SV3、SV5、SV7および偶数列映像信号SV2、SV4、SV6、SV8の両方が第1から第3クロックサイクルでイネーブル信号を受け取ったアナログスイッチグループにより順次サンプリングされ、対応する信号線707に供給される。」と記載されている。
この記載から、第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するためのシフトレジスタ101,102,103,104を読み取ることができる。
(4)【0011】の「複数の表示画素710の列に沿って表示パネル基板701上に形成される複数の信号線707」との記載、及び
【0016】の 「奇数列映像信号SV1、SV3、SV5、SV7および偶数列映像信号SV2、SV4、SV6、SV8の両方が第1から第3クロックサイクルでイネーブル信号を受け取ったアナログスイッチグループにより順次サンプリングされ、対応する信号線707に供給される。」との記載から、複数の表示画素710の列に沿って形成される複数の信号線707であって、映像信号SV1ないしSV8が供給される複数の信号線707を読み取ることができる。

(5)
【0015】に「第1伝送線105、107、109、111は奇数番目のアナログスイッチ113、114、115、116を介して奇数番目の信号線707に接続され、第2伝送線106、108、110、112は偶数番目のアナログスイッチ113、114、115、116を介して偶数番目の信号線707に接続される。」との記載がある。
そして、図2において、信号駆動ブロック11ないし14に属する信号線707をそれぞれ左から順に707-1,707-2,707-3,・・・,707-24とすると、アナログスイッチ113は、イネーブル信号に応じて1番目の第1伝送線105を1番目の信号線707-1,3番目の信号伝送線707-3、5番目の信号伝送線707-5に、また、アナログスイッチ114は、2番目の第2伝送線106を2番目の信号線707-2,4番目の信号伝送線707-4、6番目の信号伝送線707-6に、・・・、アナログスイッチ116は、8番目の信号伝送線112を20番目の信号線707-20,22番目の信号伝送線707-22、24番目の信号伝送線707-24に順次するものである。

(6)
【0011】に「この液晶表示装置は例えばテレビ放送画像をカラー表示するアクティブマトリクス液晶表示パネルである。」との記載がある。
したがって、映像信号バスを構成する第1伝送線(105ないし112)には、赤、緑及び青の3色のデータが入力されること、及び24本の信号線707では、赤、緑及び青の3色のデータが出力されることは明らかである。

よって、記載事項1ないし記載事項8(【0001】ないし【0016】)、及び図面の記載から、引用刊行物1には、
「カラー表示する液晶表示装置の信号線駆動回路XDであって、
映像信号SV1-SV8を供給する表示パネルコントローラ702に接続され、映像信号バスを構成する第1伝送線および第2伝送線(105ないし112)と、
第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するためのシフトレジスタ101,102,103,104と、
複数の表示画素710の列に沿って形成される複数の信号線707であって、映像信号SV1ないしSV8が供給される複数の信号線707と、
イネーブル信号に応じて1番目の第1伝送線105を1番目の信号線707-1,3番目の信号伝送線707-3、5番目の信号伝送線707-5に、また、2番目の第2伝送線106を2番目の信号線707-2,4番目の信号伝送線707-4、6番目の信号伝送線707-6に、・・・、8番目の信号伝送線112を20番目の信号線707-20,22番目の信号伝送線707-22、24番目の信号伝送線707-24に順次するアナログスイッチ113,114,115,116とを有し、
映像信号バスを構成する第1伝送線(105ないし112)には、赤、緑及び青の3色のデータが入力され、24本の信号線707では、赤、緑及び青の3色のデータが出力されるカラー表示する液晶表示装置の信号線駆動回路XD。」の発明(以下「引用発明1」という。)が記載されていると認められる。

4-2
同じく、原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開昭62-147488号公報(以下「引用刊行物2」という。)には、「アクテイブマトリクス方式表示装置用駆動回路」(発明の名称)について、以下の記載事項1ないし記載事項7が図面とともに記載されている。
<記載事項1>
「〔発明の利用分野〕
本発明は、マトリクス配置したスイッチング素子と液晶等の表示要素から成る画素を有するアクティブマトリクス方式表示装置用並列点順次駆動回路に関する。」(公報1ページ右下欄3?7行)
<記載事項2>
「〔発明の目的〕
本発明の目的は、上記従来技術の問題を解決し、動作速度の遅いスイッチング素子を用いたアクティブマトリクス方式表示装置の駆動回路を改良し、回路規模を小さくしたアクティブマトリクス方式表示装置様並列点順次駆動回路を提供するにある。」(公報2ページ左上欄10?15行)
<記載事項3>
「〔発明の実施例〕
以下、本発明の実施例を図面を用いて説明する。
第1図は本発明によるアクティブマトリクス方式表示装置様並列点順次駆動回路の第一の実施例を示す構成図、第2図は第1図の回路の動作波形図であって、1,2は水平走査用の多段のシフトレジスタ、3はスイッチング素子、4は容量、5は遅延回路、6は垂直走査用のシフトレジスタ、7は列信号電極、8は行走査電極、9はMOSトランジスタ、10は画素、11は表示パネルである。」(公報2ページ右上欄10?20行)
<記載事項4>
「第1図において、水平走査用のシフトレジスタ1,2には、映像信号V1の水平走査周波数に同期し、表示パネル11の水平方向の画素数に相当するクロックパルスφHと、水平有効表示期間Hdの丁度中央の時刻からパネル上への水平走査書込みを開始させる走査開始信号SHが加えられると共に、シフトレジスタl,2の各段の出力が容量4とスイッチング素子であるMOSトランジスタ3とで構成されるサンプルホールド回路に供給される。」(公報2ページ左下欄6?15行)
<記載事項5>
「また、全ての液晶セルの片方の電極は共通に接続され、液晶を交流駆動する場合は信号電圧の中点電位、直流駆動する場合は接地又は電源電位に接続される。」(公報2ページ右下欄19行?3ページ左上欄3行)
<記載事項6>
「ところで、テレビジョン画像を表示する液晶表示装置においては、表示画面の大型化、走査回路の基板への内蔵などの点を考慮すると、表示パネル11のアクティブマトリクス基板としてa-Si(アモルファスシリコン)基板を用いた方が存利である。ところが、a-Si基板は移動度が小さいために、これに形成されるMOSトランジスタは必然的に応答速度が低いものとなる。」(公報3ページ右上欄8?15行)
<記載事項7>
「以上の説明において、シフトレジスタ1,2は同じ動作を行なうものであるから、これをそれぞれ独立に設けないで、第3図に示したように、どちらか段数の多い方のシフトレジスタ(図ではしジスタl)を共用し、段数の少ないシフトレジスタを省略することもできる。」(公報3ページ右下欄下から54行?4ページ左上欄2行)
なお、下線は当審が付した。

記載事項1ないし記載事項8、及び図面の記載から、引用刊行物2には、
アクティブマトリクス方式の液晶表示装置の駆動回路において、第1図に図示された第一の実施例のように、例えば2つのシフトレジスタを用いた場合、シフトレジスタl,2の各出力と各スイッチング素子とが1対1の関係で配線接続されるものや、第3図に図示された第二の実施例のように、シフトレジスタl,2を1つのシフトレジスタで共用し、シフトレジスタの各出力と各スイッチング素子とが1対2の関係で配線接続される技術事項が記載されている。

4 対比
本願発明と引用発明1とを対比する。
(1)引用発明1の「カラー表示する液晶表示装置の信号線駆動回路XD」と本願発明の「ポリシリコン液晶表示装置の駆動回路」との相当関係について
引用発明1の「カラー表示する液晶表示装置」と本願発明の「ポリシリコン液晶表示装置」とは、液晶表示装置の点で共通する。そして、引用発明の「信号線駆動回路XD」は、本願発明の「駆動回路」に相当する。
したがって、引用発明1の「カラー表示する液晶表示装置の信号線駆動回路XD」と本願発明の「ポリシリコン液晶表示装置の駆動回路」とは、液晶表示装置の駆動回路の点で共通する。

(2)引用発明1の「映像信号SV1-SV8を供給する表示パネルコントローラ702に接続され、映像信号バスを構成する第1伝送線および第2伝送線(105ないし112)」と本願発明の「データラインドライバの出力に接続される複数のドライバ出力ライン」との相当関係について

ア 本願発明の「データラインドライバ」は、液晶表示パネルにデータを供給する機能を有することを考慮すると(本願明細書の【0018】)、引用発明1の「映像信号SV1-SV8」は、本願発明の「データラインドライバ」における「データ」に相当し、引用発明1の「表示パネルコントローラ702」は、本願発明の「データラインドライバ」の機能を有することは明らかである。
したがって、引用発明1の「映像信号SV1-SV8を供給する表示パネルコントローラ70」は、本願発明の「データラインドライバ」に相当する。

イ 次に、引用発明1の「映像信号バスを構成する第1伝送線および第2伝送線(105ないし112)」は、本願発明の「複数のドライバ出力ライン」に相当する。

ウ 以上「ア」及び「イ」から、引用発明1の「映像信号SV1-SV8を供給する表示パネルコントローラ702に接続され、映像信号バスを構成する第1伝送線および第2伝送線(105ないし112)」は、本願発明の「データラインドライバの出力に接続される複数のドライバ出力ライン」に相当する。

(3)引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するためのシフトレジスタ101,102,103,104」と本願発明の「m個のブロックを順次選択するためのm個のブロック選択信号を伝送するm本のブロック選択信号線」との相当関係について


(ア)本願発明の「m個のブロックを順次選択する」ことについて、本願明細書には、直接的に説明する箇所はないが、本願発明の「ブロック選択信号線」の機能について、本願明細書には、例えば、以下の記載がある。
「【0044】
まず、ブロック選択信号線BL1がハイレベルになると、ドライバ出力ラインOUT1?OUT6等は、それぞれスイッチS1,S2,S9,S10,S17,S18等を介して、データR0001,G0001,B0003,R0004,G0006,B0006等を表示エリアに供給する。」
してみると、本願発明でいう「m個のブロックを順次選択する」とは、本願発明の液晶表示装置における表示エリアを構成するm個のブロックを順次選択することにあるといえる。

(イ)一方、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するためのイネーブル信号」に関して、引用刊行物1には、以下の記載がある。
「【0016】・・・奇数列映像信号SV1、SV3、SV5、SV7および偶数列映像信号SV2、SV4、SV6、SV8の両方が第1から第3クロックサイクルでイネーブル信号を受け取ったアナログスイッチグループにより順次サンプリングされ、対応する信号線707に供給される。」
「【0011】・・・複数の表示画素710の列に沿って表示パネル基板701上に形成される複数の信号線707」
これらの記載によれば、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号」は、表示パネル基板701上に形成された複数の表示画素710の列を、第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルの3つのクロックサイクルに対応する、3つの表示領域を、順次選択するために用いられることは明らかである。
そして、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生」した結果、順次選択される、3つの表示領域は、本願発明において、m個が3個の場合の「表示エリアを構成するm個のブロック」に相当する。
また、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号」は、本願発明の「m個のブロック選択信号」におけるmが3の場合に相当する。

(ウ) してみると、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号」は、本願発明の「m個のブロック選択信号」に相当する。また、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するため」は、本願発明の「m個のブロックを順次選択するため」に相当する。

イ 引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するシフトレジスタ101,102,103,104」と本願発明の「m個のブロック選択信号を伝送するm本のブロック選択信号線」との相当関係について検討する。
上記「ア(イ)」で述べたとおり、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号」は、本願発明の「m個のブロック選択信号」におけるmが3の場合に相当するから、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するシフトレジスタ101,102,103,104」も本願発明の「m個のブロック選択信号を伝送するm本のブロック選択信号線」も、m個のブロック選択信号を出力する部分といえる。

ウ 上記「ア」及び「イ」をまとめると、
引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するためのシフトレジスタ101,102,103,104」と本願発明の「m個のブロックを順次選択するためのm個のブロック選択信号を伝送するm本のブロック選択信号線」とは、m個のブロックを順次選択するためのm個のブロック選択信号を出力する部分の点で共通する。

(4)引用発明1の「複数の表示画素710の列に沿って形成される24本の信号線707であって、映像信号SV1ないしSV8が供給される24本の信号線707」は、本願発明の「表示エリアにデータを供給するための複数のデータライン」に相当する。

(5)引用発明1の「イネーブル信号に応じて1番目の第1伝送線105を1番目の信号線707-1,3番目の信号伝送線707-3、5番目の信号伝送線707-5に、また、2番目の第2伝送線106を2番目の信号線707-2,4番目の信号伝送線707-4、6番目の信号伝送線707-6に、・・・、8番目の信号伝送線112を20番目の信号線707-20,22番目の信号伝送線707-22、24番目の信号伝送線707-24に順次接続するアナログスイッチ113,114,115,116」と、
本願発明の「jをmより小さい正の整数としたとき、
i番目の前記ドライバ出力ラインを、
iが奇数の場合、
1+(i-1)×m+j×0, 1+(i-1)×m+j×1, ・・・,1+(i-1)×m+j×(m-1)番目の前記データラインに、
iが偶数の場合、
2+(i-2)×m+j×0, 2+(i-2)×m+j×1, ・・・,2+(i-2)×m+j×(m-1)番目の前記データラインに順次接続するスイッチ」との相当関係について

ア 本願発明の「前記m個のブロック選択信号に応じて」の技術的意味を検討する。
本願明細書には、前記m個のブロック選択信号を伝送するブロック選択信号線とスイッチとの関係について、例えば、以下の記載がある。
「【0044】
まず、ブロック選択信号線BL1がハイレベルになると、ドライバ出力ラインOUT1?OUT6等は、それぞれスイッチS1,S2,S9,S10,S17,S18等を介して、データR0001,G0001,B0003,R0004,G0006,B0006等を表示エリアに供給する。」
つまり、本願発明の「前記m個のブロック選択信号に応じて」におけるブロック選択信号は、表示エリアにおけるm個のブロックを選択するための信号である。

一方、「(3)ア(イ)」で述べたとおり、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生」した結果、順次選択される、3つの表示領域は、本願発明において、m個が3個の場合の「表示エリアを構成するm個のブロック」に相当する。
してみると、引用発明1の「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号に応じて」は、本願発明の「前記m個のブロック選択信号に応じて」に相当する。

イ 引用発明1の
「1番目の第1伝送線105を1番目の信号線707-1,3番目の信号伝送線707-3、5番目の信号伝送線707-5に、また、2番目の第2伝送線106を2番目の信号線707-2,4番目の信号伝送線707-4、6番目の信号伝送線707-6に、・・・、8番目の信号伝送線112を20番目の信号線707-20,22番目の信号伝送線707-22、24番目の信号伝送線707-24に順次接続する」と、
本願発明の
「jをmより小さい正の整数としたとき」、
「i番目の前記ドライバ出力ラインを、
iが奇数の場合、
1+(i-1)×m+j×0, 1+(i-1)×m+j×1, ・・・,1+(i-1)×m+j×(m-1)番目の前記データラインに、
iが偶数の場合、
2+(i-2)×m+j×0, 2+(i-2)×m+j×1, ・・・,2+(i-2)×m+j×(m-1)番目の前記データラインに順次接続する」との相当関係について
(ア)引用発明1の「第1伝送線105」等における伝送線は、本願発明の「ドライバ出力ライン」に相当し、また、引用発明1の「1番目の信号線707-1」等における信号線は、本願発明の「データライン」に相当する。
(イ)そして、引用発明1の伝送線が8本あり、信号伝送線は、1本の伝送線に3本ずつ上記の関係で接続されており、
引用発明1は、本願発明において、iが1ないし8であり、mが3であり、jが2の場合に相当する。
具体的には、
iが1の場合、第1伝送線は、 1 ,3, 5番目の信号伝送線に接続する。
iが2の場合、第2伝送線は、 2, 4, 6番目の信号伝送線に接続する。
iが3の場合、第3伝送線は、 7, 9,11番目の信号伝送線に接続する。
iが4の場合、第4伝送線は、 8,10,12番目の信号伝送線に接続する。
iが5の場合、第5伝送線は、13,15,17番目の信号伝送線に接続する。
iが6の場合、第6伝送線は、14,16,18番目の信号伝送線に接続する。
iが7の場合、第7伝送線は、19,21,23番目の信号伝送線に接続する。
iが8の場合、第8伝送線は、20,22,24番目の信号伝送線に接続する。

ウ 上記ア及びイから、
引用発明1の「イネーブル信号に応じて1番目の第1伝送線105を1番目の信号線707-1,3番目の信号伝送線707-3、5番目の信号伝送線707-5に、また、2番目の第2伝送線106を2番目の信号線707-2,4番目の信号伝送線707-4、6番目の信号伝送線707-6に、・・・、8番目の信号伝送線112を20番目の信号線707-20,22番目の信号伝送線707-22、24番目の信号伝送線707-24に順次接続するアナログスイッチ113,114,115,116」は、
本願発明の「jをmより小さい正の整数としたとき、
i番目の前記ドライバ出力ラインを、
iが奇数の場合、
1+(i-1)×m+j×0, 1+(i-1)×m+j×1, ・・・,1+(i-1)×m+j×(m-1)番目の前記データラインに、
iが偶数の場合、
2+(i-2)×m+j×0, 2+(i-2)×m+j×1, ・・・,2+(i-2)×m+j×(m-1)番目の前記データラインに順次接続するスイッチ」に相当する。

(6)引用発明1の「映像信号バスを構成する第1伝送線(105ないし112)には、赤、緑及び青の3色のデータが入力され、24本の信号線707では、赤、緑及び青の3色のデータが出力され」と本願発明の「前記複数のドライバ出力ラインには、赤、緑及び青の3色のデータが順に並んで並列に入力され、前記複数のデータラインでは、赤、緑及び青の3色のデータが順に並んで並列に出力され」との相当関係について

引用発明1の「映像信号バスを構成する第1伝送線(105ないし112)」、「24本の信号線707」は、それぞれ、本願発明の「複数のドライバ出力ライン」、「前記複数のデータライン」に相当する。
したがって、引用発明1の「映像信号バスを構成する第1伝送線(105ないし112)には、赤、緑及び青の3色のデータが入力され、24本の信号線707では、赤、緑及び青の3色のデータが出力され」と本願発明の「前記複数のドライバ出力ラインには、赤、緑及び青の3色のデータが順に並んで並列に入力され、前記複数のデータラインでは、赤、緑及び青の3色のデータが順に並んで並列に出力され」とは、前記複数のドライバ出力ラインには、赤、緑及び青の3色のデータが入力され、前記複数のデータラインでは、赤、緑及び青の3色のデータが出力されの点で共通する。

よって、前記(1)ないし(6)の相当関係から、引用発明1と本願発明とは、
「ポリシリコン液晶表示装置の駆動回路であって、
データラインドライバの出力に接続される複数のドライバ出力ラインと、
m個のブロックを順次選択するためのm個のブロック選択信号を出力する部分と、
表示エリアにデータを供給するための複数のデータラインと、
jをmより小さい正の整数としたとき、前記m個のブロック選択信号に応じて、i番目の前記ドライバ出力ラインを、
iが奇数の場合、
1+(i-1)×m+j×0, 1+(i-1)×m+j×1, ・・・,1+(i-1)×m+j×(m-1)番目の前記データラインに、
iが偶数の場合、
2+(i-2)×m+j×0, 2+(i-2)×m+j×1, ・・・,2+(i-2)×m+j×(m-1)番目の前記データラインに順次接続するスイッチとを有し、
前記複数のドライバ出力ラインには、赤、緑及び青の3色のデータが入力され、前記複数のデータラインでは、赤、緑及び青の3色のデータが出力される液晶表示装置の駆動回路。」の点で一致し、以下の点で相違する。

(相違点1)
液晶表示装置が、本願発明では、ポリシリコン液晶表示装置であるのに対して、引用発明1では、そのような限定がされていない点。

(相違点2)
m個のブロック選択信号を出力する部分が、本願発明では、「m個のブロック選択信号を伝送するm本のブロック選択信号線」であるのに対して、引用発明1では、「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号を発生するためのシフトレジスタ101,102,103,104」である点。
(相違点3)
ドライバ出力ライン及びデータラインの赤、緑及び青の3色のデータの入出力について、本願発明では、3色のデータが順に並んで並列に入力され、また、順に並んで並列に出力されるのに対して、引用発明1では、そのような限定がされていない点。

(相違点4)
データラインについて、本願発明では、奇数番目のデータラインと偶数番目のデータラインには相互に基準電圧に対して正負反対電圧が供給され、各データラインの正負極性が交互に反転されるのに対して、引用発明1では、そのような限定がされていない点。

5 当審の判断

(1)相違点1について
原査定の備考で引用例を示して述べたとおり、ポリシリコン液晶表示装置は周知の技術事項であるから、引用発明1における液晶表示装置を ポリシリコン液晶表示装置と限定することは、当業者が容易に想到し得た事項である

したがって、相違点1に係る本願発明の発明特定事項は、当業者が周知の技術事項に基づいて容易に想到し得た事項である。

(2)相違点2
引用発明1において、「シフトレジスタ101ないし104」は、アナログスイッチ113,114,115,116と、接続されると共に、「第1クロックサイクル、第2クロックサイクル、及び第3クロックサイクルで順次発生するイネーブル信号」、すなわちクロックサイクルに応じた3種類のイネーブル信号を発生するといえる。
「4-2」の項で述べたとおり、引用刊行物2には、アクティブマトリクス方式の液晶表示装置の駆動回路において、第1図に図示された第一の実施例のように、例えば2つのシフトレジスタを用いた場合、シフトレジスタl,2の各出力と各スイッチング素子とが1対1の関係で配線接続されるものや、第3図に図示された第二の実施例のように、シフトレジスタl,2を1つのシフトレジスタで共用し、シフトレジスタの各出力と各スイッチング素子とが1対2の関係で配線接続される技術事項が記載されている。
そして、引用発明1も、引用刊行物2に記載された上記技術事項も、液晶表示装置の駆動回路に属するから、引用刊行物2に記載された上記技術事項を引用発明1における4つのシフトレジスタ101ないし104と、アナログスイッチ113,114,115,116との関係に適用することに、困難性はない。
してみると、引用発明1に引用刊行物2に記載された上記技術事項を適用したものにおいて、引用発明1の「シフトレジスタ101ないしシフトレジスタ104」は、1個のシフトレジスタに共用化されると共に、該シフトレジスタの出力側から、アナログスイッチ113,114,115,116への配線もイネーブル信号の3種類と同じ数の3本に共用化される結果、引用発明1におけるクロックサイクルの数と同じ「3本」の配線(本願発明でいう「mが3の場合のm本のブロック選択信号線」)が接続されることになる。また、上記配線の数である3本は、引用発明1における3つの表示領域(本願発明でいう、mが3の場合のm個のブロック)と一致する数でもある。
したがって、相違点2に係る本願発明の発明特定事項は、当業者が引用発明1に引用刊行物2に記載された上記技術事項を適用することにより、容易に想到し得た事項である。

(3)相違点3
カラー表示する液晶表示パネルにおいて、赤,緑及び青の各画素を横方向に順次並べて配列したものは、至極一般的な配列形態であるから、ドライバ出力ライン及びデータラインの赤、緑及び青の3色のデータの入出力について、本願発明のように、3色のデータが順に並んで並列に入力され、また、順に並んで並列に出力されるようにすることは、液晶表示装置の駆動回路を設計する際に当業者が適宜なし得た事項に過ぎない。
したがって、相違点3に係る本願発明の発明特定事項は格別なものではない。

(4)相違点4
液晶表示装置をライン反転交流駆動することは、例示するまでもなく周知の技術事項であり、そのために、引用発明1の複数の信号線707に対して、奇数番目の信号線707と偶数番目の信号線707には、相互に基準電圧に対して正負反対の電圧を供給され、各信号線707の正負極性が交互に反転されるようにすることは、周知の技術事項に基づいて当業者が容易に想到し得た事項である。
したがって、相違点4に係る本願発明の発明特定事項は、当業者が引用発明1に引用刊行物2に記載された上記技術事項を適用することにより、容易に想到し得た事項である

そして、本願発明の奏する効果は、引用刊行物1,2の記載から、当業者が予測し得る範囲内のものに過ぎず、格別なものとはいえない。
以上のことから、本願発明は、引用発明1、引用刊行物2に記載された技術事項、及び周知の技術事項に基づいて当業者が容易に発明をすることができたものである。

6 むすび
以上のとおり、本願発明は、引用発明1、引用刊行物2に記載された技術事項、及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
そして、本願発明が特許を受けることができないものであるから、請求項2に係る発明について検討するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2011-10-17 
結審通知日 2011-10-18 
審決日 2011-11-02 
出願番号 特願2001-101175(P2001-101175)
審決分類 P 1 8・ 121- Z (G09G)
最終処分 不成立  
前審関与審査官 武田 悟  
特許庁審判長 江塚 政弘
特許庁審判官 森 雅之
後藤 亮治
発明の名称 液晶表示装置の駆動回路  
代理人 國分 孝悦  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ