• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01G
管理番号 1249108
審判番号 不服2009-3639  
総通号数 146 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-02-24 
種別 拒絶査定不服の審決 
審判請求日 2009-02-19 
確定日 2011-12-22 
事件の表示 特願2006- 76659「基板内蔵用コンデンサ素子」拒絶査定不服審判事件〔平成18年 8月24日出願公開,特開2006-222440〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 1 手続の経緯
本願は,平成14年2月25日に出願した特願2002-48834号の一部を平成18年3月20日に新たな特許出願としたものであって,平成20年2月20日付けの拒絶の理由の通知に対して,同年4月25日に意見書と手続補正書が提出されたが,平成21年1月16日付けで拒絶査定され,その後,同年2月19日に拒絶査定不服審判が請求されるとともに同年3月23日に提出された手続補正書によって補正され,平成23年3月23日付けで審尋を行い,同年5月30日に回答書が提出され,その後,当審から,同年7月12日付けで拒絶の理由を通知し,同年9月16日に意見書と手続補正書が提出されたものである。

2 本願発明
本願の請求項1に係る発明は,平成23年9月16日に提出された手続補正書によって補正された特許請求の範囲の請求項1に記載されている事項により特定されるとおりのものと認められるところ,その請求項1に係る発明(以下「本願発明1」という。)は,次のとおりのものである。
「多数の電極層および誘電体層を交互に積層して成る焼成された積層体を備えた基板内蔵用コンデンサ素子において,
未焼成の前記積層体を積層方向に貫通することにより複数の貫通孔を形成し,該貫通孔に導体を充填し,該導体を前記未焼成の積層体とともに焼成して成る,引き出し電極部を有し,該引き出し電極部は,前記積層体の表面よりも外側に突出していることを特徴とする基板内蔵用コンデンサ素子。」

3 引用例とその記載事項,及び,引用発明
当審からの拒絶の理由で引用した,本願の出願前に頒布された刊行物である,特開2001-189234号公報(以下「引用例1」という。),特開平8-64470号公報(以下「引用例2」という。),特開平5-235553号公報(以下「引用例3」という。),特開2001-111223号公報(以下「引用例4」という。),特開平9-83141号公報(以下「引用例5」という。),特開平10-215074号公報(以下「引用例6」という。),特開平8-88470号公報(以下「引用例7」という。)には,図面とともに以下の事項が記載されている。(なお,下線は,当合議体において付したものである。以下同じ。)

引用例1:特開2001-189234号公報
(1a)「【請求項1】誘電体層を積層して形成された素体内に配置される面状の第1の内部電極と,
素体内において誘電体層を介して隔てられつつ第1の内部電極と対向して配置される面状の第2の内部電極と,
第1の内部電極に接続されると共に第2の内部電極を貫通しつつこれら内部電極と交差して延びる第1のスルーホール電極と,
第2の内部電極に接続されると共に第1の内部電極を貫通しつつこれら内部電極と交差して延びる第2のスルーホール電極と,
第1のスルーホール電極に接続されて素体の両表面にそれぞれ島状に配置される第1の外部電極と,
第2のスルーホール電極に接続されて素体の両表面にそれぞれ島状に配置される第2の外部電極と,
を有したことを特徴とする積層コンデンサ。」(【特許請求の範囲】)

(1b)「【請求項6】製品厚みが0.2mm以上,スルーホール径が50μm以上,スルーホール数が6本以上を有することを特徴とする請求項4,5の何れかに記載の積層コンデンサ。」(【特許請求の範囲】)

(1c)「【発明の属する技術分野】本発明は,低ESL化を図った積層コンデンサに係り,特に3次元搭載を可能にした積層セラミックチップコンデンサに関するものである。」(【0001】)

(1d)「【課題を解決するための手段】請求項1による積層コンデンサは,誘電体層を積層して形成された素体内に配置される面状の第1の内部電極と,素体内において誘電体層を介して隔てられつつ第1の内部電極と対向して配置される面状の第2の内部電極と,第1の内部電極に接続されると共に第2の内部電極を貫通しつつこれら内部電極と交差して延びる第1のスルーホール電極と,第2の内部電極に接続されると共に第1の内部電極を貫通しつつこれら内部電極と交差して延びる第2のスルーホール電極と,第1のスルーホール電極に接続されて素体の両表面にそれぞれ島状に配置される第1の外部電極と,第2のスルーホール電極に接続されて素体の両表面にそれぞれ島状に配置される第2の外部電極と,を有したことを特徴とする。請求項1に係る積層コンデンサによれば,誘電体層を積層して形成された素体内に,それぞれ面状の第1の内部電極及び第2の内部電極が誘電体層を介して隔てられつつ相互に対向して配置される。また,第2の内部電極を貫通して第1の内部電極に接続される第1のスルーホール電極及び,第1の内部電極を貫通して第2の内部電極に接続される第2のスルーホール電極が,これら内部電極と交差してそれぞれ延びており,さらに,第1のスルーホール電極に接続される第1の外部電極及び第2のスルーホール電極に接続される第2の外部電極が,素体の両表面にそれぞれ島状に配置される。
つまり,素体の表面を形成する平面部に第1の外部電極及び第2の外部電極が配置されており,互いに対向し合う二種類の内部電極が交互に貫通面及び接続面になるように,二種類の内部電極のいずれか一方とそれぞれ接続される二種類のスルーホール電極が,これら外部電極から素体の厚み方向に柱状に延びている。そして,これら二種類のスルーホール電極が通電の際に交互に正負極となって,二種類の内部電極が並列に配置されるコンデンサの電極となる。
本請求項に係る積層コンデンサは,特性上からIC電源の平滑用コンデンサとして例えばMPU(Micro Processing Unit )用の3次元的な構造の多層基板に埋め込まれて上下から接続される形で使用される。」(【0008】-【0010】)

(1e)「【発明の実施の形態】以下,本発明に係る積層コンデンサの第1の実施の形態を図面に基づき説明する。本発明の第1の実施の形態に係る積層コンデンサである3次元搭載対応型の積層セラミックチップコンデンサ10を図1及び図2に示す。これらの図に示すように,誘電体層とされるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体12を主要部として,積層セラミックチップコンデンサ10が構成されている。
この誘電体素体12内のある高さ位置には,面状の第1の内部電極14が配置されており,誘電体素体12内においてセラミック層12Aを隔てた第1の内部電極14の下方には,同じく面状の第2の内部電極16が配置されている。この為,これら第1の内部電極14と第2の内部電極16とが誘電体素体12内において誘電体層を介して隔てられつつ相互に対向して配置されることになる。これら第1の内部電極14及び第2の内部電極16の中心は,誘電体素体12の中心とほぼ同位置に配置されており,また,第1の内部電極14及び第2の内部電極16の縦横寸法は,対応する誘電体素体12の辺の長さより若干小さくされているので,これら第1の内部電極14及び第2の内部電極16の端部は誘電体素体12の端部に面さない構造となっている。
この誘電体素体12内には,第2の内部電極16を貫通して第1の内部電極14に電気的に接続される第1のスルーホール電極18及び,第1の内部電極14を貫通して第2の内部電極16に電気的に接続される第2のスルーホール電極20が,これら内部電極14,16と直交するように交差してそれぞれ延びる形で,柱状に設けられている。尚,これら内部電極14,16及びスルーホール電極18,20はニッケル系の金属で形成されている。
図2に示すように,誘電体素体12の手前側寄りの部分には,この第1のスルーホール電極18と第2のスルーホール電極20とが交互に2つづつ配置されることで,列が形成されている。この列と隣合う誘電体素体12の奥側寄りの部分には,この列と平行であって逆の配列で第1のスルーホール電極18と第2のスルーホール電極20とが交互に2つづつ配置される列が同様に配置されている。これら第1のスルーホール電極18は,誘電体素体12の表面である上下の平面部12Bに島状に配置された第1の外部電極22に電気的に接続されており,また,これら第2のスルーホール電極20は,誘電体素体12の表面に島状に配置された第2の外部電極24に電気的に接続されている。」(【0017】-【0020】)

(1f)「次に,本実施の形態に係る積層セラミックチップコンデンサ10の製造について,図3に基づき説明する。先ず,積層セラミックチップコンデンサ10の製造に際しては,コンデンサとして機能する誘電体材料よりなる複数枚のセラミックグリーンシート30A,30B,30C,30Dを用意する。
この図3に示すように,上面に電極が印刷またはスパッタされていないセラミックグリーンシート30Aの下方にセラミックグリーンシート30Bが位置している。このセラミックグリーンシート30B上には,第1の内部電極14を形成するために,この第1の内部電極14に応じて例えば導電ペーストが印刷又はスパッタされている。さらに,セラミックグリーンシート30Bの下方に位置するセラミックグリーンシート30C上には,上面に電極が印刷またはスパッタされていないセラミックグリーンシート30Cが位置している。このセラミックグリーンシート30Cの下方にセラミックグリーンシート30Dが位置している。このセラミックグリーンシート30D上には,第2の内部電極16を形成するために,この第2の内部電極16に応じて同様に印刷又はスパッタされている。
これらセラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられている。また,内部電極層とされるセラミックグリーンシート30B,30Dの内部電極14,16にスルーホール32と接触しない様に交互に抜き穴34が設けられている。
つまり,第1の内部電極14の手前側に配置された列の最左及び左側から3番目のスルーホール32には,このスルーホール32とそれぞれ同軸状の抜き穴34がこれらスルーホール32より大径に形成されている。また,第1の内部電極14の奥側に配置された列の左側から2番目及び左側から4番目のスルーホール32には,このスルーホール32とそれぞれ同軸状の抜き穴34がこれらスルーホール32より大径に形成されている。さらに,第2の内部電極16には,第1の内部電極14上で抜き穴34が設けられていないスルーホール32に,上記と同様に抜き穴34が形成されている。
そして,それぞれ平面形状を矩形としたセラミックグリーンシート30A,30B,30C,30Dを積層し,これらを一体焼成することにより誘電体素体12を得ると共に,貫通したスルーホール32と各内部電極14,16の抜き穴34の無い箇所とを接続するように,ニッケル金属を主成分としたペーストを流し込み接続させる。この結果,第1のスルーホール電極18及び第2のスルーホール電極20が形成されることになる。
最後に,誘電体素体12の両平面部12Bに外部電極22,24を形成するが,この際めっき処理を用いても良く,Ag,Cｕ等の単体金属を用いても良い。また,外部電極22,24の種類は基板側の接続方法によって種々対応することができる。」(【0022】-【0027】)

(1g)図1は,引用例1の第1の実施の形態に係る積層セラミックチップコンデンサを示す断面図であって,上記摘記(1e),(1f)の記載を参照すれば,同図から,誘電体素体12の表面である上下の平面部12Bに島状に配置された,第1のスルーホール電極18に電気的に接続された第1の外部電極22と,第2のスルーホール電極20に電気的に接続された第2の外部電極24とを有する積層セラミックチップコンデンサを読み取ることができる。

引用例2:特開平8-64470号公報
(2a)「【請求項1】少なくとも穴開け加工対象の誘電体シートを複数枚積層し一体化して,所定数の積層シートを形成し,
前記積層シートの所定位置に貫通孔を形成するとともに,その貫通孔に導体ペーストを流し込み,
前記所定の積層シートの表面または,単独の誘電体シートの表面所定位置に内部導体パターンを形成し,
次いで,前記積層シート及び誘電体シートを所定の順で積層するとともに焼結するようにした積層チップ部品の製造方法。」(【特許請求の範囲】)

(2b)「【産業上の利用分野】本発明は,積層チップ部品の製造方法に関するもので,より具体的には,薄型の誘電体シートを積層配置することによって形成される,移動体通信装置用フィルタ,高周波回路基板,コンデンサ,コイル等の積層チップ部品の製造方法である。」(【0001】)

(2c)「【従来の技術】積層チップ部品の製造方法としては,一般に所定形状の誘電体シート(グリーンシート)を複数枚積層した後,焼結する。その後,切断・研磨して形状を整えた後,その外周囲所定部位に外部パターンを印刷形成する。ところで,係る積層チップ品は,その内部に所定の導体パターンが形成される。そして,係る導体パターンは,内装される誘電体シートの表面にスクリーン印刷等により所定形状のパターンを形成する場合と,異なる層間に存在する上記パターン同士を導通させるために,誘電体シートの所定部位に貫通孔を形成するとともに,そのビア孔内に,導体ペースト(銀ペースト)を充填することによりビアホールを形成する場合がある。そして,従来の製造方法では,一枚の誘電体シート毎にその表面に導体パターンを形成したり,ビアホールを形成したりしている。
また,誘電体シートの製造の際に使用されている溶剤の揮発性が高かったり,またはバインダーの量が多い等の場合には,誘電体シートの厚さが厚いと亀裂が発生するため,1枚の誘電体シートの厚さは薄くなる。すると,剛性が低下して,そのままではパンチングマシンによる貫通孔形成ができないため,例えば図5(A)に示すように,誘電体シート1を中央が開口されたステンレス製の枠2に貼り付けたり,あるいは,同図(B)に示すように,誘電体シート1の片面側に,強固なシート例えばマイラ3を張り付けることで,誘電体シート1を補強する。この状態でパンチングによる貫通孔形成を行なったり,スクリーン印刷を行ったりする。」(【0002】-【0003】)

(2d)「【発明が解決しようとする課題】しかしながら,上記した従来の積層チップ部品の製造方法では,処理対象の誘電体シートの1枚ずつに対して,枠貼工程,ビア(貫通孔)作成工程,ビア充填工程を行なわなければならず,上記した図6に示す積層チップ部品を製造する場合には,本積層工程を行う前の工程だけで,その工程数は63回となり,かなりの時間と労力を費やしてしまう。
また,誘電体シート1が薄いと,温度や湿度等の外部条件の影響を受けて,誘電体シート1に膨脹,収縮等の経時変化が起こりやすくなり,製造される積層チップ部品の歩留まりが悪くなる。
本発明は,上記した背景に鑑みてなされたもので,その目的とするところは,上記した問題点を解決し,外部条件に影響されず,また,製造の工程数並びに時間を短縮し,加工時に誘電体シート等に亀裂等が発生しない歩留まりのよい積層チップ部品の製造方法を提供することにある。」(【0011】-【0013】)

(2e)「【課題を解決するための手段】上記した目的を達成するため,本発明に係る積層チップ部品の製造方法では,少なくとも穴開け加工対象の誘電体シートを複数枚積層し一体化して,所定数の積層シートを形成する。そして,その積層シートの所定位置に貫通孔を形成するとともに,その貫通孔に導体ペーストを流し込む。また,前記所定の積層シートの表面または,単独の誘電体シートの表面所定位置に内部導体パターンを形成する。次いで,前記積層シート及び誘電体シートを所定の順で積層するとともに焼結するようにした。
そして,好ましくは複数枚の誘電体シートを積層後,ホットプレスを行なうことにより前記積層シートを形成するようにすることである。また,前記積層シートを形成する方法としては,複数の誘電体シートの接合面に,その誘電体シート成形に使用した溶剤を塗布した後,加圧するようにしてもよい。さらには,溶剤単独に替えて,PVBを前記誘電体シート成形に使用した溶剤で溶いたものを用いてもよい。さらに,溶剤または溶剤にPVBを溶いたものを用いて複数の誘電体シートを接着一体化した場合に,その後所定の乾燥処理を行なうようにするとなおよい。
【作用】複数枚の誘電体シートを積層・一体化して形成される積層シートに対して貫通孔の形成を行ない,その後その貫通孔内に導体ペーストを充填する。すると,従来は単独の誘電体シート1枚毎に上記各処理を行っていたため,それに比べ,少ない加工数で貫通孔等が形成されることになる。
また,誘電体シートを複数枚重ね合わせることで,積層シート全体の厚さが厚くなり,強度が増す。これにより,貫通孔を形成する際に受けるストレスに対する耐圧が向上する。また,周囲温度などの環境の変化に対しても安定し,膨脹,収縮等の経時変化が少ない。」(【0014】-【0017】)

(2f)「尚,本発明において,積層シート11を形成するために重ねる誘電体シート10の枚数は複数であり,加工に対して強度を保てる枚数ならば重ねる誘電体シート10の枚数は何枚でもよい。但し,あまり多くすると,ビアホール形成の際にパンチングマシンでの貫通孔形成が困難になる。また,ドリルなどを用いて貫通孔を形成すれば,比較的多数の誘電体シートを積層した場合でも貫通孔を形成することができるが,あまり厚いと係る貫通孔内に導体ペーストを充電することが困難となる。
そこで,本例では強度及びビアホールの加工性の両者を満足する厚さとして100?200μm程度が好ましいため,工程数が少なくなる4枚とした。従って,積層枚数は4枚に限ることなく,条件を満たす範囲で積層枚数は増減し,任意のものをとることができる。」(【0024】-【0025】)

引用例3:特開平5-235553号公報
(3a)「【産業上の利用分野】この発明は,ビアホールおよびその内部に充填される導体からなるビアホール接続部を備えるセラミック多層電子部品に関するものである。この発明が向けられるセラミック多層電子部品としては,セラミック多層回路基板,セラミック多層構造を有するハイブリッドIC,同じくセラミック多層構造を有するLC複合部品などがある。」(【0001】)

(3b)「図2は,その第1の方法を示している。ビアホール24が設けられた複数のセラミックグリーンシート28が重ね合わされた状態とされる。ビアホール24の形成には,たとえば,ドリル,パンチ等が用いられる。セラミックグリーンシート28の各々に,個別にビアホール24を形成した後,ビアホール24を互いに位置合わせしながら,複数のセラミックグリーンシート28を重ね合わせるようにしても,複数のセラミックグリーンシート28を重ね合わせた後で,一連のビアホール24を一挙に形成してもよい。」(【0023】)

(3c)「導体ペースト30をビアホール24内に充填するにあたって,まず,押え板35が矢印38で示すように,下降し,セラミックグリーンシート28が蓋33に向かって押圧される。次いで,ピストン32が,矢印39で示すように,上昇し,シリンダ31内の導体ペースト30が,蓋33の穴34を通して,ビアホール24内に圧入される。次いで,セラミックグリーンシート28は,そのままあるいは1枚ずつ離され,導体ペースト30が乾燥される。」(【0026】)

(3d)「以上,この発明を,セラミック多層回路基板に関連して説明したが,この発明は,さらに,セラミック多層構造およびビアホール接続部を有するものであれば,ハイブリッドICやLC複合部品など,広くセラミック多層電子部品に適用することができる。」(【0037】)

引用例4:特開2001-111223号公報
(4a)「【請求項1】セラミック材料からなる積層された複数のセラミック層および配線導体を備える,多層セラミック基板を製造する方法であって,
前記セラミック材料を含む複数の基板用グリーンシートを用意する工程と,
前記基板用グリーンシートの焼成温度では焼結しないセラミックを含む複数の収縮抑制用グリーンシートを用意する工程と,
前記基板用グリーンシートの特定のものに前記配線導体を形成する工程と,
前記収縮抑制用グリーンシートの特定のものに穴を設ける工程と,
複数の前記基板用グリーンシートを積層してなるもので,前記配線導体を形成している,多層セラミック基板となるべき生の基板用積層体,および前記生の基板用積層体の各主面上にそれぞれ積層される前記収縮抑制用グリーンシートを備え,かつ,前記生の基板用積層体の少なくとも一方の前記主面によって閉じられる開口端を有するキャビティが,前記収縮抑制用グリーンシートに設けられた前記穴によって形成されている,そのような複合積層体を作製する工程と,
多層セラミック基板を得るために前記基板用積層体を焼結させるが,前記収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させるとともに,前記収縮抑制用支持体による拘束力を前記基板用積層体に作用させて,前記基板用積層体の平面方向での収縮を抑制しながら,前記基板用積層体を厚み方向にのみ実質的に収縮させることによって,前記基板用積層体の一部を前記キャビティの内面に沿って盛り上がらせるように,前記複合積層体を焼成する工程と,
前記収縮抑制用支持体を除去する工程とを備える,多層セラミック基板の製造方法。」(【特許請求の範囲】)

(4b)「【請求項4】前記配線導体は,ビアホール導体を備え,前記生の基板用積層体の前記主面の,前記キャビティの開口端を閉じている部分には,前記ビアホール導体の一方端が位置されている,請求項1ないし3のいずれかに記載の多層セラミック基板の製造方法。」(【特許請求の範囲】)

(4c)「【請求項12】セラミック材料からなる積層された複数のセラミック層および配線導体を備え,前記配線導体は,ビアホール導体を備え,一方の主面上には,前記セラミック材料からなる突起が形成され,前記突起の頂部には,前記ビアホール導体の一方端が位置されている,多層セラミック基板。」(【特許請求の範囲】)

(4d)「【発明の属する技術分野】この発明は,多層セラミック基板を得るための焼成工程において,平面方向の収縮を実質的に生じさせないようにすることができる,多層セラミック基板の製造方法に関するもので,特に,焼成工程において,得られた多層セラミック基板の主面上にバンプ電極やスペーサ等として機能させることができる突起を形成するように改良された,多層セラミック基板の製造方法およびこの方法によって製造された多層セラミック基板に関するものである。」(【0001】)

(4e)「しかし,実装密度が高くなるに従って,上述したオフセットはもちろん,ビアホール上でのランド形成さえも困難になってくる。また,半田バンプにおいては比較的多量の半田が用いられるため,たとえば,ビアホール導体に対して,直接,バンプ接続すると,これらビアホール導体と半田バンプと基板との各界面部にストレスが集中しやすくなり,半田または基板に亀裂等の欠陥が生じやすい。
一方,ランド上にバンプを形成せずに,直接,薄い半田膜を介して接続する方法もある。
しかし,ビアホールに充填された導体の表面と基板の表面とは,同一平面上にないことが多く,たとえば,ビアホール導体の表面が基板の表面より低い位置にあると,接続においてオープン不良が生じやすい。また,基板の反りやうねりについても,これが生じないように高精度に管理する必要がある。基板の平面性を良好にするには,研削,研磨等の後加工を施すことが有効であるが,基板表面全体を加工する必要があり,そのためのコストが嵩むため,あまり実用的であるとは言えない。
そこで,この発明の目的は,上述した問題の解決に有効な多層セラミック基板の製造方法およびこの製造方法によって得られる多層セラミック基板を提供しようとすることである。」(【0011】-【0014】)

(4f)「このような多層セラミック基板1の製造方法について,図1ないし図3を順次参照して説明する。
まず,図1を参照して,セラミック層2となるべきセラミック材料を含む複数の基板用グリーンシート24が用意される。
・・・
基板用グリーンシート24の特定のものには,前述した配線導体としての内部導体3,4,…およびビアホール導体5,6,…が形成される。
・・・
収縮抑制用グリーンシート25および26の特定のもの,すなわち収縮抑制用グリーンシート25には,穴27,28,…が設けられる。これら穴27および28は,基板用グリーンシート24に形成されたビアホール導体5および6の各位置に対応する位置にそれぞれ設けられる。
次に,基板用グリーンシート24ならびに収縮抑制用グリーンシート25および26が,図1に示すような順序で積み重ねられ,図2に示すような複合積層体29が作製される。
・・・
基板用積層体30の主面31側に注目すると,収縮用グリーンシート25に設けられた穴27および28は,それぞれ,一連のキャビティ33および34を形成している。これらキャビティ33および34の各々の開口端35および36は,基板用積層体30の主面31によって閉じられている。そして,基板用積層体30の主面31の,キャビティ33および34の開口端35および36を閉じている部分には,ビアホール導体5および6の各一方端がそれぞれ位置されている。
図2に示した複合積層体29は,次いで,その積層方向にプレスされる。
・・・
次いで,複合積層体29は,たとえば1000℃以下の温度で焼成される。
・・・
上述の焼成の結果,図3に示すように,基板用積層体30が焼結されて,多層セラミック基板1が得られる。
・・・
このようにして得られた多層セラミック基板1によれば,突起15および16が,その各頂部にビアホール導体5および6の各一方端を位置させていてバンプ電極を与えているので,これら突起15および16の各々の高ささえ揃っていれば,主面14に多少の凹凸があっても,図5に示すように,マザーボード20上に問題なく搭載することができる。」(【0041】-【0061】)

(4g)「ビアホール導体5および6は,セラミックで構成される突起15および16によって補強された状態となっているのでバンプ電極の機械的強度が高く,また,そのため,多層セラミック基板1の取扱性を良好なものとすることができる。」(【0063】)

(4h)「たとえば,図4に示した多層セラミック基板1における配線導体の設計は,単なる一例にすぎず,その他,種々の回路設計を多層セラミック基板において採用することができる。また,多層セラミック基板内に,たとえば,コンデンサ,インダクタ,抵抗等の受動部品が内蔵されていてもよい。」(【0083】)

(4i)「【発明の効果】以上のように,この発明に係る多層セラミック基板の製造方法によれば,複数の基板用グリーンシートを積層してなるもので,配線導体を形成している,多層セラミック基板となるべき生の基板用積層体,およびこの生の基板用積層体の各主面上にそれぞれ積層される収縮抑制用グリーンシートを備える,複合積層体を作製した上で,この複合積層体を焼成することによって,収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させながら,基板用積層体を焼結させて多層セラミック基板を得るようにしているので,基板用積層体の平面方向での収縮が抑制され,また,この収縮のばらつきも低減されるので,得られた多層セラミック基板の寸法精度を高くすることができ,配線導体による配線の高密度化を図ることができる。」(【0085】)

引用例5:特開平9-83141号公報
(5a)「【請求項1】積層した未焼成のセラミックシートの上面に,前記積層したセラミックシート間を貫くビア導体の位置に,突起電極を形成すべき大きさの開孔を有するとともに,前記突起電極の高さに応じた厚さを有する収縮抑制シートを載置してから焼成するようにしたセラミック多層基板の製造方法。」(【特許請求の範囲】)

(5b)「【産業上の利用分野】本発明は,電子機器に使用されるセラミック多層基板の製造方法に関するものである。」(【0001】)

(5c)「そこで本発明は,無収縮基板を利用することによって,セラミック多層基板の焼成と同時に,端子の狭ピッチ化や熱歪にも充分対応できる突起電極を形成することのできる,セラミック多層基板の製造方法を提供する。」(【0007】)

(5d)「【課題を解決するための手段】上記課題を解決するために,本発明のセラミック多層基板の製造方法は,積層した未焼成のセラミックシートの上面に,前記積層したセラミックシート間を貫くビア導体の位置に,突起電極を形成すべき大きさの開孔を有するとともに,前記突起電極の高さに応じた厚さを有する収縮抑制シートを載置してから焼成するようにしたものである。
【作用】上記方法によれば,ビア導体は焼成時に発生する収縮ストレスを受けることなく焼き上がる。したがって収縮抑制シートを除去すると,そのシートの開孔に応じた径と高さの突起電極が現れる。」(【0008】-【0009】)

(5e)「【実施例】 以下,本発明の実施例について,図面を参照しながら説明する。図1は一実施例のセラミック多層基板の製造方法における各工程を示す断面図である。図1(a)において,1,12はアルミナシートであり,積層した未焼成のガラスセラミックシート2の上面及び下面に配置することで,焼成時にガラスセラミックシート2の収縮を制御する。アルミナシート12には,積層したガラスセラミックシート2間の導通を得るビア導体3の位置に,NCパンチでビア導体3と同径の開孔13を形成している。
この状態で焼成を行うと,図1(b)に示すように,アルミナシートは焼結しないが,内部のガラスセラミックシート2は焼結する。このときガラスセラミックシート2は,アルミナシート1,12によりX,Y方向,すなわち平面方向の収縮が抑制され,Z方向すなわち高さ方向は抑制されず,約55?60%に収縮する。
このためアルミナシート12に形成した開孔13の部分は,収縮が抑制されないので,焼成と同時にビア導体3が突起電極として盛り上がってくる。その後アルミナシート1,12を除去すると,図1(c)に示すように,突起電極14を有するセラミック多層基板4が得られる。」(【0010】-【0012】)

(5f)「【発明の効果】以上のように本発明によれば,CSPに適用して好適なセラミック多層基板を得ることができ,特に,狭ピッチ化してもショートがなく,また熱歪の影響も受けにくいセラミック多層基板の突起電極を,焼成と同時に簡単に形成することができる。」(【0016】)

引用例6:特開平10-215074号公報
(6a)「【請求項1】印刷回路配線及び印刷回路部品及びスルーホール(ビアホール)等を有するセラミックグリーンシートを積層し圧着した積層体を焼成して成るセラミック多層基板において,該セラミックグリーンシートの焼成後の厚さ方向の収縮量を,該セラミックグリーンシートに充填した導電体インクの焼成後の厚さ方向の収縮量よりも大きく設定するところの該セラミックグリーンシートの材料及び該導電体インクの材料を選定し,該セラミック多層基板の表面に突出した導体電極を形成することを特徴とするセラミック多層基板。」(【特許請求の範囲】)

(6b)「【発明の属する技術分野】本発明は,電子部品としてのセラミック多層配線板に関するもので」(【0001】)

(6c)「図2(a)において,ガラス・セラミック系多層基板の材料は,主ガラスとして(以下材料組成の%の単位は総て重量%である),
・・・
を主成分として構成される副ガラス材料の粉体とを,以下の比率で混合し,グリーンテープ(シート)に形成する。
・・・
その他に有機のバインダーで,他にレジン,溶剤類を加え,混練して,上記組成のセラミックグリーンシート用の材料をシート化した厚さ 0.05mmから0.3mmに形成したグリーンテープ(シート)を,所望の位置にビア導体用の穴(0.1mmφ?0.3mmφの径または矩形の穴)11をパンチング等を用いて穿孔する。
・・・
次に,図2(b)に示すように,この穿孔中に,ビア(穴)導体用のインク(ビア導体インク)12をメタルマスクを用いた印刷法で埋め込む。
・・・
図2(c)は,ビア(穴)導体用のインク12及び必要な印刷回路配線及び印刷回路部品を持つ5枚のセラミックグリーンシート10を乾燥させておく。これを積層し,100°C,1?1.2kg/mm^(2)の圧力で圧着して積層体14を形成する。それを図2(d)に示す。セラミックグリーンシート10上の13は印刷回路配線及び印刷回路部品であり,15は積層によりそれぞれが接触して連続体となった導電体インクの棒である。
・・・
次に,図2(f)に示した金属ベース付きのセラミックグリーンシートの積層体14をピーク温度850°C前後で焼成し,
・・・
導電体インクよりなる導電体インクの棒15は導電体インクに添加されているフィラー成分(フォレステライトやコーデライト)が作用し,体積減少率が基板材料より小さくなることにより,焼成後のセラミック多層基板の表面に約100?150μm突出した導体電極18を形成する。」(【0023】-【0034】)

(6d)「【発明の効果】以上のように,本発明の請求項1記載セラミック多層基板によれば,印刷回路配線及び印刷回路部品及びスルーホール等を有するセラミックグリーンシートを積層し圧着した積層体を焼成して成るセラミック多層基板であり,該セラミックグリーンシートの焼成後の厚さ方向の収縮量を,該セラミックグリーンシートに充填した導電体インクの焼成後の厚さ方向の収縮量より大きく設定するところの該セラミックグリーンシートの材料及び該導電体インクの材料を選定し,該セラミック多層基板の表面に突出した導体電極を形成することを特徴とするものであり,製造プロセス面で新たに何らの追加工程を加えることなく,所望の突出形状を有する導体電極を得ることができる。」(【0048】)

引用例7:特開平8-88470号公報
(7a)「【請求項2】半導体集積回路等の電子部品を表面に実装する電子部品実装用セラミック多層基板において,
前記電子部品の接続用端子電極に対応して表面に一体形成された所定高さを有する突起電極を有すると共に,
該突起電極は内層部に形成された導体パターンにスルーホールによって接続されていることを特徴とする電子部品実装用セラミック多層基板。」(【特許請求の範囲】)

(7b)「【請求項3】半導体集積回路等の電子部品を表面に実装する電子部品実装用セラミック多層基板の製造方法であって,
所定の導体パターン若しくは導体パターン及びスルーホールが形成された複数のセラミックグリーンシートを積層すると共に,
該セラミックグリーンシートの積層体の表面に,前記電子部品の底面に形成された接続用端子電極に対応して貫通孔が形成され,該貫通孔内に導電接続用材料が充填された熱焼失性のシートを積層し,
前記セラミックグリーンシート及び熱焼失性シートを圧着した後,所定温度にて焼成し,
前記熱焼失性シートを焼失させることにより,表面に所定高さの凸部が一体形成された電極を有するセラミック多層基板を得ることを特徴とする電子部品実装用セラミック多層基板の製造方法。」(【特許請求の範囲】)

(7c)「次に,本発明の第2の実施例を説明する。図5は第2の実施例のセラミック多層基板を示す外観図,図6はその側面断面図である。図において,20はセラミック多層基板(以下,基板と称する)で,絶縁体層20a,20b,磁性体層20c,及び誘電体層20dを積層して構成されている。
磁性体層20c内部にはコイルパターン21が,また誘電体層20d内部にはコンデンサ対向電極22がそれぞれ形成されていると共に,基板20の裏面には表面電極23に導電接続された抵抗体24が実装されている。さらに,基板20の表面には,コンデンサ対向電極22等に接続されたスルーホール25上に一体形成されたAｕ突起電極26a及び表面電極27上に一体形成されたAｕ突起電極26b(凸部)が設けられている。また,基板20の側面には表面電極23,27等に導電接続された外部電極28が形成されている。
前述のセラミック多層基板20の製造方法は次に述べるとおりである。まず,図7に示すように,第1の実施例と同様に光吸収率の悪いベースフィルム上にエチルセルロース溶剤を混練してシート化した厚さ30μmの樹脂シートと,光吸収率の良いフィルムを順に重ねる。これにレーザー光を照射し,光吸収率の良いフィルム及び樹脂シートを貫通する直径50μmの穴7をあける。次に,穴の内部にメッキによってAｕ電極31aを形成する。
この後,上下のフィルムを剥した樹脂シート31と,スルーホール25,内部導体パターン20e,表面電極23,27,コンデンサ対向電極22等が導電ペーストにより形成された絶縁セラミックグリーンシート32,スルーホール25及びコイルパターン21等が導電ペーストにより形成されたフェライトセラミックグリーンシート33,スルーホール25及びコンデンサ対向電極22等が導電ペーストにより形成された誘電体セラミックグリーンシート34を積層した後,圧着して積層体を形成する。
次いで,この積層体を焼成することにより各セラミックグリーンシート32,33,34のセラミックス,及びスルーホール25,内部導体パターン20e,コイルパターン21,コンデンサ対向電極22等の電極のペーストが焼結すると共に,樹脂シート31が焼失するため,表面にAｕ突起電極26a,26bが一体形成されたセラミック多層基板20ができあがる。」(【0022】-【0026】)

(7d)「また,請求項2によれば,基板表面に一体形成された突起電極をバンプとして用い,該突起電極と電子部品の接続用端子電極とが導電接続されるので,基板への電子部品の実装工程が非常に簡略化される。さらに,前記突起電極はスルーホールによって内層部の導体パターンに接続されているので,前記突起電極の間隔を狭く形成することができ,これにより電子部品の接続用端子電極のピッチを狭く形成することが可能となり,電子部品の高密度化を図ることができる。」(【0030】)

(7e)「また,請求項3によれば,焼成時に熱焼失性シートが焼失されるため,表面に所定高さの凸部が一体形成された電極を有するセラミック多層基板を容易に形成することができるので,製造工程を簡略化することができ製造費用を安価に抑えることができる。」(【0031】)

引用発明
引用例1の上記摘記(1a)-(1g)を総合勘案すれば,引用例1には,
「セラミックグリーンシート30Aの下方に,第1の内部電極14を形成するための導電ペーストが印刷又はスパッタされているセラミックグリーンシート30Bを位置させ,その下方にセラミックグリーンシート30Cを位置させ,その下方に第2の内部電極16を形成するための導電ペーストが印刷又はスパッタされているセラミックグリーンシート30Dを位置させ,
これらセラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,
これらセラミックグリーンシート30A,30B,30C,30Dを積層し,これらを一体焼成することにより誘電体素体12を得ると共に,貫通したスルーホール32と各内部電極14,16の抜き穴34の無い箇所とを接続するように,ニッケル金属を主成分としたペーストを流し込み接続させることにより,第1のスルーホール電極18及び第2のスルーホール電極20を形成し,
最後に,誘電体素体12の両平面部12Bに外部電極22,24を形成した,
低ESL化を図った,3次元的な構造の多層基板に埋め込まれて上下から接続される形で使用される積層セラミックチップコンデンサであって,
前記外部電極22,24が,前記誘電体素体12の表面である上下の平面部12Bに島状に配置された,第1のスルーホール電極18に電気的に接続された第1の外部電極22と,第2のスルーホール電極20に電気的に接続された第2の外部電極24である積層セラミックチップコンデンサ。」
の発明(以下「引用発明」という。)が記載されていると認められる。

4 対比
(1)引用発明の「第1の内部電極14」,「第2の内部電極16」は,本願発明1の「電極層」に相当する。また,上記摘記(1e)の「誘電体層とされるセラミックグリーンシート」との記載から,引用発明の「セラミックグリーンシート」が「焼成すること」により「誘電体層」になることは明らかである。そうすると,引用発明の「セラミックグリーンシート30A,30B,30C,30Dを積層し,これらを一体焼成することにより得た誘電体素体12」は,本願発明1の「多数の電極層および誘電体層を交互に積層して成る焼成された積層体」に相当するといえる。また,引用発明の「3次元的な構造の多層基板に埋め込まれて上下から接続される形で使用される積層セラミックチップコンデンサ」は,本願発明1の「基板内蔵用コンデンサ素子」に相当する。そうすると,引用発明は,「多数の電極層および誘電体層を交互に積層して成る焼成された積層体を備えた基板内蔵用コンデンサ素子」に関する発明である点で,本願発明1と一致するといえる。

(2)引用発明の「外部電極」は,「スルーホール電極」によって「内部電極」に電気的に接続しているから,引用発明の「外部電極」は,本願発明1の「引き出し電極部」に相当する。そして,引用発明の「外部電極」は「誘電体素体12の表面である上下の平面部12Bに島状に配置」されており,これは,本願発明1の,「引き出し電極部」が「積層体の表面よりも外側に突出していること」に相当する。

(3)そうすると,本願発明1と引用発明の一致点と相違点は,次のとおりといえる。

＜一致点＞
「多数の電極層および誘電体層を交互に積層して成る焼成された積層体を備えた基板内蔵用コンデンサ素子において,
前記積層体の表面よりも外側に突出している引き出し電極部を有する基板内蔵用コンデンサ素子。」

＜相違点＞
・相違点1:本願発明1が「未焼成の前記積層体を積層方向に貫通することにより複数の貫通孔を形成」したものであるのに対して,引用発明は「セラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,これらセラミックグリーンシート30A,30B,30C,30Dを積層」したものである点。

・相違点2:本願発明1では,「引き出し電極部」が,「貫通孔に導体を充填し,該導体を未焼成の積層体とともに焼成して成る」ものであるのに対して,引用発明では,「外部電極22,24」が,セラミックグリーンシート30A,30B,30C,30Dを積層し,これらを一体焼成することにより誘電体素体12を得ると共に,貫通したスルーホール32と各内部電極14,16の抜き穴34の無い箇所とを接続するように,ニッケル金属を主成分としたペーストを流し込み接続させることにより,第1のスルーホール電極18及び第2のスルーホール電極20を形成し,「最後に,誘電体素体12の両平面部12Bに形成した」ものである点。

5 相違点についての判断
(1)相違点1について
ア 本願発明1は,基板内蔵用コンデンサ素子という「物」の発明である。
一方,本願発明1を特定する事項の一部を構成する「未焼成の前記積層体を積層方向に貫通することにより複数の貫通孔を形成」という発明特定事項は,「未焼成の前記積層体」を準備し,次いで,該「未焼成の前記積層体」を「積層方向に貫通」させるという行為または動作により「複数の貫通孔」を「形成」するという,「経時的要素を含む一定の行為又は動作」を意味している事項であると解されるから,前記発明特定事項は,基板内蔵用コンデンサ素子の「製造方法」と認められる。そうすると,本願発明1は,請求項中に製造方法によって生産物を特定しようとする記載がある発明であるといえる。
ところで,請求項中に製造方法によって生産物を特定しようとする記載がある場合には,その記載が明確でなく理解が困難であるとか,明細書及び図面において定義又は説明されている等の事情により,当該記載を通常の意味とは異なる意味内容と解すべき場合を除き,その記載は最終的に得られた生産物自体を意味しているものと解することが相当といえる。
他方,本願発明1の前記「未焼成の前記積層体を積層方向に貫通することにより複数の貫通孔を形成」は,その記載が明確でなく理解が困難であるとか,明細書及び図面において定義又は説明されている等の事情により,当該記載を通常の意味とは異なる意味内容と解すべき場合にあたるとは認められない。
してみると,本願発明1の「未焼成の前記積層体を積層方向に貫通することにより複数の貫通孔を形成」という発明特定事項は,この製造方法によって得られた生産物自体,すなわち,「積層方向に貫通孔を有する未焼成の積層体」を特定しているものと解することが相当である。
他方,引用発明は「セラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,これらセラミックグリーンシート30A,30B,30C,30Dを積層」した発明である。
そして,「セラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,これらセラミックグリーンシート30A,30B,30C,30Dを積層」した場合に,「積層方向に貫通孔を有する未焼成の積層体」が得られることは明らかである。
そうすると,本願発明1と引用発明は,いずれも,「積層方向に貫通孔を有する未焼成の積層体」という同一の生産物が得られるのであるから,本願発明1と引用発明との間の前記相違点1は,実質的に存在しないといえる。

イ なお,仮に,相違点1が,実質的な相違点であると解しても,引用発明において,相違点1に係る本願発明1の構成を採用することは,以下の理由によって,当業者にとって容易である。

・引用例2に記載された発明に基づく相違点1の容易想到性について
(ア)引用例2の上記摘記(2b)の「本発明は,積層チップ部品の製造方法に関するもので,より具体的には,薄型の誘電体シートを積層配置することによって形成される・・・コンデンサ・・・等の積層チップ部品の製造方法である。」との記載に照らして,引用例2に記載された発明は,「多数の電極層および誘電体層を交互に積層して成る焼成された積層体を備えたコンデンサ素子」に関する発明である点で,引用発明及び本願発明1と共通する技術分野に属する発明であるといえる。
(イ)そして,上記摘記(2c)には,引用例2に記載された発明の【従来の技術】として,「積層チップ部品の製造方法としては,一般に所定形状の誘電体シート(グリーンシート)を複数枚積層した後,焼結する。・・・ところで,係る積層チップ品は,その内部に所定の導体パターンが形成される。そして,係る導体パターンは,・・・異なる層間に存在する上記パターン同士を導通させるために,誘電体シートの所定部位に貫通孔を形成するとともに,そのビア孔内に,導体ペースト(銀ペースト)を充填することによりビアホールを形成する場合がある。そして,従来の製造方法では,一枚の誘電体シート毎に・・・ビアホールを形成したりしている。」ことが記載されている。
(ウ)また,上記摘記(2d)には,前記(イ)に記載された従来の製造方法が「処理対象の誘電体シートの1枚ずつに対して,枠貼工程,ビア(貫通孔)作成工程,ビア充填工程を行なわなければならず・・・かなりの時間と労力を費やしてしまう。また,誘電体シート1が薄いと,温度や湿度等の外部条件の影響を受けて,誘電体シート1に膨脹,収縮等の経時変化が起こりやすくなり,製造される積層チップ部品の歩留まりが悪くなる。」という課題を有していることが記載されている。
(エ)さらに,上記摘記(2e)には,前記(ウ)に記載された課題を解決するための手段として「少なくとも穴開け加工対象の誘電体シートを複数枚積層し一体化して,所定数の積層シートを形成する。そして,その積層シートの所定位置に貫通孔を形成するとともに,その貫通孔に導体ペーストを流し込む。」という方法が記載されている。
(オ)ところで,引用発明は,「セラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,これらセラミックグリーンシート30A,30B,30C,30Dを積層」した積層セラミックチップコンデンサである。
(カ)そうすると,引用例1と引用例2に接した当業者であれば,「セラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,これらセラミックグリーンシート30A,30B,30C,30Dを積層」した引用発明が,一枚の誘電体シート毎にビアホールを形成した引用例2の【従来の技術】に記載された従来の製造方法により製造されたものに相当すると理解して,引用発明が,引用例2に記載された従来の技術と同様な,前記(ウ)の課題を有する可能性に思い至り,引用発明に対して,前記(エ)に記載された方法を適用して,「穴開け加工対象の誘電体シートを複数枚積層し一体化して,所定数の積層シートを形成し,その積層シートの所定位置に貫通孔を形成するとともに,その貫通孔に導体ペーストを流し込む」ようにすること,すなわち,「未焼成の積層体を積層方向に貫通することにより複数の貫通孔を形成」することは,容易に想到し得たことである。
(キ)そして,引用例1の上記摘記(1b)には「製品厚みが0.2mm以上・・・の積層コンデンサ」と記載されており,また,積層するセラミックグリーンシートは,30A,30B,30C,30Dの4枚であり,一方,引用例2の上記摘記(2f)には「積層シート11を形成するために重ねる誘電体シート10の枚数は複数であり,加工に対して強度を保てる枚数ならば重ねる誘電体シート10の枚数は何枚でもよい。・・・また,ドリルなどを用いて貫通孔を形成すれば,比較的多数の誘電体シートを積層した場合でも貫通孔を形成することができる・・・本例では強度及びビアホールの加工性の両者を満足する厚さとして100?200μm程度が好ましいため,工程数が少なくなる4枚とした。従って,積層枚数は4枚に限ることなく,条件を満たす範囲で積層枚数は増減し,任意のものをとることができる 。」と記載されていることから,少なくとも製品厚みが0.2mm程度で積層枚数が4枚である引用発明について,引用例2に記載された方法を適用することを妨げる特段の理由があるとも認められない。
また,このような構成を採用したことによる効果は,当業者の予測し得た範囲内のものである。
したがって,引用発明において,相違点1に係る本願発明1の構成を採用することは当業者にとって容易である。

・引用例3に記載された発明に基づく相違点1の容易想到性について
(ア)引用例3の上記摘記(3a)の「この発明は,ビアホールおよびその内部に充填される導体からなるビアホール接続部を備えるセラミック多層電子部品に関するものである。この発明が向けられるセラミック多層電子部品としては,セラミック多層回路基板,セラミック多層構造を有するハイブリッドIC,同じくセラミック多層構造を有するLC複合部品などがある。」との記載に照らして,引用例3に記載された発明は,「多数の電極層および誘電体層を交互に積層して成る焼成された積層体を備えたコンデンサ素子」に関する発明である引用発明及び本願発明1の,技術的に関連する分野に属する発明であるといえる。
(イ)そして,上記摘記(3b)には「ビアホール24の形成には,たとえば,ドリル,パンチ等が用いられる。セラミックグリーンシート28の各々に,個別にビアホール24を形成した後,ビアホール24を互いに位置合わせしながら,複数のセラミックグリーンシート28を重ね合わせるようにしても,複数のセラミックグリーンシート28を重ね合わせた後で,一連のビアホール24を一挙に形成してもよい」ことが記載されている。
(ウ)すなわち,引用例3の前記記載から,本願の出願前に,ビアホールおよびその内部に充填される導体からなるビアホール接続部を備えるセラミック多層電子部品の技術分野において,積層体に貫通孔を設ける方法として,「セラミックグリーンシート28の各々に,個別にビアホール24を形成した後,ビアホール24を互いに位置合わせしながら,複数のセラミックグリーンシート28を重ね合わせる」方法と,「複数のセラミックグリーンシート28を重ね合わせた後で,一連のビアホール24を一挙に形成」する方法とが,置換可能な技術手段として知られていたことが認められる。
(エ)他方,引用発明の「セラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,これらセラミックグリーンシート30A,30B,30C,30Dを積層」する方法は,引用例3に記載された前記方法のうちの,「セラミックグリーンシート28の各々に,個別にビアホール24を形成した後,ビアホール24を互いに位置合わせしながら,複数のセラミックグリーンシート28を重ね合わせる」方法といえる。
(オ)ところで,一定の課題を解決するための方法として知られている複数の置換可能な方法の中において,いずれの方法を選択するかは当業者の通常の創作能力の発揮にすぎないといえるから,引用発明の特定の工程を,置換可能な他の公知の方法で置き換えることは当業者が適宜なし得たことである。
(カ)そうすると,引用例1と引用例3に接した当業者であれば,引用発明の「セラミックグリーンシート30A,30B,30C,30Dには,相互に同位置で2列に並んで計8個のスルーホール32が設けられており,これらセラミックグリーンシート30A,30B,30C,30Dを積層」する方法に替えて,置換可能な技術手段として知られていた,「複数のセラミックグリーンシート28を重ね合わせた後で,一連のビアホール24を一挙に形成」する方法を採用すること,すなわち,「未焼成の前記積層体を積層方向に貫通することにより複数の貫通孔を形成」することは適宜なし得たことである。
また,このような構成を採用したことによる効果は,当業者の予測し得た範囲内のものである。
したがって,引用発明において,相違点1に係る本願発明1の構成を採用することは当業者にとって容易である。

(2)相違点2について
ア 引用例4,引用例5,引用例6,及び,引用例7に記載された各セラミック多層基板は,いずれも「多数の導体層およびセラミックグリーンシートを交互に積層して焼成した積層体を備えた多層セラミック構造体であって,前記セラミックグリーンシートを積層方向に貫通する複数の貫通孔と,該貫通孔に充填され前記セラミックグリーンシートとともに焼成される導体と,前記積層体の表面よりも外側に突出している,前記導体層に電気的に接続された引き出し電極部を有する多層セラミック構造体」である点で,引用発明及び本願発明1と一致する。

イ また,引用例4の上記摘記(4f),(4h)の「マザーボード20上に問題なく搭載することができる」,「多層セラミック基板内に,たとえば,コンデンサ,インダクタ,抵抗等の受動部品が内蔵されていてもよい」との記載,引用例5の上記摘記(5b)の「本発明は,電子機器に使用されるセラミック多層基板の製造方法に関するものである」との記載,引用例6の上記摘記(6b)の「本発明は,電子部品としてのセラミック多層配線板に関するもの」との記載,及び,引用例7の上記摘記(7c)の「本発明の第2の実施例を説明する。・・・図において,20はセラミック多層基板(以下,基板と称する)で,・・・及び誘電体層20dを積層して構成されている。・・・誘電体層20d内部にはコンデンサ対向電極22がそれぞれ形成されている・・・さらに,基板20の表面には,コンデンサ対向電極22等に接続されたスルーホール25上に一体形成されたAｕ突起電極26a及び表面電極27上に一体形成されたAｕ突起電極26b(凸部)が設けられている。」との記載に照らして,引用例4,引用例5,引用例6,及び,引用例7に記載された各セラミック多層基板は,いずれも,電子機器に使用される多層セラミック構造体といえるところ,引用発明及び本願発明1に係る発明の「セラミック積層コンデンサ素子」もまた,電子機器に使用される多層セラミック構造体といえるから,両者は「電子機器に使用される多層セラミック構造体」である点で一致する。

ウ そうすると,引用例4に記載された「多層セラミック基板の製造方法」に関する発明,引用例5に記載された「セラミック多層基板の製造方法」に関する発明,引用例6に記載された「セラミック多層基板」に関する発明,及び,引用例7に記載された「電子部品実装用セラミック多層基板」に関する発明と,引用発明及び本願発明1と係る発明は,いずれも,「多数の導体層およびセラミックグリーンシートを交互に積層して焼成した積層体を備えた多層セラミック構造体であって,前記セラミックグリーンシートを積層方向に貫通する複数の貫通孔と,該貫通孔に充填され前記セラミックグリーンシートとともに焼成される導体と,前記積層体の表面よりも外側に突出している,前記導体層に電気的に接続された引き出し電極部を有する多層セラミック構造体」であり,かつ,「電子機器に使用される多層セラミック構造体」という共通の技術分野に属する発明であると認められる。

エ ところで,引用例4の上記摘記(4f)には,「セラミック層2となるべきセラミック材料を含む複数の基板用グリーンシート24が用意される。・・・基板用グリーンシート24の特定のものには,前述した配線導体としての内部導体3,4,…およびビアホール導体5,6,…が形成される。・・・収縮抑制用グリーンシート25および26の特定のもの,すなわち収縮抑制用グリーンシート25には,穴27,28,…が設けられる。これら穴27および28は,基板用グリーンシート24に形成されたビアホール導体5および6の各位置に対応する位置にそれぞれ設けられる。次に,基板用グリーンシート24ならびに収縮抑制用グリーンシート25および26が,図1に示すような順序で積み重ねられ,図2に示すような複合積層体29が作製される。・・・基板用積層体30の主面31側に注目すると,収縮用グリーンシート25に設けられた穴27および28は,それぞれ,一連のキャビティ33および34を形成している。これらキャビティ33および34の各々の開口端35および36は,基板用積層体30の主面31によって閉じられている。そして,基板用積層体30の主面31の,キャビティ33および34の開口端35および36を閉じている部分には,ビアホール導体5および6の各一方端がそれぞれ位置されている。図2に示した複合積層体29は,次いで,その積層方向にプレスされる。・・・次いで,複合積層体29は,たとえば1000℃以下の温度で焼成される。・・・上述の焼成の結果,図3に示すように,基板用積層体30が焼結されて,多層セラミック基板1が得られる。・・・このようにして得られた多層セラミック基板1によれば,突起15および16が,その各頂部にビアホール導体5および6の各一方端を位置させていてバンプ電極を与えている」との記載がある。

オ 引用例4の多層セラミック基板の「バンプ電極」は,本願発明1の「引き出し電極部」に相当する。そうすると,引用例4には,「多数の導体層およびセラミックグリーンシートを交互に積層して焼成した積層体を備えた多層セラミック構造体であって,前記セラミックグリーンシートを積層方向に貫通する複数の貫通孔と,該貫通孔に充填され前記セラミックグリーンシートとともに焼成される導体と,前記積層体の表面よりも外側に突出している,前記導体層に電気的に接続された引き出し電極部を有する多層セラミック構造体」を製造するにあたり,前記「引き出し電極部」を,「貫通孔に導体を充填し,該導体を未焼成の積層体とともに焼成して」形成する方法が記載されているものと認められる。

カ また,上記摘記(4g),(4i)には,前記方法を用いた場合の「バンプ電極の機械的強度が高く,また,そのため,多層セラミック基板1の取扱性を良好なものとすることができる」,「得られた多層セラミック基板の寸法精度を高くすることができ,配線導体による配線の高密度化を図ることができる」という利点が示されている。

キ 次に,引用例5について検討すると,引用例5の上記摘記(5e)には,「1,12はアルミナシートであり,積層した未焼成のガラスセラミックシート2の上面及び下面に配置する・・・アルミナシート12には,積層したガラスセラミックシート2間の導通を得るビア導体3の位置に,NCパンチでビア導体3と同径の開孔13を形成している。この状態で焼成を行うと・・・焼成と同時にビア導体3が突起電極として盛り上がってくる。突起電極14を有するセラミック多層基板4が得られる。」との記載があり,ここで,引用例5に記載された多層セラミック基板の「突起電極」は,本願発明1の「引き出し電極部」に相当するから,引用例5には,「多数の導体層およびセラミックグリーンシートを交互に積層して焼成した積層体を備えた多層セラミック構造体であって,前記セラミックグリーンシートを積層方向に貫通する複数の貫通孔と,該貫通孔に充填され前記セラミックグリーンシートとともに焼成される導体と,前記積層体の表面よりも外側に突出している,前記導体層に電気的に接続された引き出し電極部を有する多層セラミック構造体」を製造するにあたり,前記「引き出し電極部」を,「貫通孔に導体を充填し,該導体を未焼成の積層体とともに焼成して」形成する方法が記載されているものと認められ,また,上記摘記(5f)には,上記方法の「狭ピッチ化してもショートがなく,また熱歪の影響も受けにくいセラミック多層基板の突起電極を,焼成と同時に簡単に形成することができる」という利点が示されている。

ク 同様に,引用例6の上記摘記(6c)の「グリーンテープ(シート)に形成する。・・・セラミックグリーンシート用の材料をシート化した厚さ 0.05mmから0.3mmに形成したグリーンテープ(シート)を,所望の位置にビア導体用の穴(0.1mmφ?0.3mmφの径または矩形の穴)11をパンチング等を用いて穿孔する。・・・この穿孔中に,ビア(穴)導体用のインク(ビア導体インク)12をメタルマスクを用いた印刷法で埋め込む。・・・これを積層し・・・圧着して積層体14を形成する。・・・セラミックグリーンシートの積層体14をピーク温度850°C前後で焼成し,・・・導電体インクよりなる導電体インクの棒15は・・・焼成後のセラミック多層基板の表面に約100?150μm突出した導体電極18を形成する」との記載,及び,引用例7の上記摘記(7b)の「所定の導体パターン若しくは導体パターン及びスルーホールが形成された複数のセラミックグリーンシートを積層・・・該セラミックグリーンシートの積層体の表面に,前記電子部品の底面に形成された接続用端子電極に対応して貫通孔が形成され,該貫通孔内に導電接続用材料が充填された熱焼失性のシートを積層・・・所定温度にて焼成・・・表面に所定高さの凸部が一体形成された電極を有するセラミック多層基板を得る」との記載から,引用例6-7にも,「多数の導体層およびセラミックグリーンシートを交互に積層して焼成した積層体を備えた多層セラミック構造体であって,前記セラミックグリーンシートを積層方向に貫通する複数の貫通孔と,該貫通孔に充填され前記セラミックグリーンシートとともに焼成される導体と,前記積層体の表面よりも外側に突出している,前記導体層に電気的に接続された引き出し電極部を有する多層セラミック構造体」を製造するにあたり,前記「引き出し電極部」を,「貫通孔に導体を充填し,該導体を未焼成の積層体とともに焼成して」形成する方法が記載されているものと認められ,また,上記摘記(6d),(7d),(7e)には,上記方法による「製造プロセス面で新たに何らの追加工程を加えることなく,所望の突出形状を有する導体電極を得ることができる」,「突起電極の間隔を狭く形成することができ,これにより電子部品の接続用端子電極のピッチを狭く形成することが可能となり,電子部品の高密度化を図ることができる」,「表面に所定高さの凸部が一体形成された電極を有するセラミック多層基板を容易に形成することができるので,製造工程を簡略化することができ製造費用を安価に抑えることができる」という利点が示されている。

ケ そうすると,上記で検討したように,引用例4-7に記載された発明は,引用発明及び本願発明1の関連する技術分野に属する発明であると認められ,かつ,引用例4-7に記載された発明においては「多数の導体層およびセラミックグリーンシートを交互に積層して焼成した積層体を備えた多層セラミック構造体であって,前記セラミックグリーンシートを積層方向に貫通する複数の貫通孔と,該貫通孔に充填され前記セラミックグリーンシートとともに焼成される導体と,前記積層体の表面よりも外側に突出している,前記導体層に電気的に接続された引き出し電極部を有する多層セラミック構造体」の「引き出し電極部」を形成するにあたり,「貫通孔に導体を充填し,該導体を未焼成の積層体とともに焼成して」形成する方法が採用されており,さらに,前記「貫通孔に導体を充填し,該導体を未焼成の積層体とともに焼成して」形成する方法を採用した場合の利点が引用例4-7に示されているのであるから,引用例1及び引用例4-7に接した当業者であれば,引用発明の「外部電極22,24」を形成する方法として,引用例4-7に示された前記利点を考慮して,引用発明における,セラミックグリーンシート30A,30B,30C,30Dを積層し,これらを一体焼成することにより誘電体素体12を得ると共に,貫通したスルーホール32と各内部電極14,16の抜き穴34の無い箇所とを接続するように,ニッケル金属を主成分としたペーストを流し込み接続させることにより,第1のスルーホール電極18及び第2のスルーホール電極20を形成し,「最後に,誘電体素体12の両平面部12Bに形成」する方法に替えて,引用例4-7に記載された「貫通孔に導体を充填し,該導体を未焼成の積層体とともに焼成して」形成する方法を採用することは容易になし得たことである。
そして,これらの構成を採用したことによる効果は,当業者の予測し得た範囲内のものである。
したがって,引用発明において,相違点2に係る本願発明1の構成を採用することは当業者にとって容易である。

6 むすび
以上のとおり,本願発明1は,引用例1-7に記載された発明に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

したがって,本願の他の請求項に係る発明については検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2011-10-20 
結審通知日 2011-10-25 
審決日 2011-11-08 
出願番号 特願2006-76659(P2006-76659)
審決分類 P 1 8・ 121- Z (H01G)
最終処分 不成立  
前審関与審査官 鈴木 匡明、近藤 聡、酒井 朋広  
特許庁審判長 北島 健次
特許庁審判官 松田 成正
加藤 浩一
発明の名称 基板内蔵用コンデンサ素子  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ