ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1249430 |
| 審判番号 | 不服2011-1448 |
| 総通号数 | 146 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-02-24 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2011-01-21 |
| 確定日 | 2012-01-04 |
| 事件の表示 | 特願2005-204247「半導体実装基板及びその製造方法」拒絶査定不服審判事件〔平成19年 2月 1日出願公開、特開2007- 27255〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成17年7月13日の出願であって、平成22年11月19日付けで拒絶査定がなされ、これに対し、平成23年1月21日に拒絶査定不服審判の請求と同時に特許請求の範囲及び明細書を対象とする手続補正(前置補正)がなされたものである。 上記補正は、補正前の特許請求の範囲の請求項1ないし3を削除するとともに、同請求項4における「前記多層配線層には、・・・を有する」との誤記を「前記多層配線層は、・・・を有する」と訂正するものであって、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第1号の請求項の削除及び同第3号の誤記の訂正を目的とするものに該当し、適法なものである。 第2 原査定 原査定における拒絶理由の概要は、以下のとおりである。 「この出願の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 1.国際公開第2004/105454号公報 2.特開2003-142628号公報」 上記刊行物のうち国際公開第2004/105454号公報を以下「引用例1」といい、特開2003-142628号公報を以下「引用例2」という。 第3 当審の判断 1 本願発明 本願の特許請求の範囲の請求項1に係る発明は、平成23年1月21日付けで補正された特許請求の範囲の請求項1に記載された事項により特定される次のとおりのものである(以下「本願発明」という。)。 「ガラスエポキシ基板又はメタルコア基板からなる支持基板に電極及びスルーホールを形成する工程と、 前記支持基板の一方の面側に凹部を形成する工程と、 前記凹部内に電子部品を配置する工程と、 前記支持基板の前記一方の面側に多層配線層を接合する工程とを有し、 前記多層配線層は、半導体装置に接合される第1の電極と、前記電子部品の電極及び前記支持基板の電極に接合される第2の電極と、前記第1の電極と前記第2の電極との間を電気的に接続する配線及びビアコンタクトとを有することを特徴とする半導体実装基板の製造方法。」 2 刊行物記載事項 (1)本願の出願日前に頒布され、原査定の拒絶の理由に引用された刊行物である引用例1には、配線基板の製造方法に関し、図面とともに次の事項が記載されている。 (1a)「図12は、両面に配線パターンが形成されるコア基板22の製造工程を示す。図12Aは、銅張り積層板からなる基板10を示す。この基板10は、ガラスクロス入りのエポキシ樹脂からなる基材10aの両面に銅箔11を被着したものである。図12Bは、基板10にドリル加工を施し、貫通孔12を形成した状態を示す。図12Cは、基板10の表裏面に形成される配線パターンの電気的導通をとるために、スルーホールめっき(銅めっき)を施した状態を示す。14がスルーホールめっきによって形成された銅めっき層である。 図12Dは、貫通孔12を孔埋め用の樹脂16によって充填した状態を示す。図12Eは、次に、蓋めっきとして銅めっきを基板10の表面に施した状態を示す。この蓋めっきにより、樹脂16の端面を含む基板10の両面の全面が銅めっき層18によって被覆される。図12Fは、基板10の両面に被着している銅めっき層18、14および銅箔11をエッチングして基板10の両面に配線パターン20を形成し、コア基板22を形成した状態を示す。」(明細書1頁9?21行) (1b)「本発明は、絶縁層を介して配線パターンが積層して形成されるビルドアップ層と、コア基板とを各々別個に作成し、これらビルドアップ層とコア基板とを組み合わせて配線基板を作成する配線基板の製造方法であって、平板状に形成された支持体上に、支持体から分離可能にビルドアップ層を形成し、前記コア基板を、前記ビルドアップ層に形成された配線パターンと電気的に接続して、前記支持体上に形成されたビルドアップ層を接合した後、前記ビルドアップ層を前記支持体から分離することによりコア基板にビルドアップ層が接合された基板を形成して、配線基板とすることを特徴とする。」(同3頁2?9行) (1c)「図1Dは、次に、配線パターン43が形成されている支持体100の両面にビルドアップ法によって配線パターン44を形成した状態を示す。46が絶縁層、48がビアである。本実施形態では、図のようにビア48をフィルドビアとし、鉛直方向に柱状にビア48が連なるように形成している。」(同5頁20?23行) (1d)「図2は、支持体100の両面にビルドアップ層60が形成された積層体120の両面に、図12に示した方法によって形成したコア基板22を接合する工程を示す。前述したように、コア基板22は基板10にドリル加工等によって貫通孔を形成し、スルーホールめっきを施し、基板10の両面に配線パターン20を形成したものである。 50は積層体120の両面にコア基板22を接合するために使用するプリプレグである。プリプレグ50にはビルドアップ層60とコア基板22とを電気的に接続するための導電性ペースト52を収容する収容孔が形成され、この収容孔に導電性ペースト52が充填されている。なお、プリプレグ50にかえて熱可塑性樹脂等からなる接着性を有する接着用フィルムを使用することができ、導電性ペースト52にかえてはんだ等の導電材を使用することも可能である。 積層体120の両面にプリプレグ50とコア基板22とを位置合わせし(図2A)、プリプレグ50を介して積層体120とコア基板22とを接合する(図2B)。この接合操作により、導電性ペースト52を介して積層体120の配線パターン44とコア基板22の配線パターン20とが電気的に接続された状態になる。」(同5頁24行?6頁9行) (1e)「図4は、コア基板22に接合されたビルドアップ層60の外面に接続電極を形成して配線基板を形成する工程を示す。図4Aは、ビルドアップ層60の外表面に感光性のソルダーレジスト54を塗布し、露光および現像して接続電極を形成するためのランド部56およびコア基板22の下面の配線パターン20を露出させた状態を示す。図4Bは、ランド部56およびコア基板22の下面の配線パターン20の表面に無電解ニッケルめっきおよび無電解金めっきによる保護めっき58を形成した状態、図4Cは、ランド部56にはんだを印刷し、はんだリフローにより接続電極としてのはんだバンプ59を形成した状態を示す。」(同6頁25行?7頁3行) (1f)「図5は、上述した方法によって形成した配線基板70に半導体チップ72を搭載した半導体装置の例を示す。この半導体装置は、半導体チップ72の搭載位置に合わせて素子搭載孔10bを設けたコア基板22を使用し、半導体チップ72を搭載した直下に回路部品74を搭載可能としたものである。コア基板22にこのような素子搭載孔10bを形成しておけば、キャパシター等の回路部品74はビルドアップ層60のみを介して半導体チップ72と電気的に接続されることになり、この素子搭載孔10bが形成された部分では配線基板は実質的に薄く形成されたこととなり、半導体チップ72と回路部品74とを接続する配線長を短くすることができ、高周波特性の優れた半導体装置として提供することが可能になる。」(同7頁21行?8頁1行) 記載事項1a?1f及び図面の記載を総合すると、引用例には次の発明が記載されているといえる(以下「引用発明」という。)。 「ガラスクロス入りのエポキシ樹脂からなる基材10aの両面に銅箔11を被着した基板10により構成されるコア基板22にドリル加工を施して貫通孔12を形成し、貫通孔12にスルーホールめっきを施し、さらに配線パターン20を形成する工程と、支持体100の両面にビルドアップ法によって、配線パターン44およびビア48をその内部に有するビルドアップ層60を形成して積層体120を構成し、積層体120のビルドアップ層60の配線パターン44とコア基板22の配線パターン20とを電気的に接続するための導電性ペースト52を充填した収容孔を有するプリプレグ50を介して、積層体120の両面にコア基板22を接合する工程と、ビルドアップ層を支持体100から分離することによりコア基板にビルドアップ層が接合された基板を形成する工程と、コア基板22に接合されたビルドアップ層60の外面に接続電極としてのはんだバンプ59を形成する工程と、コア基板22に素子搭載孔10bを形成してその内部に回路部品74を搭載し、回路部品74をビルドアップ層60を介して半導体チップ72と電気的に接続する工程とを有する配線基板の製造方法。」 (2)同じく本願の出願日前に頒布され、原査定の拒絶の理由に引用された刊行物である引用例2には、配線基板に関し、図面とともに次の事項が記載されている。 (2a)「【0022】(実施形態2)次いで、第2の実施の形態について、図2を参照しつつ説明する。なお、上記実施形態1と同様な部分の説明は、省略または簡略化する。本実施形態2の配線基板201の断面図を図2に示す。この配線基板201は、30mm×30mm×0.9mmの略板形状であり、ICチップIC2を搭載する搭載領域205を有する基板表面202と、マザーボードに接続される基板裏面203とを有する。搭載領域205は、10mm×10mmの矩形状領域である。この搭載領域205には、フリップチップ型のICチップIC2の端子と接続されるハンダバンプ(IC接続端子)207が多数形成されている。一方、基板裏面203には、マザーボードの端子と接続される接続パッド(裏面接続端子)209が多数形成されている。 【0023】配線基板201の内部を見ると、この配線基板201は、上記実施形態1と同様のセラミックからなり、厚さ800μmの多層のセラミックコア基板211を備える。そして、セラミックコア基板211のコア表面212上には、2層の表面側樹脂絶縁層241,242が積層されている。一方、コア裏面213上には、樹脂絶縁層が形成されていない。従って、コア裏面213は、基板裏面203でもある。 【0024】このうちセラミックコア基板211には、ICチップIC2の搭載領域205の直下に、コア表面212に開口する10mm×10mm×0.6mmの大きな凹部215が形成されている。そして、この凹部215には、複数のチップコンデンサ(電子部品)221が収容されている。」 (2b)「【0029】次に、セラミックコア基板211の凹部215内に、チップコンデンサ221を収容し、チップコンデンサの裏面側の端子225と、凹部215の底面のコンデンサ用パッド217とをハンダ固着する。その後、凹部215とチップコンデンサ221の隙間に樹脂ペーストを充填して、硬化させる。次に、コア表面212上に、公知の手法により、表面側樹脂絶縁層241を形成する。その後、この表面側絶縁層241に、公知の手法により、ビア導体245及び配線層243を形成する。次に、この表面側樹脂絶縁層241上に、さらに、開口247を有する表面側樹脂絶縁層242を形成する。その後、表面側樹脂絶縁層242の各開口247内にハンダペーストを印刷し、ハンダバンプ207を形成すれば、上記の配線基板201が完成する。」 3 対比・判断 本願発明と引用発明とを対比する。 引用発明の「コア基板22」は、本願発明の「支持基板」に相当する。以下同様に、「回路部品74」は「電子部品」に、「ビルドアップ層60」は「多層配線層」に、「はんだバンプ59」は「第1の電極」に、「配線パターン44」および「ビア48」は「配線」及び「ビアコンタクト」にそれぞれ相当する。 引用発明の「配線基板」は半導体チップ72を実装するためのものであるから、引用発明の「配線基板」は本願発明の「半導体実装基板」に相当する。 引用発明の「コア基板22」は、「ガラスクロス入りのエポキシ樹脂からなる基材10aの両面に銅箔11を被着した基板10により構成される」基板であるから、ガラスエポキシ基板であるということができる。したがって、引用発明は、本願発明の「ガラスエポキシ基板又はメタルコア基板からなる支持基板」との要件を備える。 引用発明の「コア基板22」は、「貫通孔12を形成し、貫通孔12にスルーホールめっきを施し」たものであるから、スルーホールを備えたものであるといえる。また、「配線パターン20」を備えることから、当該配線パターンからコア基板の外部へ電気的に接続するための電極をも備えていることは明らかである。したがって、引用発明は、本願発明における「(支持基板の)電極」及び「スルーホール」との要件を備えているといえる。 引用発明の「ビルドアップ層60」は、コア基板22に接合されて電気的に接続されるものであって、コア基板22の配線パターン20へと電気的に接続するための電極として「導電性ペースト52」を備えている。また、回路部品74とも電気的に接続されることから、回路部品側の電極と接続するための電極も同様に備えているものと考えられる。したがって、引用発明は、本願発明における「電子部品の電極及び前記支持基板の電極に接合される第2の電極」との要件を備えているといえる。そして、「ビルドアップ層60」の内部の「配線パターン44」及び「ビア48」によって、これら導電性ペースト及び電極とはんだバンプ59との間が電気的に接続されていることは明らかであるから、引用発明は、本願発明における「第1の電極と前記第2の電極との間を電気的に接続する配線及びビアコンタクト」との要件を備える。 引用発明の「コア基板22」に形成した「素子搭載孔10b」と、本願発明の「支持基板の一方の面側に」形成した「凹部」とは、電子部品を搭載するための空間を支持基板に形成する構成である点で共通する。 したがって、本願発明と引用発明は、 「ガラスエポキシ基板又はメタルコア基板からなる支持基板に電極及びスルーホールを形成する工程と、 前記支持基板に電子部品を搭載するための空間を形成する工程と、 前記空間内に電子部品を配置する工程と、 前記支持基板の前記一方の面側に多層配線層を接合する工程とを有し、 前記多層配線層は、半導体装置に接合される第1の電極と、前記電子部品の電極及び前記支持基板の電極に接合される第2の電極と、前記第1の電極と前記第2の電極との間を電気的に接続する配線及びビアコンタクトとを有することを特徴とする半導体実装基板の製造方法。」 である点で一致し、以下の点で相違する。 [相違点] 電子部品を搭載するための空間を支持基板に形成する構成が、本願発明では「支持基板の一方の面側に」形成した「凹部」であるのに対して、引用発明では「コア基板22」に形成した「素子搭載孔10b」である点。 上記相違点について検討する。 引用例2には、半導体実装基板の製造方法において、セラミックコア基板211(本願発明の「支持基板」に相当)のコア表面212(本願発明の「一方の面側」に相当)に電子部品221を搭載するための凹部215を設け、該凹部に電子部品を搭載し、その後、該コア表面212に2層の表面側樹脂絶縁層241、242(本願発明の「多層配線層」に相当)を順に形成していくことが記載されている(記載事項2a及び2b参照)。引用発明と引用例2に記載された発明とはともに、半導体装置という共通の技術分野に属するものであるから、引用発明において、支持基板における電子部品を搭載するための空間として、素子搭載孔に代えてその一方の面側に形成した凹部を採用し、上記相違点に係る構成とすることは、当業者であれば容易になし得たことといえる。 そして、本願発明の効果も、引用発明及び引用例2の記載事項が有する効果の総和を超えるものではなく、当業者が予測し得た範囲内のものである。 したがって、本願発明は、引用発明及び引用例2の記載事項に基づいて、当業者が容易に発明をすることができたものである。 4 むすび 以上のとおり、本願発明は、引用発明および引用例2の記載事項に基づいて当業者が容易に発明をすることができたものであって、特許法第29条第2項の規定により特許を受けることができない。 そうすると、このような特許を受けることができない発明を包含する本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。 したがって、原査定は妥当であり、結論のとおり審決する。 |
| 審理終結日 | 2011-10-27 |
| 結審通知日 | 2011-11-01 |
| 審決日 | 2011-11-14 |
| 出願番号 | 特願2005-204247(P2005-204247) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 坂本 薫昭 |
| 特許庁審判長 |
千馬 隆之 |
| 特許庁審判官 |
栗山 卓也 小関 峰夫 |
| 発明の名称 | 半導体実装基板及びその製造方法 |
| 代理人 | 岡本 啓三 |