• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1249582
審判番号 不服2010-15023  
総通号数 146 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-02-24 
種別 拒絶査定不服の審決 
審判請求日 2010-07-06 
確定日 2012-01-05 
事件の表示 特願2004-249091「配線基板および半導体装置」拒絶査定不服審判事件〔平成17年 5月19日出願公開、特開2005-129899〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は,平成16年8月27日(優先権主張平成15年8月28日,平成15年9月29日)の出願で,平成22年3月30日付けで拒絶査定がなされ,これに対し,同年7月6日に拒絶査定不服審判の請求がなされた。
その後,当審において,平成23年8月22日付けで拒絶理由を通知したところ,同年10月17日付けで特許請求の範囲及び明細書を対象とする手続補正がなされるとともに意見書が提出された。

第2.当審で通知した拒絶理由
平成23年8月22日付けで通知した拒絶理由の概要は,以下のとおりである。
「本願の請求項に係る発明は,下記の引用例1及び引用例2に記載の発明と周知技術に基いて当業者が容易に発明をすることができたものであるので,特許法第29条第2項の規定により特許を受けることができない。
引用例1:特開2002-348441号公報
引用例2:特開平9-46046号公報 」

第3.本願発明
平成23年10月17日付けでなされた手続補正は,特許請求の範囲を次のとおりに補正するものである。
「【請求項1】
コア基板と,
該コア基板上に配線導体層と絶縁層とが交互に複数積層されてなり,上面に半導体集積回路素子が接続される複数の実装端子を有し,前記コア基板側に開口した凹部が形成されたビルドアップ層と,
前記凹部に収納され,前記実装端子に電気的に接続されるコンデンサと,を備え,
前記ビルドアップ層は,前記コンデンサの側方に位置する第1ビルドアップ部と,前記コンデンサを被覆するように前記第1ビルドアップ部上に設けられた第2ビルドアップ部と,を有し,
前記第1ビルドアップ部及び前記第2ビルドアップ部は,前記配線導体層及び前記絶縁層を有し,
前記コンデンサは,複数の前記実装端子側に位置する主面に一対の電極端子を有しており,
前記一対の電極端子の上方には,各々の前記電極端子に対応して各々の前記実装端子が位置しているとともに,各々の前記電極端子は前記第2ビルドアップ部に位置する前記配線導体層を介して各々の前記実装端子と接続されており,
前記第1ビルドアップ部における前記配線導体層及び前記絶縁層の層数は,前記第2ビルドアップ部における前記配線導体層及び前記絶縁層の層数よりも多いことを特徴とする配線基板。
【請求項2】
前記コア基板は,ガラスエポキシ樹脂から構成される請求項1記載の配線基板。
【請求項3】
前記ビルドアップ層は複数の凹部を有し,それぞれの前記凹部には,前記コンデンサが設けられる請求項1または2記載の配線基板。
【請求項4】
請求項1乃至3のいずれか記載の配線基板の前記実装端子上に前記半導体集積回路素子が配設され,前記半導体集積回路素子と前記コンデンサとが電気的に接続されていることを特徴とする半導体装置。」
上記補正後の請求項1に係る発明を,以下「本願発明」という。

第4.当審の判断
1.刊行物記載事項
当審で通知した拒絶理由に引用された,本願の最先の優先日よりも前に頒布された刊行物である特開2002-348441号公報(以下「引用例1」という)には,図面とともに,次の事項が記載されている。

a)「【0001】
【産業上の利用分野】本発明は,チップコンデンサ,チップインダクタ,チップ抵抗等の電子部品を基板内部に埋め込むための埋め込み樹脂および電子部品を基板内部に埋め込んだ配線基板に関する。特には,埋め込み樹脂上に幅150μm以下の微細配線層を形成した多層配線基板,半導体素子収納用パッケージ等に好適なものである。」

b)「ここにいう「電子部品を埋め込む」とは,コア基板等の基板やビルドアップした絶縁層に設けた開口部(貫通穴(例えば図1)やキャビティ等の凹部(例えば図10)等)の中に電子部品を配置した後,電子部品と開口部との間に生じた隙間に埋め込み樹脂を充填することをいう。特に,厚みが400μm以下の薄いコア基板を用いる場合には,ビルドアップ層に設けたキャビティ内に電子部品を配置するのがよい。」(段落【0019】)

c)「また,コア基板の少なくとも一面に,絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに,開口部をコア基板及びビルドアップ層を貫通するように形成したものを用いることができる。この場合,図11に示すようなコンデンサ内蔵型の多層配線基板であっても,いわゆるガラス-エポキシ複合材料(絶縁基板)の厚みを400μm程度と,通常品の800μmの半分にまで薄くして低背化を図ることができる利点がある。他の例としては,電子部品をコア基板内部に埋め込んだ配線基板(例えば,図1)やビルドアップ層の内部に埋め込んだ配線基板(例えば,図10)を形成できる。」(段落【0019】)

d)「【0037】図1を例にして,本発明の異なる配線基板を詳細に説明する。これは以下のような工程により製造できる。図2に示すように,このコア基板(1)に金型を用いて所定の大きさの貫通孔(開口部:2)を設け,このコア基板の一面にバックテープ(3)を貼り付けた後,バックテープを貼り付けた面を下側にして置く。
【0038】図3に示すように,他方の面から開口部(2)内のパックテープ(3)の粘着面上の所定の位置に,チップコンデンサ(4)をチップマウンタを用いて配置する。ここで用いるチップコンデンサとしては,埋め込み樹脂の回り込みが良いように,コンデンサ本体から突出した電極(5)を有するものを用いるのがよい。図4に示すように,開口部(2)内に配置されたチップコンデンサ(4)と開口部内の隙間に本発明の埋め込み樹脂(6)をディスペンサを用いて流し込む。」

e)「【0040】その後,膨潤液とKMnO_(4)溶液を用いて,埋め込み樹脂(6)の露出面(61)を粗化する。粗化面をPd触媒活性化した後,無電解メッキ,電解メッキの順番で銅メッキ(9)を施す。銅メッキ後の状態を図7に示す。メッキ面の上にレジスト(図示せず)を形成し,所定の配線パターンをパターニングする。不要な銅をNa_(2)S_(2)O_(8)/濃硫酸を用いてエッチング除去する。レジストを剥離して,電源層となる配線(90)の形成を完了する。電源層となる配線形成後の状態を図8に示す。この電源層となる配線層(90)の埋め込み樹脂(6)への密着性を良好にすることで,電源供給用のコンデンサ(4)からの大電流を流しても,配線層(90)がふくれたりピール強度が劣化するのを効果的に防止できる。
【0041】その上に絶縁層となるフィルム(14,15)をラミネートして熱硬化した後,レーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を同じ酸化剤を用いて粗化し,同様の手法で所定の配線パターンを形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして,半導体素子の実装パターンを露光,現像して形成して,ソルダーレジスト層(12)を形成する。その状態を図9に示す。半導体素子を実装する端子電極(13)には,Niメッキ,Auメッキの順番でメッキを施す。その後,ハンダリフロー炉を通して半導体素子(18)を実装する。基板実装を行う電極には,低融点ハンダを用いてハンダボール(17)を形成する。実装部にアンダーフィル材(21)をディスペンサーで充填した後,熱硬化して,図1に示すような,目的とする配線基板の作製を完了する。」

f)図10において数字を付して示される各部材は,図1等において同一の番号が付された部材と対応することは明らかであり,この点を考慮しつつ図10を参照すると,以下の事項が看取できる。
・チップコンデンサ4の側方には,絶縁層26,絶縁層25,絶縁層24がこの順にビルドアップされている。
・絶縁層24の上には,チップコンデンサ4の上方を覆うように,絶縁層23,絶縁層22がこの順にビルドアップされている。
・絶縁層24,絶縁層23,絶縁層22のそれぞれの上面には配線層が形成され,絶縁層22の上面に形成される配線層は複数の端子電極13を構成している。
・2つのチップコンデンサ4のそれぞれには一対の電極5が設けられ,該一対の電極5は,チップコンデンサ4の上面から突出して絶縁層24の上面に形成された配線層に接続され,さらに絶縁層22及び絶縁層23を貫通して設けられる導体を介して端子電極13に接続されている。

上記記載事項a?f及び図面(特に図10)の記載によれば,引用例1には,次の発明(以下「引用発明」という)が記載されているといえる。
「コア基板1上にビルドアップした絶縁層の凹部にチップコンデンサ4を配置した多層配線基板であって,チップコンデンサ4の側方には,絶縁層26,絶縁層25,絶縁層24がこの順にビルドアップされ,絶縁層24の上には,チップコンデンサ4の上方を覆うように,絶縁層23,絶縁層22がこの順にビルドアップされ,絶縁層24,絶縁層23,絶縁層22のそれぞれの上面には配線層が形成され,絶縁層22の上面に形成される配線層により半導体素子18を実装する複数の端子電極13が構成されており,チップコンデンサ4に設けられた一対の電極5は,チップコンデンサ4の上面から突出して絶縁層24の上面に形成された配線層に接続され,さらに絶縁層22及び絶縁層23を貫通して設けられる導体を介して端子電極13に接続される多層配線基板。」

2.対比・判断
本願発明と引用発明とを対比する。
引用発明の「配線層」,「半導体素子18」,「端子電極13」,「チップコンデンサ4」及び「一対の電極5」は,それぞれ本願発明の「配線導体層」,「半導体集積回路素子」,「実装端子」,「コンデンサ」及び「一対の電極端子」に相当する。
引用発明は,チップコンデンサ4の側方に,絶縁層26,絶縁層25,絶縁層24がビルドアップされ,絶縁層24の上に,チップコンデンサ4の上方を覆うように,絶縁層23,絶縁層22がビルドアップされるものであって,これらのビルドアップ層によって形成される凹部にチップコンデンサ4が配置されるものであるから,本願発明における「コア基板側に開口した凹部が形成されたビルドアップ層」,「凹部に収納され」る「コンデンサ」,「コンデンサの側方に位置する第1ビルドアップ部」及び「コンデンサを被覆するように第1ビルドアップ部上に設けられた第2ビルドアップ部」との要件を備える。
引用発明は,絶縁層22の上面に形成される配線層により半導体素子18を実装する複数の端子電極13が構成されるものであるから,本願発明における「上面に半導体集積回路素子が接続される複数の実装端子を有」する「ビルドアップ層」との要件を備える。
引用発明は,チップコンデンサ4に設けられた一対の電極5が,チップコンデンサ4の上面から突出して絶縁層24の上面に形成された配線層に接続され,さらに絶縁層22及び絶縁層23を貫通して設けられる導体を介して端子電極13に接続されるものであるから,本願発明における「コンデンサは,複数の実装端子側に位置する主面に一対の電極端子を有し」及び「各々の電極端子は第2ビルドアップ部に位置する配線導体層を介して各々の実装端子と接続され」との要件を備える。
引用発明は,チップコンデンサの側方に3つの絶縁層が設けられ,その上に,チップコンデンサ4の上方を覆うように2つの絶縁層が設けられるものであるから,本願発明における「第1ビルドアップ部における」「絶縁層の層数は,第2ビルドアップ部における」「絶縁層の層数よりも多い」との要件を備える。
したがって,本願発明と引用発明は,本願発明の表記にしたがえば,
「コア基板と,該コア基板上に配線導体層と絶縁層とが複数積層されてなり,上面に半導体集積回路素子が接続される複数の実装端子を有し,前記コア基板側に開口した凹部が形成されたビルドアップ層と,前記凹部に収納され,前記実装端子に電気的に接続されるコンデンサと,を備え,前記ビルドアップ層は,前記コンデンサの側方に位置する第1ビルドアップ部と,前記コンデンサを被覆するように前記第1ビルドアップ部上に設けられた第2ビルドアップ部と,を有し,前記第2ビルドアップ部は,前記配線導体層及び前記絶縁層を有し,前記コンデンサは,複数の前記実装端子側に位置する主面に一対の電極端子を有しており,各々の前記電極端子は前記第2ビルドアップ部に位置する前記配線導体層を介して各々の前記実装端子と接続されており,前記第1ビルドアップ部における前記絶縁層の層数は,前記第2ビルドアップ部における前記絶縁層の層数よりも多い配線基板。」
の点で一致し,次の点で一応相違する。
なお,本願発明における「第1ビルドアップ部における配線導体層及び絶縁層の層数は,第2ビルドアップ部における配線導体層及び絶縁層の層数よりも多い」とは,配線導体層と絶縁層を合わせた層数を第1ビルドアップ部と第2ビルドアップ部とで比較したものと解する余地もあるが,ここでは,配線導体層と絶縁層のそれぞれの層数を第1ビルドアップ部と第2ビルドアップ部とで比較したものと解した。

[相違点1]
本願発明では,第1ビルドアップ部は,交互に積層される複数の配線導体層及び絶縁層を有し,第1ビルドアップ部における配線導体層の層数は,第2ビルドアップ部における配線導体層の層数よりも多いのに対して,引用発明では,チップコンデンサの側方に設けられるビルドアップ層(本願の第1ビルドアップ部に相当)は,配線層を有しているとはいえない点。

[相違点2]
本願発明では,一対の電極端子の上方に,各々の電極端子に対応して各々の実装端子が位置しているのに対して,引用発明では,一対の電極5の上方に,各々の電極5に対して端子電極13が位置しているといえるか否か,明らかでない点。

相違点1について検討する。電子部品をビルドアップ層内に実装する際,電子部品の側方に位置するビルドアップ部分にも配線導体層を設けることは,引用例1に記載されている(図11参照)ほか,当審で通知した拒絶理由に引用された,本願の最先の優先日よりも前に頒布された刊行物である特開平9-46046号公報にも記載されており(図1参照),当該分野では周知の事項である。引用発明において,チップコンデンサの側方のビルドアップ層におけるそれぞれの絶縁層の上に配線層を形成することは,この周知技術を参酌することにより,当業者が容易に想到し得たことである。また,引用発明において,チップコンデンサの側方のビルドアップ層における絶縁層の具体的な数(3層)や,チップコンデンサの上方を覆うように設けられるビルドアップ層における絶縁層の具体的な数(2層)に格別の意味があるわけではなく,これらの数に制約があるとは考えられないから,例えば,チップコンデンサの側方のビルドアップ層における絶縁層の数を増やすことは,当業者が適宜なし得た事項に過ぎない。そして,チップコンデンサの側方のビルドアップ層における絶縁層の数を増やした上で,それぞれの絶縁層の上に配線層を形成することとすれば,相違点1に係る本願発明の構成が得られるのであるから,結局,相違点1に係る本願発明の構成は,周知技術を参酌することにより当業者が容易に想到し得たということができる。
相違点2について検討する。引用例1の図10を参照すると,各チップコンデンサ4に設けられる一対の電極5の一方は,その真上に位置する端子電極13に接続され,他方の電極5は,真上から少しずれた箇所に位置する端子電極13に接続されている。本願発明における「電極端子の上方に」は,「電極端子よりも上方に」の意味に解することができ,「電極端子の真上に」の意味に解すべき特段の理由はないから,相違点2は,実質的な相違点とはいえない。仮に,「電極端子の真上に」の意味に解すべきであるとしても,上記のとおり,一対の電極5の一方は,その真上に位置する端子電極13に接続されているのであり,他方の電極についても同様に構成すること,すなわち相違点2に係る本願発明の構成は,当業者が容易に想到し得たことである。
以上のことから,本願発明は,引用発明及び周知技術に基づいて,当業者が容易に発明をすることができたものである。

3.むすび
以上のとおり,本願発明は,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであって,特許法第29条第2項の規定により特許を受けることができないものであるから,本願の他の請求項に係る発明について検討するまでもなく,本願は拒絶されるべきものである。
したがって,結論のとおり審決する。
 
審理終結日 2011-10-28 
結審通知日 2011-11-08 
審決日 2011-11-24 
出願番号 特願2004-249091(P2004-249091)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 今井 拓也  
特許庁審判長 千馬 隆之
特許庁審判官 小関 峰夫
栗山 卓也
発明の名称 配線基板および半導体装置  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ