ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1252620 |
| 審判番号 | 不服2009-24382 |
| 総通号数 | 148 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-04-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2009-12-10 |
| 確定日 | 2012-02-23 |
| 事件の表示 | 平成11年特許願第355059号「薄膜トランジスタの製造方法」拒絶査定不服審判事件〔平成13年 6月29日出願公開、特開2001-177099〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成11年12月14日の出願であって、平成20年4月3日付けで最後の拒絶理由が通知され、同年7月9日に意見書及び手続補正書が提出され、平成21年1月23日付けで最後の拒絶理由が通知され、同年5月22日に意見書及び手続補正書が提出されたところ、平成21年5月22日付けの手続補正は同年7月17日付けで却下されるとともに、同日に拒絶査定がされ、これに対し、同年12月10日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。 そして、その後当審において、平成23年2月14日付けで審尋がされ、同年6月14日に回答書が提出されている。 第2 平成21年12月10日付けの手続補正(以下「本件補正」という。)についての補正の却下の決定 [補正却下の決定の結論] 平成21年12月10日付けの手続補正を却下する。 [理由] 1 本件補正の内容 本件補正の内容は、特許請求の範囲を次のとおりに補正するものである。 「【請求項1】 2周波励起型スパッタ成膜室のチャンバー内をヘリウムガス雰囲気とし、上部電極にシリコンターゲットを装着し、下部電極に少なくとも表面が絶縁性である基板を装着した状態で、前記上部電極に第1の高周波電源から高周波電力を供給するとともに直流電源から負荷直流電力を供給し、前記下部電極に第2の高周波電源から高周波電力を供給することで、ヘリウムイオンによってシリコンターゲットがスパッタされて、前記基板上に多結晶シリコン膜を成膜する工程と、 2周波励起プラズマCVD法を用いて、該多結晶シリコン膜表面に絶縁膜を成膜する工程と、 スパッタリングにより、該絶縁膜表面に導電膜を成膜する工程と、 前記多結晶シリコン膜の成膜と前記絶縁膜の成膜と前記導電膜の成膜とを連続して行った後、前記導電膜にフォトリソグラフィー処理および前記導電膜のみをエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程と、 前記ゲート電極の上方からn型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程とを有することを特徴とする薄膜トランジスタの製造方法。」 2 本件補正についての検討 (1)補正の目的の適否及び新規事項の追加について 本件補正を整理すると次のとおりである。 [補正事項1] 平成20年7月9日付けの手続補正書により補正された請求項1(以下「旧請求項1」という。)の「少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程」及び「前記多結晶シリコン膜を、スパッタリングガスとしてヘリウムガスを用いた2周波励起スパッタ法を用いて成膜する」を「2周波励起型スパッタ成膜室のチャンバー内をヘリウムガス雰囲気とし、上部電極にシリコンターゲットを装着し、下部電極に少なくとも表面が絶縁性である基板を装着した状態で、前記上部電極に第1の高周波電源から高周波電力を供給するとともに直流電源から負荷直流電力を供給し、前記下部電極に第2の高周波電源から高周波電力を供給することで、ヘリウムイオンによってシリコンターゲットがスパッタされて、前記基板上に多結晶シリコン膜を成膜する工程」とする。 [補正事項2] 旧請求項1の「該多結晶シリコン膜表面に絶縁膜を成膜する工程」を「2周波励起プラズマCVD法を用いて、該多結晶シリコン膜表面に絶縁膜を成膜する工程」とする。 [補正事項3] 旧請求項1の「次いで該絶縁膜表面に導電膜を成膜する工程」を「スパッタリングにより、該絶縁膜表面に導電膜を成膜する工程」とする。 [補正事項4] 旧請求項1の「とを連続して行った後」を「前記多結晶シリコン膜の成膜と前記絶縁膜の成膜と前記導電膜の成膜とを連続して行った後」とする。 [補正事項5] 旧請求項1の「前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより該導電膜をゲート電極に加工する工程」を「前記導電膜にフォトリソグラフィー処理および前記導電膜のみをエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程」とする。 [補正事項6] 旧請求項1の「前記多結晶シリコン膜に選択性イオン注入処理を施し」を「前記ゲート電極の上方からn型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し」とする。 [補正事項7] 旧請求項1の「前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を「前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」とする。 以下、補正事項1ないし7について検討する。 ア 補正事項1,2,3,5,6及び7について 補正事項1,2,3,5,6及び7は、それぞれ、請求項1に記載した発明を特定するために必要な事項である「基板上に多結晶シリコン膜を成膜する工程」、「該多結晶シリコン膜表面に絶縁膜を成膜する工程」、「該絶縁膜表面に導電膜を成膜する工程」、「前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより該導電膜をゲート電極に加工する工程」、「前記多結晶シリコン膜に選択性イオン注入処理を施し」及び「前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すこと」について、構成を追加してそれぞれの工程について技術的限定を加えるものであって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするもの、すなわち、特許請求の範囲の限定的減縮を目的とするものであるから、特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)に規定する要件を満たしている。 また、補正事項1,2,3,5,6及び7について、それぞれ、本願の願書に最初に添付された明細書(以下「当初明細書」という。また、本願の願書に最初に添付された明細書又は図面をまとめて「当初明細書等」という。)の段落【0028】及び【0031】、【0038】、【0044】、【0048】、【0049】並びに【0050】に記載されており、補正事項1,2,3,5,6及び7は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 したがって、補正事項1,2,3,5,6及び7は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第17条の2第3項(平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)に規定する要件を満たしている。 イ 補正事項4について 補正事項4は、連続して行う各工程を具体的に記載したものであり、特許請求の範囲の限定的減縮を目的とする補正に当たり、当初明細書の段落【0046】に記載されており、補正事項4は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第17条の2第3項及び第4項に規定する要件を満たしている。 以上のとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものであるから、以下において、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか(同法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について検討する。 (2)独立特許要件について ア 本件補正後の発明 本件補正後の請求項1に係る発明は、上記「1 本件補正の内容」に記載したとおりである。 イ 刊行物に記載された発明 (ア)刊行物1:特開平1-200672号公報 原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開平1-200672号公報(以下「刊行物1」という。)には、「コプレーナ型トランジスタ及びその製造方法」(発明の名称)に関して、第1図ないし第4図とともに以下の事項が記載されている(下線は当審で付加したもの。以下同様。)。 (a)「〔産業上の利用分野〕 本発明は多結晶シリコンとゲート絶縁膜界面の形成を清浄化プロセスで行なう薄膜トランジスタに係り、連続形成とセルフアライン方式の単純化プロセスによる薄膜トランジスタに関する。」(第2ページ左上欄第14?18行) (b)「〔発明が解決しようとする課題〕 上記従来技術は・・・面倒な方法が採用されている。 本発明の目的は製造プロセスが短く、界面が清浄化されるコプレーナ薄膜トランジスタを考案することにある。」(第2ページ左下欄第6?17行) (c)「〔課題を解決するための手段〕 上記目的は薄膜トランジスタを製作するに当り、透明絶縁基板上に多結晶シリコン膜,ゲート絶縁膜,低抵抗多結晶シリコン膜を連続して成膜することにより、多結晶シリコンとゲート絶縁膜の界面の汚れをなくしている。」(第2ページ左下欄第18行?同ページ右上欄第3行) (d)「〔実施例〕 以下本発明の実施例を説明する。第1図は本発明による薄膜トランジスタの製作プロセス図である。まず(1)に示したように絶縁基板2上に多結晶シリコン膜3,ゲート絶縁膜6,リンドープした低抵抗ゲート多結晶シリコン膜11を連続成膜する。膜形成は多結晶シリコン膜3はモノシランガスを原料に、減圧CVD法により・・・成膜した。・・・。ゲート絶縁膜6は常圧CVD法により・・・形成した。ゲート多結晶シリコン膜11は番号3の多結晶シリコン膜と同じ条件で膜厚を1000Å形成した後、基板全体にリンの熱拡散をほどこし膜を低抵抗化した。膜は全て連続形成しているため界面の汚染がない。」(第3ページ左上欄第4?20行) (e)「次にホトリソグラフイーによつて(2)のように島状に堆積層をエツチカツトする。この加工様子を斜視図、第3図にて詳細に説明する。第3図(a)は、島状の堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーする。この状態のものでゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツトする。続いてホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてイオン打込みし、ソース・ドレイン領域8,9を形成する。ドーパントにリンを使用し、・・・」(第3ページ右上欄第3?14行) (f)「次にコプレーナ型薄膜トランジスタを構成する多結晶シリコン上のソース・ドレイン・ゲート部にコンタクトホール13,14,15を形成する。次でスパツタリングによつてAl-Si(2%)を8000Åの厚さに形成した後、ホトリソグラフイーによつてゲート16,ソース17,ドレイン18の電極パターンを形成する。」(第3ページ左下欄第10?17行) 以上、第1?4図を参酌してまとめると、刊行物1には次の発明(以下「引用発明」という。)が記載されているものと認められる。 「モノシランガスを原料に、減圧CVD法により、絶縁基板2上に多結晶シリコン膜3を成膜する工程と、 常圧CVD法により、該多結晶シリコン膜3表面にゲート絶縁膜6を成膜する工程と、 減圧CVD法による成膜及びリンの熱拡散処理により、該ゲート絶縁膜6表面に低抵抗ゲート多結晶シリコン膜11を成膜する工程と、 前記多結晶シリコン膜3の成膜と前記ゲート絶縁膜6の成膜と前記低抵抗ゲート多結晶シリコン膜11の成膜とを連続して行った後、ホトリソグラフイーによつて島状に堆積層をエツチカツトし、島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜11さらに前記ゲート絶縁膜6の順にエツチングカツトする工程と、 前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成する工程とを有する薄膜トランジスタの製造方法。」 (イ)刊行物2:特開平3-250622号公報 原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開平3-250622号公報号公報(以下「刊行物2」という。)には、「半導体薄膜の形成方法」(発明の名称)に関して、第1図ないし第5図とともに以下の事項が記載されている。 (a)「[産業の利用分野] 本発明は、半導体薄膜の形成方法、詳しくは非晶質絶縁基板上に高品質の半導体薄膜領域を形成する方法に関するものである。本発明は例えばTFT(Thin Film Transistor)用薄膜成膜技術に好適に用いられる。」(第1ページ右下欄第8?13行) (b)「[発明が解決しようとする課題] しかし上記のようなイオン注入法やレーザー溶融法は、いずれも高温プロセスが必須であるので三次元集積回路への応用も難しいうえに、さらに最近要求の強まっている大面積基板対応や低コスト化のための大面積均一薄膜形成、低温化プロセス、簡易プロセスに対しては大きな障害をもち、・・・高品質薄膜を形成する技術が望まれている。・・・本発明の目的は、大面積非晶質基板上に低温で簡易なプロセスで高品質な半導体薄膜を形成する方法を提供することにある。」(第2ページ右上欄第3行?同ページ左下欄第2行) (c)「第2図に本発明を実施するのに好適に用いられる装置の一例として2周波励起型のバイアススパッタリング装置の概略図を示す。同図において、11が真空チャンバ、12がターゲット、13,14が静電チャック、15が永久磁石、16が非晶質絶縁性基板、17が100MHz高周波電源、18が周波数可変型高周波電源、・・・27,28が直流電源、・・・である。 このような装置に清浄な基板をセットした状態で、プロセスガスを流し、次いでターゲット側より高周波電力を投入してプラズマを発生させ、スパッタリングによる成膜を行なう。導入ガスはAr,Heなどの不活性ガスや・・・でも良い。」(第4ページ左上欄第6行?同ページ右上欄第2行) (d)「さて、クリーニング工程に引き続き、同じチャンバ内で、ターゲットから入射する高周波を 100MHz、200W、ターゲットのDC電圧を-250V、基板側から入射する高周波として50? 250MHz、5? 100Wとしてシリコン薄膜の成膜を行なった。ターゲットはSi(111)FZ、5インチウエハ(・・・)を用いた。アルゴンガス圧力、基板加熱温度は・・・Si薄膜形成工程中は常に一定とした。この時形成されるシリコン薄膜に照射されるArイオンのエネルギーは10? 100eVの値である。このとき非晶質絶縁基板である石英基板上に堆積するSi薄膜の粒径は、基板温度 550℃、シリコン薄膜に照射されるArイオンのエネルギが40eVの場合に、最大の結晶粒径として4μmが得られた。この時は・・・示した。他の場合はそれぞれの条件により数千Å?数μmの粒径の多結晶Si薄膜が得られたが、上記以上の粒径は得られなかった。」(第5ページ左下欄第6行?同ページ右下欄第5行) (ウ)刊行物3:特開平11-274508号公報 原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開平11-274508号公報号公報(以下「刊行物3」という。)には、「薄膜トランジスタの製造方法」(発明の名称)に関して、図1ないし図30とともに以下の事項が記載されている。 (a)「【0001】 【発明の属する技術分野】本発明は、絶縁耐圧を向上した薄膜トランジスタの製造方法に関する。」 (b)「【0023】まず、図3に示すように、透明絶縁基板21上に・・・膜厚50nmの非晶質シリコン層を成膜する。そして、450℃でアニールすることにより、非晶質シリコン層の中の水素濃度を低減させ、エキシマレーザ光を照射して非晶質シリコンを多結晶化させ、半導体薄膜である多結晶シリコン膜35を形成する。・・・。 【0024】次に、図4に示すように、多結晶シリコン膜35上に、基板温度350℃でTEOSおよび酸素を原料ガスとしたプラズマ・エンハンストCVD法により、膜厚100nmのシリコン酸化膜のゲート酸化膜となるゲート絶縁膜36を堆積する。 【0025】そして、スパッタリング法により、ゲート絶縁膜36上に、モリブデンおよびタングステンの合金の導電体膜を形成し、パターニングして、図5および図6に示すように、ゲート層27を形成する。また、ゲート層27を自己整合させ、イオンドーピング法により、不純物、n型の場合には燐、ｐ型の場合にはボロンをドーピング量を1e^(16)aｔmｓ/cm^(2) としてドーピングし、ゲート層27に自己整合したチャネル領域23およびこのチャネル領域23に隣接した低抵抗領域38,38を形成し、エキシマレーザ光を照射して活性化する。 【0026】また、図7および図8に示すように、ゲート絶縁膜36および低抵抗領域38を同時にエッチングして島切りし、ゲート絶縁膜26、ソース領域24およびドレイン領域25を形成する。 【0027】さらに、図1および図2に示すように、全面に、・・・に接続されたゲート電極31、ソース領域24に接続されたソース電極32およびドレイン領域25に接続されたドレイン電極33を形成し、薄膜トランジスタ22を完成する。」 ウ 対比 本件補正後の請求項1に係る発明(以下「補正発明」という。)と引用発明とを対比する。 引用発明の「絶縁基板2」、「ゲート絶縁膜6」、「低抵抗ゲート多結晶シリコン膜11」、「リン」及び「イオン打込み」は、それぞれ補正発明の「少なくとも表面が絶縁性である基板」、「絶縁膜」、「導電膜」、「n型不純物」及び「イオン注入」に相当する。 刊行物1には、「前記多結晶シリコン膜3の成膜と前記ゲート絶縁膜6の成膜と前記低抵抗ゲート多結晶シリコン膜11の成膜とを連続して行った後、ホトリソグラフイーによつて島状に堆積層をエツチカツト」し、「島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバー」し、「ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツト」し、「コンタクトホール13,14,15」を形成し、「ゲート16,ソース17,ドレイン18の電極パターン」を形成することが記載されている。 引用発明の「ホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし」及び「エツチングカツト」は、それぞれ補正発明の「フォトリソグラフィー処理」及び「エッチング処理」に相当する。 また、刊行物1の上記記載を参酌すると、引用発明の「島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツトする工程」は、低抵抗ゲート多結晶シリコン膜11を「ゲート電極に加工」し、ゲート絶縁膜6を「ゲート絶縁膜として残存」させる工程といえるので、引用発明の「前記低抵抗ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツト」する工程は、低抵抗ゲート多結晶シリコン膜11を「ゲート電極に加工」する工程を含むといえる。 したがって、引用発明の当該「前記低抵抗ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツト」する工程は、補正発明の「『前記導電膜にフォトリソグラフィー処理』および『エッチング処理を施すことにより前記導電膜をゲート電極に加工』」する工程に相当するといえる。 また、引用発明の「前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成」における「前記ホトレジストパターン5」は「チヤネル部分となる部分をカバー」しているので、引用発明の「前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成する工程」は、補正発明の「前記ゲート電極の上方からn型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施」す工程に相当する。 したがって、両者は、 「少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程と、 該多結晶シリコン膜表面に絶縁膜を成膜する工程と、 該絶縁膜表面に導電膜を成膜する工程と、 前記多結晶シリコン膜の成膜と前記絶縁膜の成膜と前記導電膜の成膜とを連続して行った後、前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程と、 前記ゲート電極の上方からn型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施す工程とを有する薄膜トランジスタの製造方法。」の点で一致し、以下の5点で相違する。 (相違点1) 「基板上に多結晶シリコン膜を成膜する工程」が、補正発明は、「2周波励起型スパッタ成膜室のチャンバー内をヘリウムガス雰囲気とし、上部電極にシリコンターゲットを装着し、下部電極に少なくとも表面が絶縁性である基板を装着した状態で、前記上部電極に第1の高周波電源から高周波電力を供給するとともに直流電源から負荷直流電力を供給し、前記下部電極に第2の高周波電源から高周波電力を供給することで、ヘリウムイオンによってシリコンターゲットがスパッタ」されて成膜する工程であるのに対し、引用発明では、「モノシランガスを原料に、減圧CVD法」により成膜する工程である点。 (相違点2) 「該多結晶シリコン膜表面に絶縁膜を成膜する工程」が、補正発明は「2周波励起プラズマCVD法」を用いて成膜する工程であるのに対し、引用発明では「常圧CVD法」により成膜する工程である点。 (相違点3) 補正発明は、「スパッタリングにより、該絶縁膜表面に導電膜を成膜する工程」を有するのに対し、引用発明は、「減圧CVD法による成膜及びリンの熱拡散処理により、該ゲート絶縁膜6表面に低抵抗ゲート多結晶シリコン膜11を形成する工程」を有する点。 (相違点4) 補正発明は、「前記ゲート電極の上方からn型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を有するのに対し、引用発明は、「島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜11さらに前記ゲート絶縁膜6の順にエツチングカツトする」する工程で、ゲート絶縁膜6を「ゲート絶縁膜として残存」させており、「前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成する工程」を有するものの、補正発明の上記工程を有していない点。 (相違点5) 「前記導電膜をゲート電極に加工する工程」において「前記導電膜」に施す「エッチング処理」について、補正発明は「前記導電膜のみをエッチングし得るエッチャントを用いたエッチング処理」を施すのに対し、引用発明はエッチング処理で用いるエッチャントが特定されていない点。 エ 判断 上記相違点1ないし相違点5について検討する。 (ア)相違点1について 刊行物2には、例えばTFT用薄膜成膜技術に好適に用いられる、非晶質絶縁基板上に高品質の半導体薄膜領域を形成する方法に関して、2周波励起型のバイアススパッタリング装置の真空チャンバー11内をプロセスガスであるアルゴンガス雰囲気とし、静電チャック13にSiターゲット12を装着し、静電チャック14に非晶質絶縁性基板16を装着した状態で、前記静電チャック13に100MHz高周波電源17から高周波電力を供給するとともに直流電源27からDC電圧を供給し、前記静電チャック14に周波数可変型高周波電源18から高周波電力を供給して、非晶質絶縁基板16上に多結晶Si薄膜を成膜する工程が記載されている。 そして、刊行物2に記載の「2周波励起型のバイアススパッタリング装置の真空チャンバー11」、「静電チャック13」、「Siターゲット12」、「静電チャック14」、「非晶質絶縁性基板16」、「100MHz高周波電源17」、「直流電源27」、「DC電圧」、「周波数可変型高周波電源18」及び「多結晶Si薄膜」は、それぞれ、補正発明の「2周波励起型スパッタ成膜室のチャンバー」、「上部電極」、「シリコンターゲット」、「下部電極」、「少なくとも表面が絶縁性である基板」、「第1の高周波電源」、「直流電源」、「負荷直流電力」、「第2の高周波電源」及び「多結晶シリコン膜」に相当する。 さらに、刊行物2には、真空チャンバー内に導入するプロセスガスはHeでも良い旨が記載されている。 また、刊行物2には、イオンによってSiターゲット12がスパッタされて、非晶質絶縁性基板16上にSi薄膜を成膜しているか記載されていないが、「プロセスガスを流し、次いでターゲット側より高周波電力を投入してプラズマを発生させ、スパッタリングによる成膜を行なう。」と記載されていることから、Siターゲット12がスパッタされてSi薄膜が成膜されていることが示唆されているものと認められる。 したがって、刊行物2に記載の多結晶Si薄膜を成膜する工程は、補正発明における多結晶シリコン膜を成膜する工程とに実質的な差異はない。 そして、引用発明の多結晶シリコン膜を成膜する工程と、刊行物2に記載の多結晶Si薄膜を成膜する工程は、薄膜トランジスタの製作プロセスにおける絶縁性基板上に多結晶シリコン膜を成膜する工程である点で両者は共通するので、引用発明において、基板上に多結晶シリコン膜を成膜する工程における成膜方法として、モノシランガスを原料とする減圧CVD法に換えて、刊行物2に記載の成膜方法を採用することは当業者であれば容易になし得ることである。 (イ)相違点2について 半導体装置の製造方法における絶縁膜の成膜方法として、2周波励起プラズマCVD法を用いて成膜することは周知技術であり、以下の周知例1ないし周知例3に記載されており、しかも、周知例1には、多結晶構造の珪素半導体の表面にゲイト絶縁膜16を2周波プラズマCVD法で形成することが記載されている。 (a)周知例1:特開平6-204480号公報 上記周知例1には、図2とともに次の記載がある。 「【0008】 【実施例】図2は、本発明を構成するためのIGFの縦断面図およびその製造工程を示している。・・・さらにこの第1の半導体2の上に真性またはN^(- )またはP^(- )型の第2の半導体4を形成した。さらに前記第1の半導体2と一対を構成してソース、ドレインとするために前記第1の半導体2と同一導電型を有する第3の半導体5を積層して設けた。」 「【0009】この半導体はガラス基板1上にシランのグロー放電法またはアーク放電法を利用して室温?500℃の温度にて設けたもので、非晶質(アモルファス)または5?100Åの大きさの微結晶性を有する半非晶質(セミアモルファス)または50?500Åの微結晶(マイクロポリクリスタル)またはこれを含む多結晶構造のいわゆる非単結晶の珪素半導体を用いている。」 「【0011】・・・このため、この絶縁膜は、ナトリュームのブロッキング作用を有する窒化珪素(Si_(3 )N_(4-X ),0≦ｘ＜3)または炭化珪素(Si_(X) C_(1-x) ,0≦ｘ＜1)等を用いた。」 「【0012】前記窒化珪素膜を作るには以下の如にした。すなわち、シラン・・・加熱された基板上に13.56MHｚの第2の高周波プラズマを加えた2段のプラズマCVD法を用いた。」 「【0013】かくすることにより、半導体特に第2の半導体14側辺上には、この非単結晶半導体が脱水素化等により劣化することのない低温(200?400℃)でゲイト絶縁膜16を200?1000Åの厚さに形成せしめることができた。」 (b)周知例2:特開平9-293876号公報 上記周知例2には、図2及び4とともに次の記載がある。 「【0032】[実施形態1]図2は本発明の半導体素子基板の第1の実施形態の断面図である。」 「【0038】図3は、図2に示す半導体素子基板を用いて作製された液晶表示装置の断面図である。ここで図2と同一番号は同一部材を示している。」 「【0063】[実施形態2]図4に本発明の半導体素子基板の第2の実施形態の断面図を示す。図中、図2と同じ部材には同じ符号を付して説明を省略する。」 「【0067】図5は図4に示す半導体素子基板を用いて構成された液晶表示装置の断面図である。ここで、図3、図4と同じ部材には同じ符号を付して説明を省略する。」 「【0102】 【実施例】 [実施例1]図3に示す液晶表示装置を以下に示す工程によって作製した。」 「【0109】次に、金属遮光膜23を、シリコン酸化膜22を介して形成した。該シリコン酸化膜22はプラズマCVD法で形成し、Tiを金属遮光膜として用いた。シリコン酸化膜22は温度400℃、・・・、2周波励起のプラズマを用いて堆積速度49.5nm/minの条件下で950nmの厚さに堆積した。」 「【0114】[実施例2]本発明第2の実施例として、図5に示す液晶表示装置を以下に示す工程によって作製した。」 「【0126】続いてプラズマCVD法で第3の酸化膜42を形成し、その上にTiからなる金属遮光膜23を形成した。第3の酸化膜42は、温度400℃、・・・、2周波励起のプラズマを用いて堆積速度49.5nm/minの条件下で950nmの厚さに堆積した。」 「【0127】水素を含む絶縁膜として、プラズマCVD法により第2の窒化膜43を形成した。ここでは、温度400℃、・・・、2周波励起のプラズマを用いて堆積速度20.8nm/minの条件下で厚さ270nmの第2の窒化膜43を形成した。」 (c)周知例3:特開平7-193004号公報 上記周知例3には、次の記載がある。 「【0008】図7(a)?(f)は、前記対向電極間に13.56MHｚの高周波電力と400KHｚの低周波電力とを同時に印加することにより反応容器内にプラズマを発生させる従来の2周波励起型のPECVD装置に、TEOS系ガスを導入することにより、半導体基板表面のSiO_(2) 酸化膜上及びその表面に形成されたAl配線上(即ち、下地上)に更に絶縁被覆のためのSiO_(2) 薄膜を形成した場合の実験結果(縦断面図)を示す。 【0009】尚、13.56MHｚの高周波電力と400KHｚの低周波電力との2周波数の交流電力を同時に適用する技術の詳細は、特公昭59-30130号に開示されており、かかる2周波数の交流電力を適用すれば、高速薄膜生成と品質の向上を実現することができるとされている。」 したがって、引用発明において、多結晶シリコン膜表面に絶縁膜を成膜する工程における成膜方法として、上記周知技術に基づき、常圧CVD法に換えて、2周波励起プラズマCVD法を採用することは当業者であれば適宜なし得ることである。 (ウ)相違点3について 半導体装置の製造方法における導電膜の成膜方法として、スパッタリング法はきわめて一般的な方法の1つであり、絶縁膜表面に導電膜を成膜する方法としても、スパッタリング法により成膜することは慣用手段である。 したがって、引用発明において、絶縁膜表面に導電膜を成膜する工程における成膜方法として、常圧CVD法に換えて、スパッタリング法を採用することは当業者であれば適宜なし得ることである。 (エ)相違点4について 刊行物3には、薄膜トランジスタの製造方法に関して、図1ないし8とともに、多結晶シリコン膜35を形成し、多結晶シリコン膜35上にゲート絶縁膜36を堆積し、ゲート絶縁膜36上に導電体膜を形成し、パターニングしてゲート層27を形成し、ゲート層27を自己整合させ、n型又はｐ型不純物をイオンドーピング法によりドーピングし、ゲート層27に自己整合したチャネル領域23およびこのチャネル領域23に隣接した低抵抗領域38,38を多結晶シリコン膜35に形成し、次いでゲート絶縁膜36および多結晶シリコン膜35を同時にエッチングして島切りし、ゲート絶縁膜26、ソース領域24およびドレイン領域25を形成する工程が記載されている。 先ず、刊行物3には、多結晶シリコン膜35を形成し、多結晶シリコン膜35上にゲート絶縁膜36を堆積し、ゲート絶縁膜36上に導電体膜を形成し、パターニングしてゲート層27を形成する旨が記載されていることから、「多結晶シリコン膜35の形成とゲート絶縁膜36の堆積と導電体膜の形成とを連続して行った後、前記導電体膜をゲート層27に加工する」ことが記載されているものと認められる。 次に、刊行物3には、ゲート層27を自己整合させ、n型又はｐ型不純物をイオンドーピング法によりドーピングし、ゲート層27に自己整合したチャネル領域23およびこのチャネル領域23に隣接した低抵抗領域38,38を多結晶シリコン膜35に形成する旨が記載されていることから、「ゲート層27の上方からn型又はｐ型不純物をイオンドーピング法によりドーピングすることにより多結晶シリコン膜35に選択性イオンドーピング処理」を施すことが示唆されているものと認められる。 そして、半導体装置の製造方法における不純物のドーピング法として、選択性イオン注入法は周知・慣用手段である。 また、刊行物3には、ゲート絶縁膜36および多結晶シリコン膜35を同時にエッチングして島切りし、ゲート絶縁膜26、ソース領域24およびドレイン領域25を形成する旨が記載されていることから、「多結晶シリコン膜35をソース領域24、ドレイン領域25およびチャネル領域23を有する半導体層に加工するとともにゲート絶縁膜36を多結晶シリコン膜35の上面上にゲート絶縁膜として残存させる工程」が記載されているものと認められるが、刊行物3には、「ゲート絶縁膜36および前記多結晶シリコン膜35を同時にエッチングして島切りする」際に、ゲート絶縁膜36および前記多結晶シリコン膜35にフォトリソグラフィー処理およびゲート絶縁膜36および前記多結晶シリコン膜35をエッチングし得るエッチャントを用いたエッチング処理を施すかについて記載されていない。 しかし、半導体装置の製造方法であって、積層された2層を上層を残存させたまま2層を同時にエッチングする方法において、当該2層にフォトリソグラフィー処理および当該2層をエッチングし得るエッチャントを用いて当該エッチング処理を施すことは当業者が通常選択する周知・慣用手段である。 そして、引用発明において、製造する薄膜トランジスタとして、刊行物1の第1図(4)に示される薄膜トランジスタに換えて、刊行物3に記載の薄膜トランジスタを選択することは当業者であれば適宜なし得ることである。 したがって、引用発明において、上記周知・慣用手段を勘案し、「前記多結晶シリコン膜3の成膜と前記ゲート絶縁膜6の成膜と前記低抵抗ゲート多結晶シリコン膜11の成膜とを連続して行った後」に行う「ホトリソグラフイーによつて島状に堆積層をエツチカツトし、島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜11さらに前記ゲート絶縁膜6の順にエツチングカツトする工程と、前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成する工程」に換えて、刊行物3の図5及び図7に示される工程を採用することで、引用発明を補正発明のように「前記ゲート電極の上方からn型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を有するものとすることは当業者であれば容易に想到し得ることである。 (オ)相違点5について 半導体層の製造方法であって、下地層を残存させたまま、導電膜をエッチングする方法において、当該導電膜をエッチングし得るエッチャントを用いて当該エッチング処理を施すことは慣用手段である。 したがって、引用発明において、刊行物3の図5及び図7に示される工程を採用するならば、導電体膜を形成し、パターニングしてゲート層27を形成する工程において、パターニングを導電体膜のみをエッチングし得るエッチャントを用いたエッチング処理とすることは当業者であれば直ちに想到し得る。 (カ)判断についてのまとめ したがって、補正発明は、刊行物1ないし刊行物3に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。 オ 独立特許要件についてのまとめ 以上のとおり、補正発明が特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものであるから、請求項1についての補正を含む本件補正は、特許法第17条の2第5項において準用する同法第126条第5項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項をいう。以下同様、)の規定に適合しない。 3 補正却下の決定についてのむすび 以上検討したとおり、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明 平成21年12月10日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし2に係る発明は、平成20年7月9日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし2に記載された事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その請求項1に記載されている事項により特定される以下のとおりのものである。 「【請求項1】 少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程と、該多結晶シリコン膜表面に絶縁膜を成膜する工程と、次いで該絶縁膜表面に導電膜を成膜する工程とを連続して行った後、前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより該導電膜をゲート電極に加工する工程と、前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程とを有し、 前記多結晶シリコン膜を、スパッタリングガスとしてヘリウムガスを用いた2周波励起スパッタ法を用いて成膜することを特徴とする薄膜トランジスタの製造方法。」 第4 刊行物に記載された発明 刊行物1ないし刊行物3に記載される事項及び「引用発明」は、「第2 2(2)イ 刊行物に記載された発明」に記載したとおりである。 第5 対比 本願発明と引用発明とを対比する。 引用発明の「絶縁基板2」、「ゲート絶縁膜6」、「低抵抗ゲート多結晶シリコン膜11」及び「イオン打込み」は、それぞれ本願発明の「少なくとも表面が絶縁性である基板」、「絶縁膜」、「導電膜」及び「イオン注入」に相当する。 刊行物1には、「前記多結晶シリコン膜3の成膜と前記ゲート絶縁膜6の成膜と前記低抵抗ゲート多結晶シリコン膜11の成膜とを連続して行った後、ホトリソグラフイーによつて島状に堆積層をエツチカツト」し、「島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバー」し、「ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツト」し、「コンタクトホール13,14,15」を形成し、「ゲート16,ソース17,ドレイン18の電極パターン」を形成することが記載されている。 引用発明の「ホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし」及び「エツチングカツト」は、それぞれ本願発明の「フォトリソグラフィー処理」及び「エッチング処理」に相当する。 また、刊行物1の上記記載を参酌すると、引用発明の「島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし、ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツトする工程」は、低抵抗ゲート多結晶シリコン膜11を「ゲート電極に加工」し、ゲート絶縁膜6を「ゲート絶縁膜として残存」させる工程といえるので、引用発明の「ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエツチングカツト」する工程は、低抵抗ゲート多結晶シリコン膜11を「ゲート電極に加工」する工程を含むといえる。 したがって、引用発明の当該「ゲート多結晶シリコン膜11さらにゲート絶縁膜6の順にエッチングカット」する工程は、本願発明の「『前記導電膜にフォトリソグラフィー処理』および『エッチング処理を施すことにより前記導電膜をゲート電極に加工』」する工程に相当するといえる。 また、引用発明の「前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成」における「前記ホトレジストパターン5」は「チヤネル部分となる部分をカバー」しているので、引用発明の「前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成する工程」は、本願発明の「前記多結晶シリコン膜に選択性イオン注入処理を施」す工程に相当する。 したがって、両者は、 「少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程と、該多結晶シリコン膜表面に絶縁膜を成膜する工程と、次いで該絶縁膜表面に導電膜を成膜する工程とを連続して行った後、前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程と、前記多結晶シリコン膜に選択性イオン注入処理を施す工程とを有する薄膜トランジスタの製造方法。」の点で一致し、以下の2点で相違する。 (相違点1) 本願発明は、「前記多結晶シリコン膜を、スパッタリングガスとしてヘリウムガスを用いた2周波励起スパッタ法を用いて成膜する」のに対し、引用発明では、「『モノシランガスを原料に、減圧CVD法により』、『多結晶シリコン膜3を成膜する』」点。 (相違点2) 本願発明は、「前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を有するのに対し、引用発明は、「島状にエツチカツトされた堆積層にホトレジストパターン5をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜11さらに前記ゲート絶縁膜6の順にエツチングカツトする」する工程で、ゲート絶縁膜6を「ゲート絶縁膜として残存」させており、「前記ホトレジストパターン5をマスクに剥出ししてる多結晶シリコン膜3表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域8,9を形成する工程」を有するものの、本願発明の上記工程を有していない点。 第6 当審の判断 以下、相違点1及び相違点2について順次検討すると、それぞれ「第2 2(2)エ(ア)相違点1について」及び「(エ)相違点4について」で検討したとおりである。 また、本願発明が奏する効果も、刊行物1ないし刊行物3に記載された発明及び従来周知の技術から、当業者が容易に予測し得る程度のものである。 したがって、本願発明は、刊行物1ないし刊行物3に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 第7 むすび 以上のとおりであるから、本願は、請求項2に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2011-08-16 |
| 結審通知日 | 2011-09-06 |
| 審決日 | 2011-09-20 |
| 出願番号 | 特願平11-355059 |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 121- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 小出 輝、松田 成正 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
酒井 英夫 恩田 春香 |
| 発明の名称 | 薄膜トランジスタの製造方法 |
| 代理人 | 小林 義教 |
| 代理人 | 園田 吉隆 |