ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1253096 |
| 審判番号 | 不服2010-10337 |
| 総通号数 | 148 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-04-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2010-05-14 |
| 確定日 | 2012-03-05 |
| 事件の表示 | 特願2003-158478「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成16年12月24日出願公開、特開2004-363254〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成15年6月3日の出願であって、平成21年12月24日に手続補正がなされ、平成22年2月8日付けで拒絶査定がなされ、それに対して、同年5月14日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、平成23年9月16日付けで審尋がなされたものである。 2.平成22年5月14日付けの手続補正について 【補正の却下の決定の結論】 平成22年5月14日付けの手続補正を却下する。 【理由】 (1)補正の内容 平成22年5月14日の手続補正(以下「本件補正」という。)は、特許請求の範囲及び発明の詳細な説明を補正するものであって、そのうちの補正前後の請求項は各々以下のとおりである。 (補正前) 「【請求項1】 半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート絶縁膜及び前記ゲート電極を被覆する絶縁層と、前記絶縁層に設けられた配線とを有する半導体装置であって、 前記半導体基板は、前記ゲート電極とトランジスタを形成するソース領域およびドレイン領域と、他のトランジスタのソース領域又はドレイン領域として機能する活性領域と、ソース領域及びドレイン領域のいずれとしても機能しない活性領域とを有しており、 前記配線として、前記ゲート電極に電気的に接続されたゲート電極用配線と、前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域と接続されたソース・ドレイン接続用配線と、前記ソース領域及びドレイン領域のいずれとしても機能しない活性領域と接続され、かつ、前記ゲート電極用配線と絶縁されているダミー配線とを有し、 前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域と、前記ソース領域及びドレイン領域のいずれとしても機能しない活性領域とは、その間に他の活性領域が形成されることなく隣接して形成されていることを特徴とする半導体装置。 【請求項2】 前記ダミー配線は、前記ソース・ドレイン接続用配線と前記ゲート配線との間に形成されている請求項1記載の半導体装置。 【請求項3】 前記ダミー配線は複数存在し、前記複数のダミー配線は、前記ゲート配線の長さ方向に1列に配置されている請求項1に記載の半導体装置。 【請求項4】 前記ゲート電極用配線、前記ダミー配線、および前記ソース・ドレイン接続用配線が、同一の金属材料によって形成されている請求項1?3のいずれか1項に記載の半導体装置。 【請求項5】 前記金属材料が銅を含む金属材料である請求項4記載の半導体装置。 【請求項6】 (a)半導体基板上に、ゲート絶縁膜及びゲート電極の積層体と、前記ゲート電極とトランジスタを形成するソース領域およびドレイン領域と、その間に他の活性領域が形成されることなく隣接して形成された、他のトランジスタのソース領域又はドレイン領域として機能する活性領域、および、ソース領域及びドレイン領域のいずれとしても機能しない活性領域とを形成する工程と、 (b)前記半導体基板上に、前記積層体と、前記ゲート電極とトランジスタを形成する前記ソース領域および前記ドレイン領域、前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域、前記ソース領域及びドレイン領域のいずれとしても機能しない活性領域を被覆する第1の絶縁層を形成する工程と、 (c)前記第1の絶縁層に、前記ゲート電極に電気的に接続されるゲート電極用配線と、 前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域と接続されたソース・ドレイン接続用配線と、前記ソース領域及びドレイン領域のいずれとしても機能しない活性領域と接続され、かつ、前記ゲート電極用配線と絶縁されているダミー配線とを同時に設ける工程と、 (d)前記第1の絶縁層の上に、プラズマプロセスによって、第2の絶縁層を形成する工程とを有することを特徴とする半導体装置の製造方法。 【請求項7】 前記(d)の工程において、前記プラズマプロセスによって発生したプラズマからのチャージング電流を、前記ダミー配線によって排出しながら、前記第2の絶縁層を形成する請求項6記載の半導体装置の製造方法。 【請求項8】 前記(c)の工程において、前記ゲート電極用配線と前記ダミー配線とをダマシン法によって形成する請求項6記載の半導体装置の製造方法。 【請求項9】 前記第1の絶縁層が多層配線を形成するための下地層間絶縁膜であり、 前記第2の絶縁層が多層配線を形成するための層間絶縁膜である請求項6記載の半導体装置の製造方法。 【請求項10】 前記第1の絶縁層及び前記第2の絶縁層が、シリコン酸化膜又はシリコン窒化膜である請求項6?9のいずれかに記載の半導体装置の製造方法。 【請求項11】 前記ダミー配線は、前記ソース・ドレイン接続用配線と前記ゲート配線との間に形成されている請求項6?10のいずれかに記載の半導体装置の製造方法。 【請求項12】 前記ダミー配線は複数存在し、 前記複数のダミー配線は、前記ゲート配線の長さ方向に1列に配置されている請求項6?11のいずれかに記載の半導体装置の製造方法。」 (補正後) 「【請求項1】 半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート絶縁膜及び前記ゲート電極を被覆する絶縁層と、前記絶縁層に設けられた配線とを有する半導体装置であって、 前記半導体基板は、前記ゲート電極とトランジスタを形成するソース領域およびドレイン領域と、他のトランジスタのソース領域又はドレイン領域として機能する活性領域と、 ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域とを有しており、 前記配線として、前記ゲート電極に電気的に接続されたゲート電極用配線と、前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域と接続されたソース・ドレイン接続用配線と、前記ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域と接続され、かつ、前記ゲート電極用配線と絶縁されているダミー配線とを有し、 前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域と、前記ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域とは、その間に他の活性領域が形成されることなく隣接して形成されていることを特徴とする半導体装置。 【請求項2】 前記ダミー配線は、前記ソース・ドレイン接続用配線と前記ゲート配線との間に形成されている請求項1記載の半導体装置。 【請求項3】 前記ダミー配線は複数存在し、前記複数のダミー配線は、前記ゲート配線の長さ方向に1列に配置されている請求項1に記載の半導体装置。 【請求項4】 前記ゲート電極用配線、前記ダミー配線、および前記ソース・ドレイン接続用配線が、同一の金属材料によって形成されている請求項1?3のいずれか1項に記載の半導体装置。 【請求項5】 前記金属材料が銅を含む金属材料である請求項4記載の半導体装置。 【請求項6】 (a)半導体基板上に、ゲート絶縁膜及びゲート電極の積層体と、前記ゲート電極とトランジスタを形成するソース領域およびドレイン領域と、その間に他の活性領域が形成されることなく隣接して形成された、他のトランジスタのソース領域又はドレイン領域として機能する活性領域、および、ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域とを形成する工程と、 (b)前記半導体基板上に、前記積層体と、前記ゲート電極とトランジスタを形成する前記ソース領域および前記ドレイン領域、前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域、前記ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域を被覆する第1の絶縁層を形成する工程と、 (c)前記第1の絶縁層に、前記ゲート電極に電気的に接続されるゲート電極用配線と、前記他のトランジスタのソース領域又はドレイン領域として機能する活性領域と接続されたソース・ドレイン接続用配線と、前記ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域と接続され、かつ、前記ゲート電極用配線と絶縁されているダミー配線とを同時に設ける工程と、 (d)前記第1の絶縁層の上に、プラズマプロセスによって、第2の絶縁層を形成する工程とを有することを特徴とする半導体装置の製造方法。 【請求項7】 前記(d)の工程において、前記プラズマプロセスによって発生したプラズマからのチャージング電流を、前記ダミー配線によって排出しながら、前記第2の絶縁層を形成する請求項6記載の半導体装置の製造方法。 【請求項8】 前記(c)の工程において、前記ゲート電極用配線と前記ダミー配線とをダマシン法によって形成する請求項6記載の半導体装置の製造方法。 【請求項9】 前記第1の絶縁層が多層配線を形成するための下地層間絶縁膜であり、前記第2の絶縁層が多層配線を形成するための層間絶縁膜である請求項6記載の半導体装置の製造方法。 【請求項10】 前記第1の絶縁層及び前記第2の絶縁層が、シリコン酸化膜又はシリコン窒化膜である請求項6?9のいずれかに記載の半導体装置の製造方法。 【請求項11】 前記ダミー配線は、前記ソース・ドレイン接続用配線と前記ゲート配線との間に形成されている請求項6?10のいずれかに記載の半導体装置の製造方法。 【請求項12】 前記ダミー配線は複数存在し、 前記複数のダミー配線は、前記ゲート配線の長さ方向に1列に配置されている請求項6?11のいずれかに記載の半導体装置の製造方法。」 (2)新規事項追加の有無及び補正の目的の適否についての検討 本件補正は、補正前の請求項1及び請求項6の「ソース領域及びドレイン領域のいずれとしても機能しない活性領域」について、「保護ダイオードではない」と限定的に減縮する事項を追加する補正であり、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 そして、「保護ダイオードではない」という事項は、本願の願書に最初に添付した明細書の【0052】段落の記載に基づく補正であり、平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定された新規事項の追加禁止の要件を満たしている。 (3)独立特許要件について (3-1)はじめに 上記(2)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。 (3-2)補正後の請求項1に係る発明 本件補正による補正後の請求項1ないし12に係る発明は、平成22年5月14日の手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし12に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項1に係る発明(以下「補正後の発明」という。)は、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものである。 (3-3)引用刊行物に記載された発明 (3-3-1)原査定の拒絶の理由に引用され、本願の出願日前である平成11年3月16日に頒布された刊行物である特開平11-74523号公報(以下「引用刊行物」という。)には、図1とともに、以下の事項が記載されている。 「【請求項1】 半導体基板の主面側に形成されたMIS構造を有する半導体素子と、少なくとも1層以上の層間絶縁膜と、この層間絶縁膜の接続孔内に形成された第1の機能配線部及び層間絶縁膜上に形成された第2の機能配線部からなり前記半導体素子のゲートに接続された回路動作に使用される機能配線と、この機能配線と離間した領域に設けられ前記半導体基板に接続された回路動作には使用しないダミー配線とを有することを特徴とする半導体装置。」 「【0001】 【発明の属する技術分野】本発明は、半導体装置及びその製造方法、特にチャージングダメージを低減するための配線構造に係る半導体装置及びその製造方法に関する。 【0002】 【従来の技術】半導体装置の製造においては、しばしばRIE等のプラズマによるチャージングダメージが発生し、問題となっている。チャージングダメージの発生原因にはいくつかのものがあるが、その中の一つとして次のような機構がある。すなわち、ゲート電極につながる配線、コンタクト、ビア等がプラズマから電荷を受けてゲート絶縁膜に帯電が生じ、その結果、ゲート電位の上昇により高電界がゲート絶縁膜に印加されてFN電流が流れ、ゲート絶縁膜にダメージを与えるというものである。」 「【0029】 【発明の実施の形態】以下、図面を参照して本発明の好適な実施形態について説明する。図1は、本発明の第1の実施形態を示したものである。11はシリコン基板内に形成されたPウエル、12は素子分離絶縁膜、13はゲート絶縁膜、14はゲート、15はソース又はドレインとなる不純物拡散層、16は層間絶縁膜である。ゲート14には実際の回路動作に使用される機能配線が接続されており、この機能配線は層間絶縁膜16の接続孔内に形成された配線部(以下、層間接続機能配線部と呼ぶ)17及び層間絶縁膜上に形成された配線部(以下、層上機能配線部と呼ぶ)18から構成されている。不純物拡散層19には、実際の回路動作には使用されない(機能配線等から電気的に分離されている)ダミー配線が接続されており、このダミー配線は層間絶縁膜16の接続孔内に形成された配線部(以下、層間接続ダミー配線部と呼ぶ)20及び層間絶縁膜上に形成された配線部(以下、層上ダミー配線部と呼ぶ)21から構成されている。層上機能配線部18と層上ダミー配線部21とは、少なくとも一部の箇所において互いに隣接して配置されている(最小設計配線間距離ルールの5倍以内の距離、或いは1μm以下の距離で隣接していることが好ましい。)。 【0030】層上機能配線部18は層間絶縁膜16上に配線金属を成膜した後これをRIEを用いて加工することにより得られるが、このRIE工程において層上機能配線部18のパターンの近傍に層上ダミー配線部21のパターンが形成されるようにしている。このように層上機能配線部18の近傍に層上ダミー配線部21を形成することにより、RIE工程のほとんどの時間にわたってMOSトランジスタのゲート16の電位とPウエル11の電位とを導電位に保つことができる。したがって、ゲート酸化膜13には高電界が印加されず、チャージングダメージを抑制することができる。 【0031】なお、層上ダミー配線部21の長さはできるだけ短くした方が、層上ダミー配線部21と層上機能配線部18とで形成される配線間容量が低減でき、回路動作の点からは好ましいが、回路動作の点で配線間容量の増大があまり問題にならない場合には、層上ダミー配線部21の長さを長くした方が、チャージングダメージの抑制の点からは好ましい。」 「【図面の簡単な説明】 【図1】本発明の第1の実施形態の断面構成を示した図。 ・・・ 【符号の説明】 11…Pウエル(半導体基板) 11a…Nウエル(半導体基板) 12…素子分離絶縁膜 13…ゲート絶縁膜 14…ゲート 15…ソース、ドレイン(不純物拡散層) 16、31、61、71…層間絶縁膜 17、32…層間接続機能配線部(第1の機能配線部) 18、33…層上機能配線部(第2の機能配線部) 19…P^(+ )不純物拡散層 19a、19b…N^(+ )不純物拡散層 20、34…層間接続ダミー配線部(第1のダミー配線部) 21、35…層上ダミー配線部(第2のダミー配線部) 22a、22b…中間配線 62、72…接続孔 63、73…配線溝 64、74…ダミー接続孔 65、75…ダミー配線溝 66、76…孔内機能配線部(第1の機能配線部) 67、77…溝内機能配線部(第2の機能配線部) 68、78…孔内ダミー配線部(第1のダミー配線部) 69、79…溝内ダミー配線部(第2のダミー配線部)」 (3-3-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「シリコン基板内に形成されたPウエル11中に形成され、ゲート絶縁膜13、ゲート14、ソース又はドレインとなる不純物拡散層15からなるMIS構造を有する半導体素子と、前記シリコン基板上に形成され、ゲート絶縁膜13及びゲート14を被覆する層間絶縁膜16と、前記シリコン基板内に形成された前記Pウエル11中に形成されたP^(+)不純物拡散層19とからなる半導体装置であって、前記ゲート14には、前記層間絶縁膜16の接続孔内に形成された配線部17及び前記層間絶縁膜16上に形成された配線部18から構成され、実際の回路動作に使用される機能配線が接続されており、前記不純物拡散層19には、前記層間絶縁膜16の接続孔内に形成された配線部20及び前記層間絶縁膜16上に形成された配線部21から構成され、実際の回路動作には使用されないダミー配線が接続されている半導体装置。」 (3-4)対比・判断 (3-4-1)刊行物発明の「シリコン基板」、「ゲート絶縁膜13」、「ゲート14」、「層間絶縁膜16」及び「ソース又はドレインとなる不純物拡散層15」は、各々補正後の発明の「半導体基板」、「ゲート絶縁膜」、「ゲート電極」、「絶縁層」及び「トランジスタを形成するソース領域およびドレイン領域」に相当する。 (3-4-2)刊行物発明の「シリコン基板内に形成された」「Pウエル11中に形成されたP^(+)不純物拡散層19」は、保護ダイオードではないことは明らかであるから、刊行物発明の「シリコン基板内に形成された」「Pウエル11中に形成されたP^(+)不純物拡散層19」は、補正後の発明の「ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域」に相当する。なお、本願明細書の【0069】段落の「本発明においては、ダミー配線は、ソース領域及びドレイン領域のいずれとしても機能しない活性領域に電気的に接続されたものであれば良い。また、ダミー配線が接続される活性領域のタイプはn型に限定されず、ｐ型であっても良い。更に、本発明においては、半導体基板は、ｐ型シリコン基板であっても良いし、シリコン基板以外の基板であっても良い。」という記載から、補正後の発明の「ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域」は、「ｐウエル3」に対してｐ型の場合と解されることからも明らかである。また更に、引用刊行物の【0039】段落及び図5には、N^(+)不純物拡散層19bを用いて、ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域の開示もある。 (3-4-3)刊行物発明の「層間絶縁膜16上に形成された配線部18」及び「層間絶縁膜16上に形成された配線部21」は、各々補正後の発明の「ゲート電極用配線」及び「ダミー配線」に相当する。 (3-4-4)そうすると、補正後の発明と刊行物発明とは、 「半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート絶縁膜及び前記ゲート電極を被覆する絶縁層と、前記絶縁層に設けられた配線とを有する半導体装置であって、 前記半導体基板は、前記ゲート電極とトランジスタを形成するソース領域およびドレイン領域と、 ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域とを有しており、 前記配線として、前記ゲート電極に電気的に接続されたゲート電極用配線と、前記ソース領域及びドレイン領域のいずれとしても機能せず、 保護ダイオードではない活性領域と接続され、かつ、前記ゲート電極用配線と絶縁されているダミー配線とを有する半導体装置。」である点で一致し、次の2点で相違する。 (相違点1)補正後の発明では、「他のトランジスタのソース領域又はドレイン領域として機能する活性領域」及び「他のトランジスタのソース領域又はドレイン領域として機能する活性領域と接続されたソース・ドレイン接続用配線」を有するのに対し、刊行物発明では、「他のトランジスタ」に相当するものを有さない点。 (相違点2)補正後の発明では、「他のトランジスタのソース領域又はドレイン領域として機能する活性領域と、」「ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域とは、その間に他の活性領域が形成されることなく隣接して形成されている」のに対し、刊行物発明では、そのような構成を有さない点。 (3-5)判断 以下、相違点1及び2について、まとめて検討する。 引用刊行物には、「【0051】次に、ダミー配線の適用例(適用箇所等)について説明する。ダミー配線の適用箇所としては、例えば、CMOSインバ-タの入力に接続される配線の近傍、SRAMのワード線の近傍、乗算器のデータ線の近傍等をあげることができる。特に、クロック信号線、ワード線、アドレスバス線等のように配線が長く(アンテナ比が高く)、RIE等のプラズマ工程においてゲートと基板との間の電位差が生じ易い配線の近傍に配置すると効果的である。」と記載されており、刊行物発明の「シリコン基板」上には、MOSトランジスタを始め、様々な素子が形成されることが予定されているものと認められる。そして、これらの素子をどのように配置するかは、回路の構成や要求される特性に応じて、当業者が設定すべきことである。したがって、刊行物発明において、シリコン基板に他のMOSトランジスタを形成するとともに、そのソース領域、ドレイン領域に接続する配線を形成することは、当業者が必要に応じて、適宜なし得る程度のことであり、その際、刊行物発明の「P^(+)不純物拡散層19」と、他のMOSトランジスタのソース領域またはドレイン領域の間に、他の活性領域を形成することなく隣接させることは、当業者が必要に応じ適宜設定し得る、単なる設計的事項である。 そうすると、刊行物発明において、補正後の発明のように、「他のトランジスタのソース領域又はドレイン領域として機能する活性領域」及び「他のトランジスタのソース領域又はドレイン領域として機能する活性領域と接続されたソース・ドレイン接続用配線」を有し、「他のトランジスタのソース領域又はドレイン領域として機能する活性領域と、」「ソース領域及びドレイン領域のいずれとしても機能せず、保護ダイオードではない活性領域とは、その間に他の活性領域が形成されることなく隣接して形成されている」構成とすることは、当業者が容易になし得たことである。 よって、上記相違点1及び2は、当業者が容易になし得た範囲に含まれる程度のものである。 (3-6)独立特許要件についてのまとめ 以上、検討したとおり、補正後の発明と刊行物発明との相違点は、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際、独立して特許を受けることができない。 (4)補正の却下についてのむすび 本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。 したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明 平成22年5月14日の手続補正は上記のとおり却下されたので、本願の請求項1ないし12に係る発明は、平成21年12月24日の手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし12に記載されている事項により特定されるとおりのものであって、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正前の請求項1として記載したとおりのものである。 4.刊行物に記載された発明 これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記2.(3-3-1)に記載したとおりの事項及び上記2.(3-3-2)において認定したとおりの発明(刊行物発明)が記載されているものと認められる。 5.判断 上記2.(2)において検討したとおり、補正後の請求項1は、補正前の請求項1に係る発明における発明特定事項である「ソース領域及びドレイン領域のいずれとしても機能しない活性領域」について、「保護ダイオードではない」と限定したものである。逆に言えば本件補正前の請求項1に係る発明(本願発明)は,補正後の発明から上記の限定をなくしたものである。 そうすると、上記2(3)において検討したように、補正後の発明が,引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に当業者が容易に発明をすることができたものといえる。 したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2012-01-06 |
| 結審通知日 | 2012-01-10 |
| 審決日 | 2012-01-23 |
| 出願番号 | 特願2003-158478(P2003-158478) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 須賀 亮介、河本 充雄 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
松田 成正 小野田 誠 |
| 発明の名称 | 半導体装置及びその製造方法 |
| 代理人 | 特許業務法人池内・佐藤アンドパートナーズ |