ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G09G |
|---|---|
| 管理番号 | 1253272 |
| 審判番号 | 不服2009-23805 |
| 総通号数 | 148 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-04-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2009-12-03 |
| 確定日 | 2012-03-07 |
| 事件の表示 | 特願2006- 32521「VA型液晶表示装置及びそのピクセル回路」拒絶査定不服審判事件〔平成19年 6月21日出願公開、特開2007-156379〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1 手続きの経緯 平成18年 2月 9日 特許出願(優先権主張 平成17年12月2日 台湾) 平成21年 3月 3日 拒絶理由通知(同年3月10日発送) 平成21年 7月10日 意見書 平成21年 8月 7日 拒絶査定(同年8月11日送達) 平成21年12月 3日 本件審判請求・補正書 平成22年 9月 7日 審尋(同年9月14日発送) 平成22年12月 7日 回答書 平成23年 5月11日 拒絶理由通知(同年5月17日発送。以下「当審拒絶理由通知」という。) 平成23年 8月10日 意見書・補正書 2 本願発明 本願の特許請求の範囲の請求項1-14に係る発明は、特許請求の範囲の請求項1-14に記載された事項により特定されるとおりのものであるところ、特許請求の範囲の請求項1には、以下のとおり記載されている。 「 VA型液晶表示装置のピクセル回路であり、第一サブピクセル及び第二サブピクセルを包含し、 第一サブピクセルは、第一薄膜トランジスタ、第一液晶コンデンサ、及び第一補助コンデンサを含み、第一薄膜トランジスタのソース電極はデータ線と電気結合し、第一薄膜トランジスタのゲート電極は制御線と電気結合し、第一薄膜トランジスタのドレイン電極は第一液晶コンデンサの一方端及び第一補助コンデンサの一方端と電気結合し、 第二サブピクセルは、第二薄膜トランジスタ、第二液晶コンデンサ、及び第二補助コンデンサを含み、第二薄膜トランジスタのソース電極はデータ線と電気結合し、第二薄膜トランジスタのゲート電極は制御線と電気結合し、第二薄膜トランジスタのドレイン電極は第二液晶コンデンサの一方端及び第二補助コンデンサの一方端と電気結合し、 その内、第一補助コンデンサのもう一方端は結合電極電圧を提供する結合信号線と電気結合し、第二補助コンデンサのもう一方端は共同電圧の共同電圧線に電気結合する故、第一サブピクセルの画素電圧と第二サブピクセルの画素電圧は異なるものとなり、且つ該結合電極電圧は交流電圧とされ、該共同電圧は直流電圧とされ、且つ該結合信号線と該共同電圧線は相互に垂直に配置されたことを特徴とする、VA型液晶表示装置のピクセル回路。」(以下「本願発明」という。) 3 引用発明 3-1 引用する刊行物とその記載事項 当審拒絶理由通知で引用され、本願の優先日前の平成16年3月11日に日本国内で頒布された特開2004-78157号公報(以下「刊行物」という。)には、図面とともに以下の事項が記載されている。 ア 「【請求項1】 それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有し、複数の行および複数の列を有するマトリクス状に配列された複数の画素を備え、 前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる第1副画素および前記第2副画素を有し、 前記第1副画素および前記第2副画素のそれぞれは、 対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、 前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量とを有し、 前記対向電極は、前記第1副画素および前記第2副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第1副画素および前記第2副画素毎に対して電気的に独立である、液晶表示装置。」 イ 「【0009】 ノーマリブラックモードの液晶表示装置には、TNモードの液晶表示装置における視野角特性を改善した液晶表示装置として、近年開発された、…、マルチドメイン・バーティカル・アラインド・モード(MVAモード:特開平11-242225号公報)、…の液晶表示装置等がある。…」 ウ 「【0030】 本発明は液晶表示装置の表示品位を向上できるので、副画素ごとにスイッチング素子を有するアクティブマトリクス型液晶表示装置に好適に適用される。その中でも特に、負の誘電異方性を有するネマチック液晶材料を用いた垂直配向型液晶層を有し、ノーマリブラックモードで表示を行う広視野角型の液晶表示装置に適用することが好ましい。本発明によると、MVAモードやASMモードの液晶表示装置のγ特性の視角依存性を補償するように、副画素に電圧を印加することができる。さらに、本発明による液晶表示装置は、ライン反転駆動や、ドット反転駆動などの、高品位の表示を実現できる駆動方法に対応することが可能である。」 エ 「【0031】 以下、図面を参照しながら、本発明による液晶表示装置の実施形態を説明する。 【0032】 図1は、本実施形態の液晶表示装置の液晶パネルの等価回路を模式的に示す図である。 【0033】 この液晶パネルは、行および列を有するマトリクス状に配列された画素(ドットと呼ぶことがある。)を有するアクティブマトリクス型の液晶パネルである。図1は、n行m列の画素に注目している。 【0034】 それぞれの画素は、第1副画素と第2副画素を有する。図1では、第1副画素に対応する液晶容量をClcOと表記し、第2副画素に対応する液晶容量をClcEと表記している。第1副画素の液晶容量ClcOは、第1副画素電極18aと対向電極17と、これらの間の液晶層によって構成されている。第2副画素の液晶容量ClcEは、第2副画素電極18bと対向電極17と、これらの間の液晶層によって構成されている。第1副画素電極18aはTFT16aを介して信号線14に接続されており、第2副画素電極18bはTFT16bを介して、同じ信号線14に接続されている。TFT16aおよびTFT16bのゲート電極は、共通の走査線12に接続されている。 【0035】 それぞれの第1副画および第2副画素に対応して設けられている第1補助容量および第2補助容量は、図1中では、それぞれClcOおよびClcEと表記している。第1補助容量CcｓOの補助容量電極は、ドレイン電極の延長部16Oを介してTFT16aのドレインに接続されており、第2補助容量CcｓEの補助容量電極は、ドレイン電極の延長部16Eを介してTFT16bのドレインに接続されている。なお、補助容量電極の接続形態は図示した例に限られず、それぞれ対応する副画素電極と同じ電圧が印加されるように電気的に接続されいればよい。即ち、副画素電極とそれぞれ対応する補助容量電極とが直接または間接に電気的に接続されていればよく、例えば、それぞれの副画素電極と対応する補助容量電極とを接続してもよい。(当審注:「第1補助容量および第2補助容量は、図1中では、それぞれClcOおよびClcEと表記している」とあるのは、「第1補助容量および第2補助容量は、図1中では、それぞれCcｓOおよびCcｓEと表記している」の誤記である。) 【0036】 第1補助容量CcｓOの補助容量対向電極は、補助容量配線24O(または24E)に接続されており、第2補助容量CcｓEの補助容量対向電極は、補助容量配線24E(または24O)に接続されている。この構成によって、第1および第2補助容量のそれぞれの補助容量対向電極に異なる補助容量対向電圧を供給することが可能になっている。補助容量対向電極と補助容量配線の接続関係は、後に説明するように、駆動方法(ドット反転駆動など)に応じて、適宜選択される。」 オ 「【0037】 次に、図2を参照しながら、上記構成によって、第1副画素(ClcO)および第2副画素(ClcE)に異なる電圧を印加できる原理を説明する。 【0038】 図2は、図1の画素(n、m)に入力される各種信号の電圧波形とタイミングを示している。(a)は2つのフレームに亘る水平走査期間(H)を示し、(b)はm±1本目の信号線14に供給される表示信号電圧Vｓ(m±1)の波形(破線)を示し、(c)はm本目の信号線14に供給される表示信号電圧(階調信号電圧)Vｓ(m)の波形(実線)を示している。(d)はn本目の走査線12に供給される走査信号電圧(Vg(n))の波形を示しており、(e)および(f)はそれぞれ補助容量配線24Oおよび24Eに供給される補助容量対向電圧(VcｓO、VcｓE)の波形を示している。(g)および(f)は、それぞれ第1副画素の液晶容量ClcOおよび第2副画素の液晶容量ClcEに印加される電圧(VlcO、VlcE)の波形を示している。 【0039】 図2に示した駆動方式は、2Hドット反転+フレーム反転方式の液晶表示装置に本発明を適用した実施形態を示したものである。 【0040】 信号線14に印加される表示信号電圧Vｓは、2本の走査線が選択されるたび(2Hごと)に極性が反転し、且つ、隣接する信号線(例えばVmとV(m±1)に印加される表示信号電圧の極性は逆になっている(2Hドット反転)。また、全ての信号線14に表示信号電圧Vｓはフレーム毎に極性が反転する(フレーム反転)。 【0041】 ここで、補助容量対向電圧VcｓOおよびVcｓEの極性が反転する周期は、表示信号電圧の極性が反転する周期(2H)と同じであり、且つ、位相が1/2周期(1H)ずれている。補助容量対向電圧VcｓOおよびVcｓEは、振幅が同じで、位相が180°異なる波形を有している。 【0042】 図2を参照しながら、液晶容量ClcOおよび液晶容量ClcEに印加される電圧(VlcO、VlcE)が図2のようになる理由を説明する。 【0043】 走査信号電圧Vgがハイレベル(VgH)のときにTFT16aおよび16bnが導通状態となり、信号線14の表示信号電圧Vｓが副画素電極18aおよび18bに印加される。液晶容量ClcOおよびClcEのそれぞれの両端に印加される電圧は、それぞれ、副画素電極18aおよび18bの電圧と、対向電極17の電圧(Vcｏm)との差である。即ち、VlcO=Vｓ-Vcｏm(VlcE=Vｓ-Vcｏm)である。 【0044】 (n×h-Δｔ)秒後に、走査線信号電圧VgがON状態である高電圧VgHからOFF状態の低電圧VgL(＜Vｓ)に切り替わると、いわゆる引込み現象の影響で、副画素電極18aおよび18bの電圧がVdだけ下がる。このVd低下分だけ対向電極17の電圧Vcｏmは表示信号電圧Vｓのセンター電位より低い電圧に調整される。この低下分がΔVである。 【0045】 (n×h)秒後、液晶容量ClcOの電圧VlcOは、液晶容量ClcOを構成する副画素電極18aと電気的に接続された、補助容量CcｓOの補助容量対向電極の電圧VcｓOの影響を受けて変化する。また、液晶容量ClcEの電圧VlcEは、液晶容量ClcEを構成する副画素電極18bと電気的に接続された、補助容量CcｓEの補助容量対向電極の電圧VcｓEの影響を受けて変化する。ここで、(n×h)秒において、補助容量対向電圧VcｓOがVcｓOｐ＞0だけ増加し、補助容量対向電圧VcｓEがVcｓEｐ＞0だけ低下したとする。即ち、補助容量対向電圧VcｓOの全振幅(Vｐ-ｐ)をVcｓOｐとし、補助容量対向電圧VcｓEの全振幅をVcｓEｐとする。 【0046】 TFT16aのドレインに接続された液晶容量ClcOと補助容量CcｓOとの合計の容量をCｐiｘOとすると、 VlcO=Vｓ-ΔV+VcｓOｐ(CcｓO/CｐiｘO)-Vcｏm となり、 TFT16bのドレインに接続された液晶容量ClcEと補助容量CcｓEとの合計の容量をCｐiｘEとすると、 VlcE=Vｓ-ΔV-VcｓEｐ(CcｓE/CｐiｘE)-Vcｏm となる。 【0047】 次に、(n+2)×h秒後((n+3)H時)には、同様に補助容量対向電極の電圧VcｓO(またはVcｓE)の影響を受けて、VlcOおよびVlcEは、それぞれ、nH時の電圧値に戻る。 【0048】 VlcO=Vｓ-ΔV-Vcｏm VlcE=Vｓ-ΔV-Vcｏm この電圧の変化は、次のフレームにおいてVg(n)がVgHとなるまで繰り返される。その結果、VlcOおよびVlcEのそれぞれの実効値が異なる値となる。 【0049】 すなわち、VlcOの実効値をVlcOｒmｓとし、VlcEの実効値VlcEｒmｓとすると、 VlcOｒmｓ=Vｓ-ΔV+(1/2)VcｓOｐ(CcｓO/CｐiｘO)-Vcｏm VlcEｒmｓ=Vｓ-ΔV-(1/2)VcｓEｐ(CcｓE/CｐiｘE)-Vcｏm (ただし、(Vｓ-ΔV-Vcｏm)＞＞VcｓOｐ(CcｓO/CｐiｘO) (Vｓ-ΔV-Vcｏm)＞＞VcｓEｐ(CcｓE/CｐiｘE)時。) となる。従って、これら実効値の差をΔVlc=VlcOｒmｓ-VlcEｒmｓとすると、 ΔVlc=(1/2)｛VcｓOｐ(CcｓO/CｐiｘO)+VcｓEｐ(CcｓE/CｐiｘE)｝ となる。 【0050】 2つの副画素が有する液晶容量および補助容量の大きさが等しい(ClcO=ClcE=Clc、CcｓO=CcｓE=Ccｓ、CｐiｘO=CｐiｘE=Cｐiｘ)とすると、 ΔVlc=(1/2)(VcｓOｐ+VcｓEｐ)(Ccｓ/Cｐiｘ) となる。図2に示したように、VcｓOｐ=VcｓEｐで位相が180°異なっている場合には、VcｓOｐ=VcｓEｐ=Vcｓｐとすると、 ΔVlc=Vcｓｐ(Ccｓ/Cｐiｘ) となり、VlcOの実効値は大きく、VlcEの実効値は小さくなる。 【0051】 なお、VcｓOとVcｓEの電圧を入れ替えれば、逆にVlcOの実効値を小さく、VlcEの実効値を大きくなるように設定できる。あるいは、補助容量CcｓOおよびCcｓEの補助容量対向電極に接続する補助容量配線24Oおよび24Eの組合せを逆にしても、VlcOの実効値を小さく、VlcEの実効値を大きくなるように設定できる。」 カ 図1より、第1副画素の液晶容量ClcOの第1副画素電極18aと第1補助容量CcｓOの補助容量電極が接続されていることが看取できる 3-2 記載事項の検討 (1) 刊行物における「【0009】 ノーマリブラックモードの液晶表示装置には、…、マルチドメイン・バーティカル・アラインド・モード(MVAモード:特開平11-242225号公報)、…の液晶表示装置等がある。…」との記載、「【0030】…。本発明によると、MVAモードやASMモードの液晶表示装置のγ特性の視角依存性を補償するように、副画素に電圧を印加することができる。」との記載から、刊行物には、「MVAモードの液晶表示装置」が開示されている。 (2) 刊行物における「【0032】図1は、本実施形態の液晶表示装置の液晶パネルの等価回路を模式的に示す図である。」との記載から、液晶表示装置は液晶パネルを有することが読み取れる。また、「【0033】この液晶パネルは、行および列を有するマトリクス状に配列された画素(…)を有する」との記載から、液晶パネルは画素を有することが読み取れる。さらに、「【0034】それぞれの画素は、第1副画素と第2副画素を有する。」との記載から、それぞれの画素は第1副画素と第2副画素を有することが読み取れる。してみると、刊行物には、液晶表示装置のそれぞれの画素は、第1副画素と第2副画素を有することが開示されている。 (3) 刊行物における「【0034】…第1副画素に対応する液晶容量をClcOと表記し、…。第1副画素の液晶容量ClcOは、第1副画素電極18aと…によって構成されている。…。第1副画素電極18aはTFT16aを介して信号線14に接続されており、第2副画素電極18bはTFT16bを介して、同じ信号線14に接続されている。…。【0035】 それぞれの第1副画および第2副画素に対応して設けられている第1補助容量および第2補助容量は、図1中では、それぞれClcOおよびClcEと表記している。」(当審注:「第1補助容量および第2補助容量は、図1中では、それぞれClcOおよびClcEと表記している」とあるのは、「第1補助容量および第2補助容量は、図1中では、それぞれCcｓOおよびCcｓEと表記している」の誤記である。)との記載から、刊行物には、第1副画素は、TFT16a、液晶容量ClcO、第1補助容量CcｓOを含むことが開示されている。 また、「【0034】…。第1副画素電極18aはTFT16aを介して信号線14に接続されており、…。TFT16a…のゲート電極は、共通の走査線12に接続されている。」との記載、「【0035】…。第1補助容量CcｓOの補助容量電極は、ドレイン電極の延長部16Oを介してTFT16aのドレインに接続されており」との記載、図1より第1副画素の液晶容量ClcOの第1副画素電極18aと第1補助容量CcｓOの補助容量電極が接続されていることが看取できること、TFTがゲート電極、ソース電極、ドレイン電極を有する素子であることは技術常識であることを総合すると、刊行物には、TFT16aのソース電極は信号線14に接続し、前記TFT16aのゲート電極は走査線12に接続し、前記TFT16aのドレイン電極は前記第1補助容量CcｓOの補助容量電極と前記第1副画素の液晶容量ClcOの第1副画素電極18aに接続することが開示されている。 してみると、刊行物には、第1副画素は、TFT16a、液晶容量ClcO、第1補助容量CcｓOを含み、前記TFT16aのソース電極は信号線14に接続し、前記TFT16aのゲート電極は走査線12に接続し、前記TFT16aのドレイン電極は前記第1補助容量CcｓOの補助容量電極と前記液晶容量ClcOの第1副画素電極18aに接続することが開示されている。 (4) 刊行物における「【0034】…、第2副画素に対応する液晶容量をClcEと表記している。…。第2副画素の液晶容量ClcEは、第2副画素電極18bと…によって構成されている。…、第2副画素電極18bはTFT16bを介して、同じ信号線14に接続されている。…TFT16bのゲート電極は、共通の走査線12に接続されている。【0035】 それぞれの第1副画および第2副画素に対応して設けられている第1補助容量および第2補助容量は、図1中では、それぞれClcOおよびClcEと表記している。」(当審注:上記(3)に記載したとおり、「ClcOおよびClcE」は、「CcｓOおよびCcｓE」の誤記である。)との記載から、刊行物には、第2副画素は、TFT16b、液晶容量ClcE、第2補助容量CcｓEを含むことが開示されている。 また、「【0034】…、第2副画素電極18bはTFT16bを介して、同じ信号線14に接続されている。…TFT16bのゲート電極は、共通の走査線12に接続されている。」との記載、「【0035】…、第2補助容量CcｓEの補助容量電極は、ドレイン電極の延長部16Eを介してTFT16bのドレインに接続されている。」との記載、図1より、第2副画素の液晶容量ClcEの第2副画素電極18bと第2補助容量CcｓEの補助容量電極が接続されていることが看取できること、TFTがゲート電極、ソース電極、ドレイン電極を有する素子であることは技術常識であることを総合すると、刊行物には、前記TFT16bのソース電極は信号線14に接続し、前記TFT16bのゲート電極は走査線12に接続し、前記TFT16bのドレイン電極は前記第2補助容量CcｓEの補助容量電極と前記第2副画素の液晶容量ClcEの第2副画素電極18bに接続することが開示されている。 してみると刊行物には、第2副画素は、TFT16b、液晶容量ClcE、第2補助容量CcｓEを含み、前記TFT16bのソース電極は信号線14に接続し、前記TFT16bのゲート電極は走査線12に接続し、前記TFT16bのドレイン電極は前記第2補助容量CcｓEの補助容量電極と前記液晶容量ClcEの第2副画素電極18bに接続することが開示されている。 (5) 図1より、液晶容量ClcOの対向電極17と、液晶容量ClcEの対向電極17が共通に接続されていることが看取できる。また、刊行物の「【0043】…対向電極17の電圧(Vcｏm)…」との記載を併せると、刊行物には、液晶容量ClcOの対向電極17と、液晶容量ClcEの対向電極17を共通に接続して電位(Vcｏm)を供給することが開示されている。 (6) 刊行物における「【0036】第1補助容量CcｓOの補助容量対向電極は、補助容量配線24O(または24E)に接続されており、第2補助容量CcｓEの補助容量対向電極は、補助容量配線24E(または24O)に接続されている。」との記載から、刊行物には、第1補助容量CcｓOの補助容量対向電極は、補助容量配線24Oに接続され、第2補助容量CcｓEの補助容量対向電極は、補助容量配線24Eに接続されることが開示されている。 (7) 刊行物における「【0036】第1補助容量CcｓOの補助容量対向電極は、補助容量配線24O(または24E)に接続されており、第2補助容量CcｓEの補助容量対向電極は、補助容量配線24E(または24O)に接続されている。この構成によって、第1および第2補助容量のそれぞれの補助容量対向電極に異なる補助容量対向電圧を供給することが可能になっている。」との記載がある。「第1および第2補助容量のそれぞれの補助容量対向電極に異なる補助容量対向電圧を供給することが可能になっている」ことから、第1補助容量CcｓOの補助容量対向電極と前記第2補助容量CcｓEの補助容量対向電極は電気的に独立であることが読み取れる。 (8) 刊行物における「【0041】…補助容量対向電圧VcｓOおよびVcｓEは、振幅が同じで、位相が180°異なる波形を有している。」との記載、「【0042】図2を参照しながら、液晶容量ClcOおよび液晶容量ClcEに印加される電圧(VlcO、VlcE)が図2のようになる理由を説明する。」との記載、「【0048】…その結果、VlcOおよびVlcEのそれぞれの実効値が異なる値となる。」との記載がある。ここで、補助容量対向電圧VcｓOは、第1補助容量CcｓOの補助容量対向電極に供給する補助容量対向電圧VcｓOであり、補助容量対向電圧VcｓEは、第2補助容量CcｓEの補助容量対向電極に供給する補助容量対向電圧VcｓEであることを考慮すると、刊行物には、第1補助容量CcｓOの補助容量対向電極に供給する補助容量対向電圧VcｓOおよび第2補助容量CcｓEの補助容量対向電極に供給する補助容量対向電圧VcｓEは、振幅が同じで、位相が180°異なる波形を有し、前記第1副画素の液晶容量ClcOに印加される電圧VlcOおよび前記第2副画素の液晶容量ClcEに印加される電圧VlcEのそれぞれの実効値が異なる値となることが開示されている。 (9) 上記(3)、(4)で検討したとおり、第1副画素は、TFT16a、液晶容量ClcO、第1補助容量CcｓOを含み、第2副画素は、TFT16b、液晶容量ClcE、第2補助容量CcｓEを含むところ、TFT16a、液晶容量ClcO、第1補助容量CcｓO、TFT16b、液晶容量ClcE、第2補助容量CcｓEは、画素の回路を構成している。 3-3 引用発明 以上のことから、刊行物には以下の発明が開示されている。 「MVAモードの液晶表示装置の画素の回路であり、それぞれの画素は、第1副画素と第2副画素を有し、 前記第1副画素は、TFT16a、液晶容量ClcO、第1補助容量CcｓOを含み、前記TFT16aのソース電極は信号線14に接続し、前記TFT16aのゲート電極は走査線12に接続し、前記TFT16aのドレイン電極は前記第1補助容量CcｓOの補助容量電極と前記液晶容量ClcOの第1副画素電極18aに接続し、 前記第2副画素は、TFT16b、液晶容量ClcE、第2補助容量CcｓEを含み、前記TFT16bのソース電極は前記信号線14に接続し、前記TFT16bのゲート電極は前記走査線12に接続し、前記TFT16bのドレイン電極は前記第2補助容量CcｓEの補助容量電極と前記液晶容量ClcEの第2副画素電極18bに接続し、 前記液晶容量ClcOの対向電極17と、前記液晶容量ClcEの対向電極17は共通に接続して電位(Vcｏm)を供給し、 前記第1補助容量CcｓOの補助容量対向電極は、補助容量配線24Oに接続され、前記第2補助容量CcｓEの補助容量対向電極は、補助容量配線24Eに接続され、 前記第1補助容量CcｓOの補助容量対向電極と前記第2補助容量CcｓEの補助容量対向電極は電気的に独立であり、前記第1補助容量CcｓOの補助容量対向電極に供給する補助容量対向電圧VcｓOおよび前記第2補助容量CcｓEの補助容量対向電極に供給する補助容量対向電圧VcｓEは、振幅が同じで、位相が180°異なる波形を有し、前記第1副画素の液晶容量ClcOに印加される電圧VlcOおよび前記第2副画素の液晶容量ClcEに印加される電圧VlcEのそれぞれの実効値が異なる値となる、MVAモードの液晶表示装置の画素の回路。」(以下「引用発明」という。) 4 対比 本願発明と引用発明とを対比する。 (1) 引用発明の「MVAモードの液晶表示装置」は、本願発明の「VA型液晶表示装置」に相当し、以下同様に、 「画素の回路」が「ピクセル回路」に、 「第1副画素」が「第一サブピクセル」に、 「第2副画素」が「第二サブピクセル」に、 「TFT16a」が「第一薄膜トランジスタ」に、 「TFT16b」が「第二薄膜トランジスタ」に、 「液晶容量ClcO」が「第一液晶コンデンサ」に、 「液晶容量ClcE」が「第二液晶コンデンサ」に、 「第1補助容量CcｓO」が「第一補助コンデンサ」に、 「第2補助容量CcｓE」が「第二補助コンデンサ」に、 「ソース電極」が「ソース電極」に、 「ゲート電極」が「ゲート電極」に、 「ドレイン電極」が「ドレイン電極」に、 「信号線14」が「データ線」に、 「走査線12」が「制御線」に、 「液晶容量ClcOの第1副画素電極18a」が「第一液晶コンデンサの一方端」に、 「液晶容量ClcEの第2副画素電極18b」が「第二液晶コンデンサの一方端」に、 「第1補助容量CcｓOの補助容量電極」が「第一補助コンデンサの一方端」に、 「第2補助容量CcｓEの補助容量電極」が「第二補助コンデンサの一方端」に、 「第1補助容量CcｓOの補助容量対向電極」が「第一補助コンデンサのもう一方端」に、 「第2補助容量CcｓEの補助容量対向電極」が「第二補助コンデンサのもう一方端」に、 「補助容量配線24O」が「結合信号線」に、 「第1補助容量対向電極に供給する補助容量対向電圧VcｓO」が「結合電極電圧」に、 「第1副画素の液晶容量ClcOに印加される電圧VlcOおよび第2副画素の液晶容量ClcEに印加される電圧VlcEのそれぞれの実効値が異なる値となる」ことが「第一サブピクセルの画素電圧と第二サブピクセルの画素電圧は異なるものとな」ることに、 それぞれ、相当する。 (2) 本願発明が、「VA型液晶表示装置のピクセル回路であり、第一サブピクセル及び第二サブピクセルを包含」することと、引用発明が「MVAモードの液晶表示装置の画素の回路であり、それぞれの画素は、第1副画素と第2副画素を有」することを比較する。 上記(1)の相当関係を踏まえると、引用発明が「MVAモードの液晶表示装置の画素の回路であり、それぞれの画素は、第1副画素と第2副画素を有」することは、本願発明が、「VA型液晶表示装置のピクセル回路であり、第一サブピクセル及び第二サブピクセルを包含」することに相当する。 (3) 本願発明の「第一サブピクセルは、第一薄膜トランジスタ、第一液晶コンデンサ、及び第一補助コンデンサを含み、第一薄膜トランジスタのソース電極はデータ線と電気結合し、第一薄膜トランジスタのゲート電極は制御線と電気結合し、第一薄膜トランジスタのドレイン電極は第一液晶コンデンサの一方端及び第一補助コンデンサの一方端と電気結合」することと、引用発明の「前記第1副画素は、TFT16a、液晶容量ClcO、第1補助容量CcｓOを含み、前記TFT16aのソース電極は信号線14に接続し、前記TFT16aのゲート電極は走査線12に接続し、前記TFT16aのドレイン電極は前記第1補助容量CcｓOの補助容量電極と前記液晶容量ClcOの第1副画素電極18aに接続」することを比較する。 上記(1)の相当関係を踏まえると、引用発明の「前記第1副画素は、TFT16a、液晶容量ClcO、第1補助容量CcｓOを含み、前記TFT16aのソース電極は信号線14に接続し、前記TFT16aのゲート電極は走査線12に接続し、前記TFT16aのドレイン電極は前記第1補助容量CcｓOの補助容量電極と前記液晶容量ClcOの第1副画素電極18aに接続」することは、本願発明の「第一サブピクセルは、第一薄膜トランジスタ、第一液晶コンデンサ、及び第一補助コンデンサを含み、第一薄膜トランジスタのソース電極はデータ線と電気結合し、第一薄膜トランジスタのゲート電極は制御線と電気結合し、第一薄膜トランジスタのドレイン電極は第一液晶コンデンサの一方端及び第一補助コンデンサの一方端と電気結合」することに相当する。 (4) 本願発明の「第二サブピクセルは、第二薄膜トランジスタ、第二液晶コンデンサ、及び第二補助コンデンサを含み、第二薄膜トランジスタのソース電極はデータ線と電気結合し、第二薄膜トランジスタのゲート電極は制御線と電気結合し、第二薄膜トランジスタのドレイン電極は第二液晶コンデンサの一方端及び第二補助コンデンサの一方端と電気結合」することと、引用発明の「前記第2副画素は、TFT16b、液晶容量ClcE、第2補助容量CcｓEを含み、前記TFT16bのソース電極は前記信号線14に接続し、前記TFT16bのゲート電極は前記走査線12に接続し、前記TFT16bのドレイン電極は前記第2補助容量CcｓEの補助容量電極と前記液晶容量ClcEの第2副画素電極18bに接続」することを比較する。 上記(1)の相当関係を踏まえると、引用発明の「前記第2副画素は、TFT16b、液晶容量ClcE、第2補助容量CcｓEを含み、前記TFT16bのソース電極は前記信号線14に接続し、前記TFT16bのゲート電極は前記走査線12に接続し、前記TFT16bのドレイン電極は前記第2補助容量CcｓEの補助容量電極と前記液晶容量ClcEの第2副画素電極18bに接続」することは、本願発明の「第二サブピクセルは、第二薄膜トランジスタ、第二液晶コンデンサ、及び第二補助コンデンサを含み、第二薄膜トランジスタのソース電極はデータ線と電気結合し、第二薄膜トランジスタのゲート電極は制御線と電気結合し、第二薄膜トランジスタのドレイン電極は第二液晶コンデンサの一方端及び第二補助コンデンサの一方端と電気結合」することに相当する。 (5) 本願発明の「その内、第一補助コンデンサのもう一方端は結合電極電圧を提供する結合信号線と電気結合し、第二補助コンデンサのもう一方端は共同電圧の共同電圧線に電気結合する故、第一サブピクセルの画素電圧と第二サブピクセルの画素電圧は異なるものとなり、且つ該結合電極電圧は交流電圧とされ、該共同電圧は直流電圧とされ」ることと、引用発明の「前記液晶容量ClcOの対向電極17と、前記液晶容量ClcEの対向電極17は共通に接続して電位(Vcｏm)を供給し、前記第1補助容量CcｓOの補助容量対向電極は、補助容量配線24Oに接続され、前記第2補助容量CcｓEの補助容量対向電極は、補助容量配線24Eに接続され、前記第1補助容量CcｓOの補助容量対向電極と前記第2補助容量CcｓEの補助容量対向電極は電気的に独立であり、前記第1補助容量CcｓOの補助容量対向電極に供給する補助容量対向電圧VcｓOおよび前記第2補助容量CcｓEの補助容量対向電極に供給する補助容量対向電圧VcｓEは、振幅が同じで、位相が180°異なる波形を有し、前記第1副画素の液晶容量ClcOに印加される電圧VlcOおよび前記第2副画素の液晶容量ClcEに印加される電圧VlcEのそれぞれの実効値が異なる値となる」ことを比較する。 本願発明の「共同電圧線」と引用発明の「補助容量配線24E」は「配線」である点で共通し、本願発明の「共同電圧」と引用発明の「第2補助容量対向電極に供給する補助容量対向電圧VcｓE」は「所定電圧」である点で共通する。また、引用発明において、「第1補助容量対向電極に供給する補助容量対向電圧VcｓOおよび第2補助容量対向電極に供給する補助容量対向電圧VcｓEは、振幅が同じで、位相が180°異なる波形を有」することは、「第1補助容量対向電極に供給する補助容量対向電圧VcｓOおよび第2補助容量対向電極に供給する補助容量対向電圧VcｓE」がそれぞれ交流電圧であることを意味している。さらに、上記(1)の相当関係を踏まえると、本願発明の「その内、第一補助コンデンサのもう一方端は結合電極電圧を提供する結合信号線と電気結合し、第二補助コンデンサのもう一方端は共同電圧の共同電圧線に電気結合する故、第一サブピクセルの画素電圧と第二サブピクセルの画素電圧は異なるものとなり、且つ該結合電極電圧は交流電圧とされ、該共同電圧は直流電圧とされ」ることと、引用発明の「前記液晶容量ClcOの対向電極17と、前記液晶容量ClcEの対向電極17は共通に接続して電位(Vcｏm)を供給し、前記第1補助容量CcｓOの補助容量対向電極は、補助容量配線24Oに接続され、前記第2補助容量CcｓEの補助容量対向電極は、補助容量配線24Eに接続され、前記第1補助容量CcｓOの補助容量対向電極と前記第2補助容量CcｓEの補助容量対向電極は電気的に独立であり、前記第1補助容量CcｓOの補助容量対向電極に供給する補助容量対向電圧VcｓOおよび前記第2補助容量CcｓEの補助容量対向電極に供給する補助容量対向電圧VcｓEは、振幅が同じで、位相が180°異なる波形を有し、前記第1副画素の液晶容量ClcOに印加される電圧VlcOおよび前記第2副画素の液晶容量ClcEに印加される電圧VlcEのそれぞれの実効値が異なる値となる」ことは、「その内、第一補助コンデンサのもう一方端は結合電極電圧を提供する結合信号線と電気結合し、第二補助コンデンサのもう一方端は所定電圧の配線に電気結合する故、第一サブピクセルの画素電圧と第二サブピクセルの画素電圧は異なるものとなり、且つ該結合電極電圧は交流電圧とされ」る点で一致する。 以上のことから、本願発明と引用発明は、 「 VA型液晶表示装置のピクセル回路であり、第一サブピクセル及び第二サブピクセルを包含し、 第一サブピクセルは、第一薄膜トランジスタ、第一液晶コンデンサ、及び第一補助コンデンサを含み、第一薄膜トランジスタのソース電極はデータ線と電気結合し、第一薄膜トランジスタのゲート電極は制御線と電気結合し、第一薄膜トランジスタのドレイン電極は第一液晶コンデンサの一方端及び第一補助コンデンサの一方端と電気結合し、 第二サブピクセルは、第二薄膜トランジスタ、第二液晶コンデンサ、及び第二補助コンデンサを含み、第二薄膜トランジスタのソース電極はデータ線と電気結合し、第二薄膜トランジスタのゲート電極は制御線と電気結合し、第二薄膜トランジスタのドレイン電極は第二液晶コンデンサの一方端及び第二補助コンデンサの一方端と電気結合し、 その内、第一補助コンデンサのもう一方端は結合電極電圧を提供する結合信号線と電気結合し、第二補助コンデンサのもう一方端は所定電圧の配線に電気結合する故、第一サブピクセルの画素電圧と第二サブピクセルの画素電圧は異なるものとなり、且つ該結合電極電圧は交流電圧とされる、VA型液晶表示装置のピクセル回路。」 の点で一致し、以下の相違点1、相違点2で相違する。 相違点1:第二補助コンデンサのもう一方端に電気結合する「所定電圧の配線」が、本願発明では「直流電圧」を供給する「共同電圧(Vcom)の共同電圧線」であるのに対し、引用発明では、「第1補助容量対向電極に供給する補助容量対向電圧VcｓO」と「振幅が同じで、位相が180°異なる波形を有」する交流電圧を供給する「補助容量配線24E(または24O)」である点。 相違点2:結合信号線と第二補助コンデンサのもう一方端に電気結合する所定電圧の配線の配置が、本願発明では、相互に垂直であるのに対し、引用発明では、配置が特定されていない点。 5 判断 以下、上記相違点1、2について検討する。 相違点1についての検討: 本願発明と引用発明は、いずれも、「第一補助コンデンサのもう一方端」に供給する電位と「第二補助コンデンサのもう一方端」に供給する電位を異ならせることにより、第一サブピクセルの画素電圧と第二サブピクセルの画素電圧を異ならせて視野角依存性を改善するVA型液晶表示装置のピクセル回路である。そして、一般に、液晶表示装置の各ピクセルには、共同電圧(引用発明では「対向電極17」に供給する「電位(Vcｏm)」が、本願発明の「共同電圧」に相当する。)が供給されているところ、第一サブピクセルの画素電圧と第二サブピクセルの画素電圧を異ならせるために、第一・第二補助コンデンサのもう一方端に供給する電位の一つとして共同電圧を用いること、すなわち、振幅が同じで、位相が180°異なる波形の交流電位に代えて、「第二補助コンデンサのもう一方端」に供給する電位を直流電圧の共同電圧とし、上記相違点1に係る本願発明の発明特定事項と為すことに格別の困難性はなく、当業者が容易に為し得たものと認められる。 相違点2についての検討: 各ピクセル回路や配線を含む液晶表示装置のレイアウトは、集積度や開口率、製造の容易さ、配線抵抗や配線容量を含む電気的特性等を考慮して当業者が適宜設計し得る事項であるところ、各ピクセル回路に異なる電位を供給する2つの配線の配置方向を、相互に平行とすること、あるいは、相互に垂直とすることは、何れも周知の技術事項(例えば特開平6-138440号公報(以下「周知文献」という。)参照。特に、図4、図5、段落【0022】の記載を参照。)である。してみると、引用発明において、上記周知の技術事項を採用し、各ピクセル回路に異なる電位を供給する補助容量配線24Oと補助容量配線24Eを相互に垂直に配置すること、すなわち、結合信号線と第二補助コンデンサのもう一方端に電気結合する「所定電圧の配線」を相互に垂直に配置して上記相違点2に係る本願発明の発明特定事項と為すことに困難性は無い。 審判請求人は、平成23年8月10日付け意見書において、「多くの余分の寄生容量が発生することがなく、さらにRC遅延を形成することがなく、ゆえに、本願発明の設計は信号伝送効率が引用刊行物の設計に較べて良好」である旨の作用効果(なお、審判請求人が主張するこの作用効果は、当初明細書等には記載されていない作用効果であることに注意されたい。)を主張する。しかしながら、上記周知文献の図5に記載された液晶表示装置は前記作用効果を奏している。また、液晶表示装置において、配線には寄生容量が伴うこと、寄生容量が信号遅延をもたらすであろうことは、何れも当業者に周知の技術事項であるから、審判請求人が主張する前記作用効果は、当業者が容易に予測しうる程度のものにすぎず、格別の作用効果とは言えない。 してみると、本願発明が奏する作用効果は、引用発明と周知の技術事項に基づいて当業者が容易に予測しうる程度のものであって、格別の作用効果とは認められない。 以上のとおり、本願発明は、引用発明と周知の技術事項に基いて当業者が容易に発明をすることができたものである 6 むすび したがって、本願発明は、引用発明と周知の技術事項に基いて当業者が容易に発明をすることができたものであるから、その余の請求項について検討するまでもなく、本願は拒絶すべきものである。 よって、上記結論のとおり審決する。 |
| 審理終結日 | 2011-09-29 |
| 結審通知日 | 2011-10-04 |
| 審決日 | 2011-10-25 |
| 出願番号 | 特願2006-32521(P2006-32521) |
| 審決分類 |
P
1
8・
121-
WZ
(G09G)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 中村 直行 |
| 特許庁審判長 |
小松 徹三 |
| 特許庁審判官 |
松浦 久夫 江塚 政弘 |
| 発明の名称 | VA型液晶表示装置及びそのピクセル回路 |
| 代理人 | 杉山 秀雄 |
| 代理人 | 湯田 浩一 |
| 代理人 | 手島 直彦 |
| 代理人 | 竹本 松司 |
| 代理人 | 魚住 高博 |
| 代理人 | 白石 光男 |