ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1253828 |
| 審判番号 | 不服2010-14594 |
| 総通号数 | 149 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-05-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2010-07-01 |
| 確定日 | 2012-03-15 |
| 事件の表示 | 特願2004-381637「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成18年 6月15日出願公開、特開2006-156921〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成16年11月30日の出願であって、平成22年2月12日付けで拒絶理由が通知され、同年4月19日に意見書及び手続補正書が提出されたところ、同年5月6日付けで拒絶査定がなされた。 これに対し、同年7月1日に拒絶査定不服審判がされるとともに、同日付けで手続補正書が提出され、その後、平成23年10月20日付けで審尋がなされ、同年11月30日に回答書が提出された。 第2 平成22年7月1日に提出された手続補正書による補正についての却下の決定 [補正の却下の決定の結論] 平成22年7月1日に提出された手続補正書による補正(以下「本件補正」という。)を却下する。 [理由] 1 本件補正の内容 本件補正の内容は、特許請求の範囲を次のとおりに補正するものである。 「【請求項1】 基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し、半導体層がGeを含有するSi_(1-X)Ge_(X)(0.01≦X≦0.3)のSiであり、半導体層がゲート絶縁層の上に形成され、水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。 【請求項2】 請求項1において半導体層がGeを含有するSi_(1-X)Ge_(X)(0.03≦X≦0.2)のSiであることを特徴とした薄膜トランジスタ。 【請求項3】 請求項1において水素供給層が水素を含む窒化シリコンであることを特徴とした薄膜トランジスタ。 【請求項4】 基板上にゲート電極を形成した後、ゲート絶縁膜を形成し反応熱CVD法によりGeを含むSi_(1-X)Ge_(X)(0.01≦X≦0.3)のSi膜を成膜し加工した後、ソース電極、ドレイン電極を形成し、その後水素供給層をソース電極及びドレイン電極の間で半導体層に接して形成し、熱処理により水素終端化することを特徴とする薄膜トランジスタの製造方法。」 なお、請求項1、2及び4には、「Si_(1-X)GeX」と記載されているが、明細書の発明の詳細な説明の記載の段落【0007】には「半導体3としてGeを含むSi膜(Si_(1-X)Ge_(X)膜)を形成する。」と、段落【0018】には「Geの原子組成比Xは0.01以上で終端化の…」と記載されており、明らかにXはGeの原子組成比であると認められるので、「Si_(1-X)GeX」は「Si_(1-X)Ge_(X)」の誤記と認め、本件補正後の本願の請求項1?4に係る発明を上記のように認定した。 2 本件補正についての検討 (1)補正の目的の適否及び新規事項の追加について 本件補正を整理すると次のとおりである。 [補正事項1] 補正前の請求項1に記載された「該半導体層がGeを含有するSiであり」を、「、半導体層がGeを含有するSi_(1-X)Ge_(X)(0.01≦X≦0.3)のSiであり、」とする。 [補正事項2] 補正前の請求項1に記載された「水素供給層が半導体層に接して形成され」を、「水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成され」とする。 [補正事項3] 補正前の請求項2に記載された「半導体層がSi_(1-X)GeX(0.01≦X≦0.3)である」を、「半導体層がGeを含有するSi_(1-X)Ge_(X)(0.03≦X≦0.2)のSiである」とする。 [補正事項4] 補正前の請求項4に記載された「Geを含むSi膜を成膜し」を、「Geを含むSi_(1-X)Ge_(X)(0.01≦X≦0.3)のSi膜を成膜し」とする。 [補正事項5] 補正前の請求項4に記載された「水素供給層を半導体層に接して形成し」を、「水素供給層をソース電極及びドレイン電極の間で半導体層に接して形成し」とする。 以下、補正事項1ないし5について検討する。 ア 補正事項1について 補正事項1は、補正前の請求項1における「該半導体層」について、「Geを含有するSi」に「Si_(1-X)Ge_(X)(0.01≦X≦0.3)の」という構成を追加して、補正前の請求項1に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第17条の2第4項に規定する要件を満たしている。 また、補正事項1により追加された構成は、本願の願書に最初に添付された明細書(以下「当初明細書」という。また、本願の願書に最初に添付された明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。)の請求項2及び段落【0018】に記載されており、補正事項1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 したがって、補正事項1は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第17条の2第3項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)に規定する要件を満たしている。 イ 補正事項2及び補正事項5について 補正事項2及び補正事項5は、補正前の請求項1及び請求項4における「半導体層に接して」について、「ソース電極及びドレイン電極の間で」という構成をそれぞれ追加して、補正前の請求項1及び請求項4に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第17条の2第4項に規定する要件を満たしている。 また、補正事項2及び補正事項5により追加された構成は当初明細書の段落【0018】に記載されており、補正事項2及び補正事項5は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 したがって、補正事項2及び補正事項5は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たしている。 ウ 補正事項3について 補正事項3は、補正前の請求項2における「半導体層」について、「Si_(1-X)Ge_(X)」のGeの原子組成比Xの数値範囲を「0.01≦X≦0.3」から「0.03≦X≦0.2」と減縮して、補正前の請求項2に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第17条の2第4項に規定する要件を満たしている。 また、補正事項3により追加された構成は当初明細書の段落【0018】に記載されており、補正事項3は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 したがって、補正事項3は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たしている。 [補正事項4] 補正事項4は、補正前の請求項4における「Geを含むSi膜」について、「Si_(1-X)Ge_(X)(0.01≦X≦0.3)の」という構成を追加して、補正前の請求項4に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第17条の2第4項に規定する要件を満たしている。 また、補正事項4により追加された構成は、当初明細書の段落【0018】に記載されており、補正事項4は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 したがって、補正事項4は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たしている。 エ 補正の目的の適否及び新規事項の追加の有無についてのまとめ 以上のとおりであるから、本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものである。 そして、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について検討する。 (2)独立特許要件について ア 本件補正後の発明 本件補正後の請求項1に係る発明(以下「補正発明」という。)は、上記「1 本件補正の内容」に記載したとおりである。 イ 刊行物に記載された発明 (ア)原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開2002-124685号公報(以下「刊行物1」という。)には、「半導体装置及びその作製方法」(発明の名称)に関して、図1ないし図26とともに以下の事項が記載されている(下線は当審で付加したもの。以下同じ。)。 「【請求項1】シリコンに対するゲルマニウムの組成比が0.1原子%以上10原子%以下であり、多結晶構造を有する半導体膜であって、反射電子回折パターン法で検出される格子面の中で｛101｝面が占める割合が30%以上である半導体膜でチャネル形成領域が形成されている半導体装置。」 「【0001】 【発明の属する技術分野】本発明は、多結晶半導体膜に代表されるようにいろいろな方位をもって集合した多結晶構造を有する半導体膜、及び当該半導体膜で活性領域を形成した半導体装置の作製方法に関する。特に、本発明は当該半導体膜でチャネル形成領域を形成した薄膜トランジスタの作製方法に好適に用いることができる。…」 「【0002】 【従来の技術】ガラスや石英などの基板上に形成した多結晶構造を有する半導体膜(以下、結晶質半導体膜という)を用いて、薄膜トランジスタ(以下、TFTと記す)を作製する技術が開発されている。結晶質半導体膜を用いたTFTは、…」 「【0014】このような作用を発現させるのに必要なゲルマニウムの濃度は、実験の結果シリコンに対し、0.1原子%以上10原子%以下、好ましくは1原子%以上5原子%以下とすれば良いことが分かっている。ゲルマニウムの濃度がこの上限値以上の濃度になるとシリコンとゲルマニウムの合金材料として発生する自然核(添加する金属元素との化合物によらず発生する核)の発生が顕著となり、得られる多結晶半導体膜の配向比率を高めることができない。また、下限値以下であると十分な歪を発生させることができず、やはり配向比率を高めることができない。」 「【0068】シリコンとゲルマニウムから成る非晶質半導体膜103はプラズマCVD法により作製し、…の厚さに堆積する。SiH_(4)とGeH_(4)の混合比は、作製される非晶質半導体膜においてゲルマニウム濃度が1?10原子%、好ましくは2?3原子%となるように調節する。」 「【0081】[実施例4]次に、このようなシリコンとゲルマニウムから成る結晶質半導体膜を用いて、TFTを作製する例を示す。図11は本実施例の作製工程を説明する図である。 【0082】図11(A)において、基板210上にシリコンとゲルマニウムから成る結晶質半導体膜212を形成するが、この結晶質半導体膜212は、以下に示す実施例1?3で示す工程により作製される何れかのものが採用される。… 【0083】絶縁膜213はTFTにおいてゲート絶縁膜として利用されるものであり30?200nmの厚さで形成する。この絶縁膜213は… 【0084】絶縁膜213上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極214を形成する。」 「【0086】その後、プラズマCVD法により作製される窒化シリコン膜、酸化窒化シリコン膜により第1の層間絶縁膜217を形成する。第1の層間絶縁膜217はプラズマCVD法で200?300℃の基板温度で形成し、その後、窒素雰囲気中350?450℃、好ましくは410℃の温度で加熱処理を行う。この温度で第1の層間絶縁膜中の水素を放出させ、その後250?350℃にて0.1?1時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に350℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド(未結合種)を水素化し、補償することができる。さらに、ソース及びドレイン電極218を形成しTFTを得ることができる。」 「【0089】[実施例5] 図10は本発明のシリコンとゲルマニウムから成る結晶質半導体膜を用いて作製される逆スタガ型のTFTの断面図である。逆スタガ型TFTは、ガラスまたは石英などの基板201上にゲート電極260、261が形成されており、シリコンゲルマニウムを成分とする結晶質半導体膜263、264は、ゲート絶縁膜262上に形成されている。結晶質半導体膜263、264は実施例1?3の方法により作製されるいずれの結晶質半導体膜であっても適用可能である。 【0090】nチャネル型TFT280は結晶質半導体膜263を用いて作製され、チャネル形成領域273とn型不純物(ドナー)をドーピングして作製されるLDD領域274及びソースまたはドレイン領域275が形成されている。ｐチャネル型TFT281は結晶質半導体膜264を用いて作製され、チャネル形成領域276とｐ型不純物(アクセプタ)をドーピングして作製されるソースまたはドレイン領域277が形成されている。 【0091】チャネル形成領域273、276上にはチャネル保護膜265、266が形成され、第1の層間絶縁膜267、第2の層間絶縁膜268を介してソースまたはドレイン電極269?272が形成されている。水素化処理は、第1の層間絶縁膜267を窒化シリコン膜または酸化窒化シリコン膜で形成し、その後、窒素雰囲気中350?450℃、好ましくは410℃の温度で加熱処理を行う。この温度で第1の層間絶縁膜中の水素を放出させ、その後250?350℃にて0.1?1時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行うことができる。」 「【0160】 【発明の効果】間欠放電またはパルス放電を用いたプラズマCVD法によりゲルマニウムが添加された非晶質半導体膜を形成し、当該半導体膜の結晶化を助長する元素を添加して加熱処理により結晶化することにより、｛101｝の配向比率が50%以上の多結晶半導体膜を得ることができる。 【0161】そのような多結晶半導体膜を用い、半導体装置の活性領域を形成することができる。特に、薄膜トランジスタのチャネル形成領域を形成するのに適している。…」 図10は、実施例5を説明する図で、本発明の結晶質半導体膜を用いた逆スタガ型のTFTの構造を説明する断面図が示されている。図10には、チャネル保護膜265、266が結晶質半導体膜263、264のうちチャネル形成領域273、276上に形成されており、第1の層間絶縁膜267が、ソースまたはドレイン電極269及び270の間で、ソースまたはドレイン領域275、LDD領域274及びチャネル保護膜265上に形成されているとともに、ソースまたはドレイン電極271及び272の間で、ソースまたはドレイン領域277及びチャネル保護膜266上に形成されているTFTの構造が示されている。 図11は、実施例4を説明する図で、本発明の結晶性半導体膜を用いてTFTを作製する工程を説明する図が示されている。図11(C)には、結晶質半導体膜212がゲート絶縁膜213の下に形成されているTFTが示されている。 以上、図10を参酌してまとめると、刊行物1には次の発明(以下「引用発明」という。)が記載されているものと認められる。 「基板201上にゲート電極260、261、ソースまたはドレイン電極269?272、ゲート絶縁膜262、結晶質半導体膜263、264、第1の層間絶縁膜267を具備し、結晶質半導体膜263、264はシリコンに対するゲルマニウムの組成比が0.1原子%以上10原子%以下であるシリコンゲルマニウムを成分とし、 結晶質半導体膜263、264がゲート絶縁膜262上に形成され、 結晶質半導体膜263には、チャネル形成領域273と、LDD領域274及びソースまたはドレイン領域275が形成されており、結晶質半導体膜264には、チャネル形成領域276及びソースまたはドレイン領域277が形成されており、チャネル保護膜265、266が結晶質半導体膜263、264のうちチャネル形成領域273、276上に形成されており、 第1の層間絶縁膜267が、ソースまたはドレイン電極269及び270の間で、ソースまたはドレイン領域275、LDD領域274及びチャネル保護膜265上に形成されているとともに、ソースまたはドレイン電極271及び272の間で、ソースまたはドレイン領域277及びチャネル保護膜266上に形成され、 第1の層間絶縁膜267の形成後、加熱処理を行い、第1の層間絶縁膜中の水素を放出させ、結晶質半導体膜のダングリングボンドが水素化され、補償されている薄膜トランジスタ。」 ウ 対比 補正発明と引用発明とを対比する。 a 引用発明の「ソースまたはドレイン電極269?272」及び「結晶質半導体膜263、264」は、それぞれ補正発明の「ソース電極、ドレイン電極」及び「半導体層」に相当し、引用発明の「ゲート絶縁膜262」は、補正発明の「ゲート絶縁膜」及び「ゲート絶縁層」に相当する。 b 引用発明において、「第1の層間絶縁膜267の形成後、加熱処理を行い、第1の層間絶縁膜中の水素を放出させ、結晶質半導体膜のダングリングボンドが水素化され、補償されて」おり、引用発明の「第1の層間絶縁膜267」は、「加熱処理を行い、第1の層間絶縁膜中の水素を放出させ」るものであるから、「『水素』を『供給』する『層』」であることは明らかである。したがって、引用発明の「第1の層間絶縁膜267」は補正発明の「水素供給層」に相当する。 また、引用発明は、「加熱処理を行い」、「結晶質半導体膜のダングリングボンドが水素化され、補償されて」いるものであり、「ダングリングボンドが水素化」とは、「水素終端化」のことであることは明らかである。したがって、補正発明と引用発明とは、「熱処理により水素終端化されている」点で一致する。 c 引用発明の「結晶質半導体膜263、264」は、「シリコンに対するゲルマニウムの組成比が0.1原子%以上10原子%以下であるシリコンゲルマニウムを成分」とするものであるから、補正発明の「Geを含有するSi」である点で共通する。 d 引用発明では、「チャネル保護膜265、266が結晶質半導体膜263、264のうちチャネル形成領域273、276上に形成されており、第1の層間絶縁膜267が、ソースまたはドレイン電極269及び270の間で、ソースまたはドレイン領域275、LDD領域274及びチャネル保護膜265上に形成されているとともに、ソースまたはドレイン電極271及び272の間で、ソースまたはドレイン領域277及びチャネル保護膜266上に形成され」ていることから、第1の層間絶縁膜267は、ソースまたはドレイン電極269?272の間で、結晶質半導体膜263、264のうち、ソースまたはドレイン領域275、277及びLDD領域274には接しているといえる。したがって、補正発明と引用発明とは、「水素供給層がソース電極及びドレイン電極の間の少なくとも一部の領域で半導体層に接して形成され」ている点で共通する。 したがって、両者は、 「基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し、半導体層がGeを含有するSiであり、半導体層がゲート絶縁層の上に形成され、水素供給層がソース電極及びドレイン電極の間の少なくとも一部の領域で半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。」の点で一致し、以下の2点で相違する。 ＜相違点1＞ 半導体層について、補正発明では、「Geを含有するSi_(1-X)Ge_(X)(0.01≦X≦0.3)のSi」であるのに対し、引用発明では「シリコンに対するゲルマニウムの組成比が0.1原子%以上10原子%以下であるシリコンゲルマニウムを成分」とするものであり、「Geを含有するSi_(1-X)Ge_(X)のSi」のGeの原子組成比「X」の数値範囲が一致していない点。 ＜相違点2＞ 水素供給層について、補正発明では、「水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成」されているのに対し、引用発明では、「チャネル保護膜265、266が結晶質半導体膜263、264のうちチャネル形成領域273、276上に形成されており、第1の層間絶縁膜267が、ソースまたはドレイン電極269及び270の間で、ソースまたはドレイン領域275、LDD領域274及びチャネル保護膜265上に形成されているとともに、ソースまたはドレイン電極271及び272の間で、ソースまたはドレイン領域277及びチャネル保護膜266上に形成され」ていることから、水素供給層(第1の層間絶縁膜267)は、ソースまたはドレイン電極269?272の間で、半導体層(結晶質半導体膜263、264)のうち、ソースまたはドレイン領域275、277及びLDD領域274には接しているが、チャネル形成領域273、276には接していない点。 エ 判断 上記相違点1及び相違点2について検討する。 (ア)相違点1について 引用発明における「シリコンに対するゲルマニウムの組成比」の数値範囲「0.1原子%以上10原子%以下」を「Geを含有するSi_(1-X)Ge_(X)のSi」のGeの原子組成比Xに換算すると、「0.001≦X≦0.09」となるから、引用発明の「X」の数値範囲は、補正発明の「X」の数値範囲である「0.01≦X≦0.3」と重なり、しかも、刊行物1の段落【0068】には、実施例1について、「作製される非晶質半導体膜においてゲルマニウム濃度が1?10原子%、好ましくは2?3原子%となるように調節する。」と記載されており、作製されるシリコンとゲルマニウムからなる非晶質半導体膜のゲルマニウムの濃度の好ましく調節された数値範囲は補正発明のXの数値範囲「0.01≦X≦0.3」に含まれるから、相違点1は実質的なものではない。 仮に、相違点1における補正発明の「Geを含有するSi_(1-X)Ge_(X)(0.01≦X≦0.3)のSi」と引用発明の「シリコンに対するゲルマニウムの組成比が0.1原子%以上10原子%以下であるシリコンゲルマニウムを成分」とに構成上の差異があるとしても、引用発明において、「Geを含有するSi_(1-X)Ge_(X)のSi」のXの数値範囲を最適化又は好適化することは、当業者の通常の創作能力の発揮であり、しかも、補正発明は、「Geを含有するSi_(1-X)Ge_(X)のSi」のXが「0.01≦X≦0.3」の範囲内で、刊行物1に記載されていない有利な効果であって、引用発明が有する効果とは異質なもの、又は同質であるが際だって優れた効果を有し、これらが技術水準から当業者が予測できたものでないとは認められない。 したがって、引用発明において、「Geを含有するSi_(1-X)Ge_(X)のSi」のXの数値範囲を補正発明のように「0.01≦X≦0.3」とすることは当業者であれば適宜なし得たことである。 (イ)相違点2について 基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁層、半導体層、水素供給層を具備する薄膜トランジスタであって、半導体層がゲート絶縁層の上に形成され、水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成されている薄膜トランジスタ、例えば、ソース電極とドレイン電極が半導体層を挟んでゲート電極と反対側に配置され、半導体層がゲート絶縁層の上に形成されている薄膜トランジスタ(逆スタガ型薄膜トランジスタ)であって、水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成されている薄膜トランジスタは、周知の構造であり、以下の周知例1及び2に記載されている。 (a)周知例1:特開平9-293876号公報(原査定の＜審判請求時に補正をする際の注意＞の「(1)請求項1?4に係る発明は、以下のとおり進歩性を有さない。」で新たに引用されるとともに、平成23年10月20日付け審尋に記載された《前置報告書の内容》において引用された周知例。) 「【0090】[実施形態5]図9に本発明第5の実施形態の半導体素子基板の断面図を示す。図中、図2?図8と同じ部材には同じ符号を付している。 【0091】本実施形態においては、ガラス基板54上に非晶質シリコン素子55および多結晶シリコン素子であるｐMOSトランジスタ27、nMOSトランジスタ28が形成されている。非晶質シリコン素子55は非晶質シリコン層にチャネル14、高濃度ソース・ドレイン15が設けられており、非晶質シリコン層はガラス基板54上に設けられたゲート電極18と、ゲート絶縁膜17をはさんで位置している。 【0092】この非晶質シリコン素子55の高濃度ソース・ドレイン15上には金属電極19が形成され、その一方の金属電極19はゲート絶縁膜17上に形成された透明導電膜20と接続されている。該金属電極19は、ゲート絶縁膜17および窒化膜24とによって、高濃度ソース・ドレイン15以外とは電気的に絶縁されている。該窒化膜24は膜中に多くの水素を含んでいる。 【0093】また、多結晶シリコン素子であるMOSトランジスタ27、28は多結晶シリコン層にチャネル14、高濃度ソース・ドレイン15が設けられており、多結晶シリコン層はガラス基板54上に設けられたゲート電極18と、ゲート絶縁膜17をはさんで位置している。この高濃度ソース・ドレイン15上にも金属電極19が形成されており、該金属電極19はゲート絶縁膜17および窒化膜24とによって、高濃度ソース・ドレイン15以外とは電気的に絶縁されている。 【0094】透明導電膜20は…である。 【0095】図10は図9の半導体素子基板を用い、実施形態1?3と同様の対向基板を貼り合わせて構成した光透過型の液晶表示装置の断面図である。」 「【0146】[実施例5]本発明第5の実施例として、図10に示す液晶表示装置を以下の製造工程によって作製した。 【0147】直径150mm、厚さ625μmの透明ガラス基板54(ここでは旭ガラスAN)上にゲート電極18を形成した。…。 【0148】次に…厚さ350nmの窒化膜を形成し、ゲート絶縁膜17とした。 【0149】続いてプラズマCVD法により230?280℃で厚さ10nmの非晶質シリコン層を積層した。さらに、…周辺回路部の非晶質シリコン層をアニールして多結晶シリコン層を形成した。 【0150】周辺回路部および表示部上に厚さ100nmの非晶質シリコン層を積層し、コンタクト層としてn^(+ )非晶質シリコン層を積層した。これらのシリコン層をパターニングした後、…を行なった後、金属電極19を形成した。ここではスパッタ法により100?150℃で厚さ150nmのアルミニウムを積層して金属電極19とした。 【0151】この後、水素を含む絶縁層としてプラズマCVD法によりシリコン窒化膜24を形成した。ここでは、2周波励起プラズマCVD法を用いて230?280℃で厚さ270nmの窒化膜を形成した。 【0152】次に窒素中で350℃、120分間の熱処理を行なって、非晶質ITO膜を結晶化すると共に、シリコン窒化膜24から非晶質シリコン層および多結晶シリコン層中へ水素を拡散させた。 【0153】画素スイッチング素子はnMOS構成、周辺駆動回路はCMOS構成とし、逆スタガ型のMOSトランジスタでそれぞれ構成した。」 (b)周知例2:特開平2-234438号公報 「第1図は逆スタガー型の薄膜トランジスタの構成を示す。図中20はガラス基板である。このガラス基板20の上面にはゲート電極2lがパターン形成されている。…。また、ガラス基板20上にはゲート電極21を覆ってゲート絶縁膜22が形成されている。このゲート絶縁膜22は窒化シリコン(Si_(3)N_(4))よりなり、プラズマCVD法により成膜され、膜厚が3000Å程度に形成されている。このゲート絶縁膜22上にはポリシリコンよりなる半導体層23が形成されている。…。この半導体層23の上面にはn^(+)-a-Si層24、24がパターン形成され、このn^(+)-a-Si層24、24上にはそれぞれソース電極25およびドレイン電極26がパターン形成されている。この場合、n^(+)-a-Si層24、24は半導体層23とソース電極25およびドレイン電極26との導通を図るものであり、プラズマCVD法により形成される。ソース電極25およびドレイン電極26は…等を用いる。なお、このソース電極25、ドレイン電極26、および半導体層23は窒化シリコン(Si_(3)N_(4))や酸化シリコン(SiO_(2))の絶縁膜(図示せず)により覆われて保護される。 次に、第2図を参照して、上述したような逆スタガー型の薄膜トランジスタを製造する場合について説明する。 まず、第2図(A)に示すように、…。 次に,第2図(B)に示すように、ガラス基板20上にゲート電極2lを覆って窒化シリコンよりなるゲート絶縁膜22をプラズマCVD法により生成し、…。このプラズマCVD法では反応ガスとしてモノシラン(SiH_(4))、アンモニア(NH_(3))、窒素(N_(2))等のガスを用いて行なう。そのため、生成されたゲート絶縁膜22は窒化シリコン中に水素が含まれる。そして、第2図(C)に示すように、ゲート絶縁膜22上にポリシリコンよりなる半導体層23を…により生成し、…の膜厚に形成する。このようして半導体層23を生成するときには、ゲート絶縁膜22の窒化シリコン中に含まれている水素が拡散するので、ポリシリコンよりなる半導体層23は生成と同時に水素化される。 この後、第2図(D)に示すように、半導体層23の上面にプラズマCVD法によりn^(+)-a-Si層24を…の厚さに形成し…半導体層23の上面にn^(+)-a-Si層24、24を介してソース電極25およびドレイン電極26がゲート電極2lと対応する箇所において互いに対向してパターン形成される。 最後に、フォトレジスト層を除去すれば、第1図に示す逆スタガー型の薄膜トランジスタが得られる。」(第3ページ左上欄16行?第4ページ左上欄第12行) 刊行物1には、「本発明は当該半導体膜でチャネル形成領域を形成した薄膜トランジスタの作製方法に好適に用いることができる。」(段落【0001】)と記載されている。そして、実施例4として、半導体層(結晶質半導体膜212)がゲート絶縁層(ゲート絶縁膜213)の下に形成されている薄膜トランジスタが記載されており、実施例5として、半導体層(結晶質半導体膜263、264)がゲート絶縁層(ゲート絶縁膜262)上に形成されている逆スタガ型薄膜トランジスタが記載されており、請求項1には、「…である半導体膜でチャネル形成領域が形成されている半導体装置」と記載されていることから、引用発明において、「結晶質半導体膜」を用いる薄膜トランジスタの構造を選択することは当業者がなすべき設計的事項であるといえる。 したがって、引用発明において、薄膜トランジスタの構造として、実施例5の逆スタガ型の構造に換えて、周知例1及び2の記載を参酌し、逆スタガ型であって上記周知の構造である「水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成されている」ものを選択することは当業者であれば適宜なし得ることである。 よって、相違点2は当業者が容易になし得た範囲に含まれる程度のものである。 (ウ)判断についてのまとめ 以上検討したとおり、相違点1及び相違点2は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。 したがって、補正発明は、刊行物1に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。 オ 独立特許要件についてのまとめ 以上のとおり、補正発明が特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものであるから、請求項1についての補正を含む本件補正は、特許法第17条の2第5項において準用する同法第126条第5項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項をいう。以下同じ。)の規定に適合しない。 3 補正却下の決定についてのむすび 以上検討したとおり、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明 本件補正は上記のとおり却下されたので、本願の請求項1ないし4に係る発明は、平成22年4月19日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし4に記載された事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その請求項1に記載された事項により特定される次のとおりのものである。 「【請求項1】 基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し該半導体層がGeを含有するSiであり半導体層がゲート絶縁層の上に形成され、水素供給層が半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。」 第4 刊行物に記載された発明 刊行物1に記載されている事項及び刊行物1に記載された発明(引用発明)は、「第2 2(2)イ 刊行物に記載された発明」に記載したとおりである。 第5 対比 ・判断 本願発明と引用発明とを対比する。 「第2 2(2)ウ 対比 d」に記載のように、「第1の層間絶縁膜267は、ソースまたはドレイン電極269?272の間で、結晶質半導体膜263、264のうち、ソースまたはドレイン領域275、277及びLDD領域274には接しているといえる。」から、引用発明において、水素供給層(第1の層間絶縁膜267)は半導体層(結晶質半導体膜263、264)に接しているといえる。 また、補正発明と引用発明との一致点は、「第2 2(2)ウ 対比」に記載のとおりである。 したがって、本願発明と引用発明は、「基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し該半導体層がGeを含有するSiであり半導体層がゲート絶縁層の上に形成され、水素供給層が半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。」の点で一致し、両者において相違点はない。 したがって、本願発明は、刊行物1に記載された発明であるから、特許法第29条第1項第3号に規定する発明に該当し、特許を受けることができない。 第6 むすび 以上のとおりであるから、本願は、請求項2ないし請求項4に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2012-01-11 |
| 結審通知日 | 2012-01-17 |
| 審決日 | 2012-01-31 |
| 出願番号 | 特願2004-381637(P2004-381637) |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 113- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 河本 充雄 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
松田 成正 恩田 春香 |
| 発明の名称 | 半導体装置およびその製造方法 |
| 代理人 | 小池 晃 |
| 代理人 | 伊賀 誠司 |
| 代理人 | 藤井 稔也 |
| 代理人 | 野口 信博 |
| 代理人 | 祐成 篤哉 |