ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 G02F 審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 G02F 審判 査定不服 4項1号請求項の削除 特許、登録しない。 G02F 審判 査定不服 4項3号特許請求の範囲における誤記の訂正 特許、登録しない。 G02F 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 G02F |
---|---|
管理番号 | 1254275 |
審判番号 | 不服2010-26629 |
総通号数 | 149 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2012-05-25 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2010-11-26 |
確定日 | 2012-03-21 |
事件の表示 | 特願2006-124982「平板表示装置及びその製造方法」拒絶査定不服審判事件〔平成19年 7月19日出願公開、特開2007-183529〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
第1 手続の経緯 本願は、平成18年4月28日(パリ条約による優先権主張2005年12月30日、2006年3月29日、大韓民国)の出願であって、平成21年5月26日付けで拒絶理由が通知され、同年9月1日に手続補正がなされ、平成22年7月22日付けで拒絶査定がなされ、これに対し、同年11月26日に拒絶査定不服審判請求がなされるとともに、同時に手続補正がなされたものである。 第2 平成22年11月26日になされた手続補正(以下「本件補正」という。)についての補正却下の決定 [補正却下の決定の結論] 本件補正を却下する。 [理由] 1 補正の内容 本件補正は、補正前(平成21年9月1日付け手続補正後のもの)の特許請求の範囲として 「【請求項1】互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、前記ゲートライン中のいずれか1つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。 【請求項2】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項1に記載の平板表示装置。 【請求項3】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項1に記載の平板表示装置。 【請求項4】互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分から少なくとも二つ以上に分離され、前記ソース電極中いずれか1つは、前記他のソース電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。 【請求項5】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項4に記載の平板表示装置。 【請求項6】前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項4に記載の平板表示装置。 【請求項7】前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項4に記載の平板表示装置。 【請求項8】互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分から少なくとも二つ以上に分離され、前記ゲートライン中いずれか1つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであり、前記ソース電極中いずれか1つは、前記他のソース電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。 【請求項9】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項8に記載の平板表示装置。 【請求項10】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項8に記載の平板表示装置。 【請求項11】前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項8に記載の平板表示装置。 【請求項12】前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項8に記載の平板表示装置。 【請求項13】互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記データラインは前記ゲートラインとの交差部から少なくとも二つ以上に分離され、前記データライン中いずれか1つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。 【請求項14】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項13に記載の平板表示装置。 【請求項15】前記二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインは断線されることを特徴とする請求項13に記載の平板表示装置。 【請求項16】互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記薄膜トランジスタのドレイン電極は前記チャンネル部上で少なくとも二つ以上に分離され、前記ドレイン電極中いずれか1つは、前記他のドレイン電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。 【請求項17】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項16に記載の平板表示装置。 【請求項18】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項16に記載の平板表示装置。 【請求項19】前記薄膜トランジスタのソース電極は前記少なくとも二つ以上に分離されたドレイン電極と交互に配置されるように、少なくとも二つ以上に分離されることを特徴とする請求項16に記載の平板表示装置。 【請求項20】前記薄膜トランジスタのソース電極は前記チャンネル部上で少なくとも二つ以上に分離され、前記分離されたドレイン電極は前記分離された二つのソース電極間で前記チャンネル部上に配置されることを特徴とする請求項16に記載の平板表示装置。 【請求項21】一部分から少なくとも二つ以上に分離されたゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記二つ以上に分離されたゲートラインの一部と交差されるデータライン、前記データラインに連結された前記薄膜トランジスタのソース電極、前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群及び前記薄膜トランジスタの半導体チャンネル部を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ゲートライン中いずれか1つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。 【請求項22】前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項21に記載の平板表示装置の製造方法。 【請求項23】前記二つ以上に分離されたゲートラインと前記データライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項21に記載の平板表示装置の製造方法。 【請求項24】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたゲートラインの一部にレーザーを照射し、前記ショートされたゲートラインの一部を断線させる段階を更に含むことを特徴とする請求項23に記載の平板表示装置の製造方法。 【請求項25】前記ショートされたゲートラインの一部を断線させる段階は前記データラインとショートされたゲートライン上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項24に記載の平板表示装置の製造方法。 【請求項26】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、前記ソース電極から少なくとも二つ以上に分離され、前記半導体チャンネル部の方に伸張される分離されたソース電極部、及び前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ソース電極部中いずれか1つは、前記他のソース電極部の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。 【請求項27】前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項26に記載の平板表示装置の製造方法。 【請求項28】前記二つ以上に分離されたソース電極部と前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を含むことを特徴とする請求項26に記載の平板表示装置の製造方法。 【請求項29】前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項28に記載の平板表示装置の製造方法。 【請求項30】前記ショートされたソース電極部を断線させる段階は前記ゲート電極とショートされたソース電極部上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項28に記載の平板表示装置の製造方法。 【請求項31】一部分から少なくとも二つ以上に分離されたゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインの分離された一部分と交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、前記ソース電極から少なくとも二つ以上に分離され、前記半導体チャンネル部の方に伸張される分離されたソース電極部、及び前記分離されたソース電極部の間に配置される前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ゲートライン中いずれか1つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであり、前記ソース電極部中いずれか1つは、前記他のソース電極部の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。 【請求項32】前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項31に記載の平板表示装置の製造方法。 【請求項33】前記二つ以上に分離されたゲートライン及び前記データライン間のショート可否と、前記二つ以上に分離されたソース電極部及び前記ゲート電極間のショート可否とを判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項32に記載の平板表示装置の製造方法。 【請求項34】前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項33に記載の平板表示装置の製造方法。 【請求項35】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差される一部分から少なくとも二つ以上に分離されたデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記データライン中いずれか1つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。 【請求項36】前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項35に記載の平板表示装置の製造方法。 【請求項37】前記交差部から二つ以上に分離されたデータラインと前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項35に記載の平板表示装置の製造方法。 【請求項38】前記交差部から二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインにレーザーを照射し、前記ショートされたラインを断線させる段階を更に含むことを特徴とする請求項37に記載の平板表示装置の製造方法。 【請求項39】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び少なくとも二つ以上に分離された前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ドレイン電極中いずれか1つは、前記他のドレイン電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。 【請求項40】前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項39に記載の平板表示装置の製造方法。 【請求項41】前記二つ以上に分離されたドレイン電極と前記ゲート電極間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項39に記載の平板表示装置の製造方法。 【請求項42】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされたドレイン電極にレーザーを照射し、前記ショートされたドレイン電極を断線させる段階を更に含むことを特徴とする請求項41に記載の平板表示装置の製造方法。」 とあったものを、補正後の特許請求の範囲として、 「【請求項1】互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記データラインは前記ゲートラインとの交差部において少なくとも二つ以上に分離されることを特徴とする平板表示装置。 【請求項2】前記ゲートラインは前記データラインとの交差部において、少なくとも二つ以上に分離されることを特徴とする請求項1に記載の平板表示装置。 【請求項3】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項2に記載の平板表示装置。 【請求項4】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項2に記載の平板表示装置。 【請求項5】前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分において、少なくとも二つ以上に分離されることを特徴とする請求項1に記載の平板表示装置。 【請求項6】前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項5に記載の平板表示装置。 【請求項7】前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項5に記載の平板表示装置。 【請求項8】前記二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインは断線されることを特徴とする請求項1に記載の平板表示装置。 【請求項9】前記薄膜トランジスタのドレイン電極は前記チャンネル部上で少なくとも二つ以上に分離されることを特徴とする請求項1に記載の平板表示装置。 【請求項10】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項9に記載の平板表示装置。 【請求項11】前記薄膜トランジスタのソース電極は前記少なくとも二つ以上に分離されたドレイン電極と交互に配置されるように、少なくとも二つ以上に分離されることを特徴とする請求項9に記載の平板表示装置。 【請求項12】前記薄膜トランジスタのソース電極は前記チャンネル部上で少なくとも二つ以上に分離され、前記分離されたドレイン電極は前記分離された二つのソース電極間で前記チャンネル部上に配置されることを特徴とする請求項9に記載の平板表示装置。 【請求項13】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差される一部分において、少なくとも二つ以上に分離されたデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。 【請求項14】前記ゲートラインは一部分において、少なくとも二つ以上に分離されることを特徴とする請求項13に記載の平板表示装置の製造方法。 【請求項15】前記二つ以上に分離されたゲートラインと前記データライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項14に記載の平板表示装置の製造方法。 【請求項16】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたゲートラインの一部にレーザーを照射し、前記ショートされたゲートラインの一部を断線させる段階を更に含むことを特徴とする請求項15に記載の平板表示装置の製造方法。 【請求項17】前記ショートされたゲートラインの一部を断線させる段階は前記データラインとショートされたゲートライン上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項16に記載の平板表示装置の製造方法。 【請求項18】前記半導体チャンネル部の方に伸張される分離されたソース電極部をさらに含むことを特徴とする請求項13に記載の平板表示装置の製造方法。 【請求項19】前記二つ以上に分離されたソース電極部と前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を含むことを特徴とする請求項18に記載の平板表示装置の製造方法。 【請求項20】前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項19に記載の平板表示装置の製造方法。 【請求項21】前記ショートされたソース電極部を断線させる段階は前記ゲート電極とショートされたソース電極部上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項19に記載の平板表示装置の製造方法。 【請求項22】前記交差部において、二つ以上に分離されたデータラインと前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項13に記載の平板表示装置の製造方法。 【請求項23】前記交差部において、二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインにレーザーを照射し、前記ショートされたラインを断線させる段階を更に含むことを特徴とする請求項22に記載の平板表示装置の製造方法。 【請求項24】少なくとも二つ以上に分離された前記薄膜トランジスタのドレイン電極を形成する段階をさらに含むこと特徴とする請求項13に記載の平板表示装置の製造方法。 【請求項25】前記二つ以上に分離されたドレイン電極と前記ゲート電極間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項24に記載の平板表示装置の製造方法。 【請求項26】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされたドレイン電極にレーザーを照射し、前記ショートされたドレイン電極を断線させる段階を更に含むことを特徴とする請求項25に記載の平板表示装置の製造方法。」 と補正するものである。 そして、本件補正は、補正前の請求項13の「前記データライン中いずれか1つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンである」を削除して(以下「本件補正事項」という。)、補正後の請求項1とすることを含むものである。 2 目的外補正 本件補正事項は、「前記データライン中いずれか1つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンである」との事項を削除するものであるから、本件補正は、補正前の請求項13に対して、特許請求の範囲の減縮を目的とするものであるとはいえない。 そして、本件補正前の特許請求の範囲には、本件補正後の請求項1に対応する請求項は記載されていない。 よって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号の特許請求の範囲の減縮を目的とするものには該当しない。 また、本件補正の上記本件補正事項は、請求項の削除、誤記の訂正、明りようでない記載の釈明のいずれにも該当しない。 したがって、本件補正は、平成18年法律第55条改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明について 1 本願発明 本件補正は上記第2のとおり却下されたので、本願の請求項に係る発明は、その特許請求の範囲の請求項1?42に記載された事項によって特定されるものであるところ、その請求項1に係る発明は次のとおりのものである。 「【請求項1】 互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、 前記ゲートライン中のいずれか1つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。」(以下「本願発明」という。) 2 刊行物の記載 (1)原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開平6-208130号公報(以下「引用文献」という。)には、下記の事項が記載されている。 ア 「【請求項1】水平方向に延在し、かつ垂直方向に複数本配置された走査信号線と、垂直方向に延在し、かつ水平方向に複数本配置された映像信号線と、隣接する2本の上記走査信号線と隣接する2本の上記映像信号線との交差領域内にそれぞれ配置された薄膜トランジスタと画素電極とを有し、上記薄膜トランジスタと上記画素電極とを一画素の構成要素とするアクティブ・マトリクス方式の液晶表示装置において、上記各画素を水平方向および垂直方向に直線状に並べて配置し、上記薄膜トランジスタのゲート電極を兼用する上記走査信号線にバイパスを上記各画素毎に設け、上記走査信号線と上記バイパスとにより外部回路と接続された閉ループを上記各画素毎に形成し、上記映像信号線は上記閉ループと複数箇所で交差し、かつ、上記画素電極を一方の電極とし、隣の上記画素の上記バイパスを他方の電極とする保持容量素子を形成して上記バイパスと上記保持容量素子とを兼用したことを特徴とする液晶表示装置。」 イ 「【0024】本実施例では、図1に示すように、各画素毎に、走査信号線GLにバイパスGBPを設け、このバイパスGBPは走査信号線GLと映像信号線DLとの第1の交差部SH1の上流側で走査信号線GLから分岐し、バイパスGBPと映像信号線DLとの第2の交差部SH2および薄膜トランジスタTFTの下流側で走査信号線GLに合流している。・・・ 【0027】映像信号線DLを閉ループと2箇所で交差させたので、走査信号線GLと映像信号線DLとの該2箇所の交差部や重ね合わされた部分(すなわち、薄膜トランジスタTFT部において、走査信号線GLと一体であるゲート電極GTと、映像信号線DLと一体であるドレイン電極SD1とが重ね合わせられた部分)のどの箇所において短絡が発生しても短絡部の両側の閉ループを切断することにより線欠陥を完全に修正できる。 【0028】すなわち、第1に、第1の交差部SH1で走査信号線GLと映像信号線DLとの短絡が発生した場合には、第1の交差部SH1の両側(第1の交差部SH1の上流側および下流側)の走査信号線GLをレーザを用いてレーザトリミング部RTL1、RTL2で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号はバイパスGBPを通り、線欠陥を修正することができる。また、第1の交差部SH1で断線が発生しても、走査信号はバイパスGBPを通り、線欠陥は発生しない。 【0029】第2に、第2の交差部SH2で走査信号線GLと映像信号線DLとの短絡が発生した場合には、第2の交差部SH2の両側(第2の交差部SH2の上流側および下流側)のバイパスGBPをレーザを用いてレーザトリミング部RTL3、RTL4で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号は走査信号線GLの主行路を通り、線欠陥を修正することができる。また、第2の交差部SH2で断線が発生しても、走査信号は走査信号線GLの主行路を通り、線欠陥は発生しない。」 ウ 「【0043】(薄膜トランジスタTFT)薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソース-ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。 【0044】各画素の薄膜トランジスタTFTは、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドープされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極、ドレイン電極SD1、SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。」 エ 「【0051】(i型半導体層AS)i型半導体層ASは、薄膜トランジスタTFTのチャネル形成領域として使用される。i型半導体層ASは非晶質シリコン膜または多結晶シリコン膜で形成し、200?2200Åの膜厚(この液晶表示装置では、2000Å程度の膜厚)で形成する。」 オ よって、これらの記載を総合すると、引用文献には、次の発明(以下「引用発明」という。)が記載されていると認められる。 「水平方向に延在し、かつ垂直方向に複数本配置された走査信号線と、垂直方向に延在し、かつ水平方向に複数本配置された映像信号線と、隣接する2本の上記走査信号線と隣接する2本の上記映像信号線との交差領域内にそれぞれ配置された薄膜トランジスタと画素電極とを有し、各画素の薄膜トランジスタは、ゲート電極、一対のソース電極、ドレイン電極、チャネル形成領域として使用されるi型半導体層を有するものであって、上記薄膜トランジスタと上記画素電極とを一画素の構成要素とするアクティブ・マトリクス方式の液晶表示装置において、上記各画素を水平方向および垂直方向に直線状に並べて配置し、上記薄膜トランジスタのゲート電極を兼用する上記走査信号線にバイパスを上記各画素毎に設け、上記走査信号線と上記バイパスとにより外部回路と接続された閉ループを上記各画素毎に形成し、上記映像信号線は上記閉ループと複数箇所で交差し、かつ、上記画素電極を一方の電極とし、隣の上記画素の上記バイパスを他方の電極とする保持容量素子を形成して上記バイパスと上記保持容量素子とを兼用し、各画素毎に、走査信号線にバイパスを設け、このバイパスは走査信号線と映像信号線との第1の交差部の上流側で走査信号線から分岐し、バイパスと映像信号線との第2の交差部および薄膜トランジスタの下流側で走査信号線に合流している液晶表示装置。」 (2)対比 ア 本願発明と引用発明を対比する。 引用発明の「走査信号線」、「映像信号線」、「薄膜トランジスタ」、「画素電極」、「ソース電極」、「ドレイン電極」、「チャネル形成領域」及び「液晶表示装置」は、 本願発明の「ゲートライン」、「データライン」、「薄膜トランジスタ」、「画素電極」、「ソース電極」、「ドレイン電極」、「半導体チャンネル部」及び「平板表示装置」にそれぞれ相当する。 イ 引用発明は「水平方向に延在し、かつ垂直方向に複数本配置された走査信号線と、垂直方向に延在し、かつ水平方向に複数本配置された映像信号線と、隣接する2本の上記走査信号線と隣接する2本の上記映像信号線との交差領域内にそれぞれ配置された薄膜トランジスタと画素電極とを有し、上記薄膜トランジスタと上記画素電極とを一画素の構成要素とする」ものであるところ、走査信号線及び映像信号線は、一画素の構成要素である薄膜トランジスタと画素電極とが配置されている交差領域を定義するものといえるから、引用発明は、本願発明の「互いに交差して画素領域を定義するゲートライン及びデータラインを備え」との事項を備える。 ウ 上記2(1)イ(【0028】、【0029】)によれば、引用文献には、「第1に、第1の交差部SH1で走査信号線GLと映像信号線DLとの短絡が発生した場合には、第1の交差部SH1の両側(第1の交差部SH1の上流側および下流側)の走査信号線GLをレーザを用いてレーザトリミング部RTL1、RTL2で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号はバイパスGBPを通り、線欠陥を修正することができる。・・・第2に、第2の交差部SH2で走査信号線GLと映像信号線DLとの短絡が発生した場合には、第2の交差部SH2の両側(第2の交差部SH2の上流側および下流側)のバイパスGBPをレーザを用いてレーザトリミング部RTL3、RTL4で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号は走査信号線GLの主行路を通り、線欠陥を修正することができる。」と記載されており、走査信号線とバイパス(ゲートライン)のいずれか1つは、他の走査信号線とバイパスの間で発生する電気的ショート(短絡)を解決するためのリペア(レーザを用いてレーザトリミング部で切断する)工程において電流パス(走査信号はバイパスGBPを通り、線欠陥を修正することができる。・・・・・・走査信号は走査信号線GLの主行路を通り、線欠陥を修正することができる)を形成するパターンとして用いられているものと認められる。 したがって、引用発明は、本願発明の「ゲートライン中のいずれか1つは、他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンである」との事項を備えている。 エ 本願発明の「ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され」の意味するところが明らかでないが、本願明細書及び図面(特に【0045】?【0048】及び図5、6)を参照すれば、「ゲートラインは前記データラインとの交差部(の近傍)において少なくとも二つ以上に分離され」ていることを意味するものと解される。 しかるところ、引用発明は、「各画素毎に、走査信号線にバイパスを設け、このバイパスは走査信号線と映像信号線との第1の交差部の上流側で走査信号線から分岐し、バイパスと映像信号線との第2の交差部および薄膜トランジスタの下流側で走査信号線に合流している」ものであることから、引用発明の「バイパス」は、「走査信号線と映像信号線との第1の交差部」の近傍(第1の交差部の上流側)において分岐しているといえる。 したがって、引用発明は、本願発明の「ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され」との構成を備えるものである。 オ 以上によれば、両者は 「互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、 前記ゲートライン中のいずれか1つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。」 で一致する。 以上ア?オの検討によれば、引用発明は本願発明の構成をすべて備えている。 よって、本願発明は、引用文献に記載された発明である。 (4)小括 以上のとおり、本願発明は、引用文献に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 第4 むすび 以上のとおり、本願発明は、引用文献に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 よって、結論のとおり審決する。 |
審理終結日 | 2011-10-21 |
結審通知日 | 2011-10-24 |
審決日 | 2011-11-07 |
出願番号 | 特願2006-124982(P2006-124982) |
審決分類 |
P
1
8・
113-
Z
(G02F)
P 1 8・ 573- Z (G02F) P 1 8・ 572- Z (G02F) P 1 8・ 571- Z (G02F) P 1 8・ 574- Z (G02F) |
最終処分 | 不成立 |
前審関与審査官 | 小濱 健太 |
特許庁審判長 |
吉野 公夫 |
特許庁審判官 |
松川 直樹 北川 創 |
発明の名称 | 平板表示装置及びその製造方法 |
代理人 | 朝日 伸光 |
代理人 | 岡部 正夫 |
代理人 | 加藤 伸晃 |
代理人 | 岡部 讓 |