ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 G11C |
|---|---|
| 管理番号 | 1254615 |
| 審判番号 | 不服2010-21519 |
| 総通号数 | 149 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-05-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2010-09-24 |
| 確定日 | 2012-03-28 |
| 事件の表示 | 特願2007-109895「半導体記憶装置及びその制御方法」拒絶査定不服審判事件〔平成19年8月2日出願公開、特開2007-193942〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1.手続の経緯 本願は、平成15年4月18日(パリ条約による優先権主張 2002年4月29日、アメリカ合衆国)に出願した特願2003-114392号特許出願の一部を平成19年4月18日に新たな特許出願としたものであって、平成21年12月15付けで拒絶理由が通知され、平成22年5月14日付けで拒絶査定がなされた。 これに対して、同年9月24日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成23年1月17日付けで審尋がなされ、同年5月17日に回答書が提出された。 第2.平成22年9月24日に提出された手続補正書による補正について 1.補正の内容 平成22年9月24日に提出された手続補正書による補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1?7を、補正後の特許請求の範囲の請求項1?5と補正するものであり、補正前後の請求項1は、各々次のとおりである。 (補正前) 「【請求項1】 コアセルと、 前記コアセルを目標閾値電圧にプログラミングする手段と、を具備し、 前記手段は、 前記コアセルをプログラム条件でプログラミングするプログラム手段と、 前記コアセルの電圧レベルがプログラム検証条件を満足するかにより前記コアセルのプログラミングが成功したかを検証する検証手段と、 前記検証手段における前記コアセルの前記電圧レベルに応じて、前記プログラミング条件と前記プログラム検証条件とを調整する調整手段と、 前記検証手段が前記プログラミングに失敗したと検証した場合は、前記プログラム手段にプログラミングさせ、前記検証手段が前記プログラミングに成功したと検証した場合は、前記調整手段に前記プログラミング条件と前記プログラム検証条件とを調整させ、前記電圧レベルが前記目標閾値電圧に達するまで、繰り返し、前記プログラム手段にプログラミングさせ、前記検証手段に検証させ、及び前記調整手段に前記プログラム条件及び前記プログラム検証条件を調整させる制御手段と、を有することを特徴とする半導体記憶装置。」 (補正後) 「【請求項1】 コアセルと、 前記コアセルを目標閾値電圧にプログラミングする手段と、を具備し、 前記手段は、 前記コアセルをプログラム条件でプログラミングするプログラム手段と、 前記コアセルの電圧レベルがプログラム検証条件を満足するかにより前記コアセルのプログラミングが成功したかを検証する検証手段と、 前記検証手段における前記コアセルの前記電圧レベルに応じて、前記プログラム条件と前記プログラム検証条件とを調整する調整手段と、 前記検証手段が前記プログラミングに失敗したと検証した場合は、前記プログラム手段にプログラミングさせ、前記検証手段が前記プログラミングに成功したと検証した場合は、前記調整手段に前記プログラム条件と前記プログラム検証条件とを調整させ、前記電圧レベルが前記目標閾値電圧に達するまで、繰り返し、前記プログラム手段にプログラミングさせ、前記検証手段に検証させ、及び前記調整手段に前記プログラム条件及び前記プログラム検証条件を調整させる制御手段と、を有することを特徴とする半導体記憶装置。」 2.補正事項の整理 本件補正による補正事項を整理すると、次のとおりである。 (1)補正事項1 補正前の請求項1の「前記プログラミング条件」を「前記プログラム条件」と補正して、補正後の請求項1とすること。 (2)補正事項2 補正前の請求項4及び5を削除するとともに、当該削除と整合するように、請求項の番号及び引用する請求項の番号を補正すること。 3.新規事項の追加及び補正の目的の適否について (1)補正事項1について 補正事項1は、補正前の請求項1における誤記を訂正するものであるから、特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第3号に掲げる誤記の訂正を目的とするものに該当する。 また、当該補正が特許法第17条の2第3項(平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)に規定する要件を満たすことは明らかである。 (2)補正事項2について 補正事項2は、特許法第17条の2第4項第1号に掲げる請求項の削除を目的とするものに該当する。 また、当該補正が特許法第17条の2第3項に規定する要件を満たすことは明らかである。 (3)新規事項の追加及び補正の目的の適否について 以上のとおりであるから、本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものである。 4.補正についてのむすび 以上検討したとおり、本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものであるから、適法になされたものである。 第3.本願発明 上記第2.において検討したとおり、本件補正は適法になされたものであるから、本願の請求項1?5に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1?5に記載されている事項により特定されるとおりのものであり、そのうちの請求項5に係る発明(以下「本願発明」という。)は、請求項5に記載されている事項により特定される次のとおりのものである。 「【請求項5】 コアセルを目標閾値電圧にプログラミングする半導体記憶装置の制御方法であって、 前記コアセルをプログラム条件でプログラミングするプログラム手順と、 前記コアセルの電圧レベルがプログラム検証条件を満足するかにより前記コアセルのプログラミングが成功したかを検証する検証手順と、 前記検証手順における前記コアセルの前記電圧レベルに応じて、前記プログラム条件と前記プログラム検証条件とを調整する調整手順と、を有し、 前記検証手順において、前記プログラミングに失敗したと検証した場合は、前記プログラム手順を行い、前記検証手順において前記プログラミングに成功したと検証した場合は、前記調整ステップにおいて、前記プログラミング条件と前記プログラム検証条件とを調整し、前記電圧レベルが前記目標閾値電圧に達するまで、前記プログラム手順、前記検証手順、及び前記調整手順を繰り返し行うことを特徴とする半導体記憶装置の制御方法。」 なお、ここにおいて、「前記調整ステップ」は、「前記調整手順」の誤記であることが明らかであるから、以下においてはそのように読み換える。 第4.引用刊行物に記載された発明 1.本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平10-228786号公報(以下「引用例」という。)には、図1及び2と共に次の記載がある。 a.「【0001】 【発明の属する技術分野】この発明は、不揮発性半導体記憶装置に関し、特に、電気的な情報の書き込み及び消去が可能な不揮発性半導体記憶装置に関するものである。」 b.「【0022】 【発明の実施の形態】以下、この発明による不揮発性半導体記憶装置及びその閾値制御方法の実施の形態について、図に基づき説明をする。 【0023】図1は、後述するこの発明の実施の形態1?3における不揮発性半導体記憶装置の回路構成を示すブロック図である。図2は、図1中に示す不揮発性半導体記憶装置のシーケンスコントローラの処理手順を示すフローチャートである。 【0024】図1に示すように、モード制御回路1にはシーケンスコントローラ2が接続されている。このシーケンスコントローラ2は、可変書き込み/消去ベリファイ電圧発生器3、可変書き込み/消去パルス発生器4及びコラムデコーダ5を制御できるように接続さている。可変書き込み/消去ベリファイ電圧発生器3はメモリセルアレイ6のメモリセルの書き込みあるいは消去をベリファイするための電圧を発生し、この電圧をロウデコーダ7を介して選択ワード線のメモリセルに与える。また、可変書き込み/消去パルス発生器4はメモリセルの書き込みあるいは消去を行うためのパルスを発生し、このパルスをコラムデコーダ5を介して選択ビット線のメモリセルあるいはロウデコーダ7を介して選択ワード線のメモリセルに与える。ここで、ベリファイ電圧印加時に、選択されたセルの電流を読み出し、ベリファイ値を満足するかどうかを判断するために、コラムデコーダ5中のセンスアンプはシーケンスコントローラ2と接続されている。 【0025】モード制御回路1は、書き込みモード、消去モード、読み出しモードをシーケンスコントローラ2に指示する。以下には、書き込みあるいは消去モード時のシーケンスコントローラ2の1ビットの書き込みあるいは消去処理手順について図2に基づき説明する。」 c.「【0026】先ず、シーケンスコントローラ2により可変書き込み/消去ベリファイ電圧発生器3、可変書き込み/消去パルス発生器4に指示を与えることでベリファイ電圧レベル、書き込みあるいは消去パルス電圧の絶対値/パルス時間の初期設定を行う(ステップS1)。 【0027】次に、コラムデコーダ5とロウデコーダ7によりメモリセルアレイ6中の書き込みあるいは消去の対象となるメモリセルを選択する(ステップS2)。 【0028】次に、可変書き込み/消去パルス発生器4によりコラムデコーダ5及びロウデコーダ7を介してステップS2で選択されたセルに書き込みあるいは消去パルス電圧を印加する(ステップS3)。これにより選択セルのメモリセルトランジスタの閾値が変化する。 【0029】そして、可変書き込み/消去ベリファイ電圧発生器4により、ロウデコーダ7を介して選択ワード線に書き込みあるいは消去ベリファイ電圧を印加し、選択セルのオン/オフにより流れる/流れない電流をコラムデコーダ5のセンスアンプを介して読み出す。これにより、シーケンスコントローラ2では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行う。この判定により、現ベリファイ電圧レベルを満足しなければステップS3へ戻り、満足する場合には次のステップへと進む(ステップS4)。 【0030】次に、シーケンスコントローラ2により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル(ビット)への書き込みあるいは消去が終了する(ステップS5)。 【0031】もし、ステップS5で最終ベリファイ電圧レベルでないのであれば、シーケンスコントローラ2により可変書き込み/消去パルス発生器4へ書き込みあるいは消去の印加パルス電圧(絶対値)及び/又はパルス時間を減少させるように制御を行う(ステップS6)。 【0032】そして、シーケンスコントローラ2により可変書き込み/消去ベリファイ電圧発生器3へベリファイ電圧レベルを更新するように制御してステップS3へと戻る(ステップS7)。」 2.ここにおいて、0022段落の「以下、この発明による不揮発性半導体記憶装置及びその閾値制御方法の実施の形態について、図に基づき説明をする。」という記載における「その閾値」とは、「不揮発性半導体記憶装置」の「メモリセルアレイ6」における「選択セル」の「閾値」(更に詳しく言えば、「不揮発性半導体記憶装置」の「メモリセルアレイ6」における「選択セル」の「メモリセルトランジスタ」の「閾値」)であることは明らかである。 そして、引用例においては、「選択セルのメモリセルトランジスタ」の「閾値」という表現と「選択セル」の「閾値」という表現とが混在して用いられているので、「選択セル」の「閾値」という表現に統一するとともに、引用例においては、「メモリセル」に対する「書き込み」と「消去」とが並列的に記載されているところ、そのうちの「書き込み」のみに注目すると、引用例には、次の発明(以下「引用発明」という。)が記載されているものと認められる。 「不揮発性半導体記憶装置のメモリセルアレイ6における選択セルの閾値制御方法であって、 ベリファイ電圧レベル、書き込みパルス電圧の絶対値/パルス時間の初期設定を行い(ステップS1)、 次に、メモリセルアレイ6中の書き込みの対象となるメモリセルを選択し(ステップS2)、 次に、ステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルの閾値を変化させ(ステップS3)、 そして、選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行い、この判定により、現ベリファイ電圧レベルを満足しなければステップS3へ戻り、満足する場合には次のステップへと進み(ステップS4)、 次に、現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セルへの書き込みを終了し(ステップS5)、 もし、ステップS5で最終ベリファイ電圧レベルでないのであれば、書き込みパルス電圧(絶対値)及び/又はパルス時間を減少させるように制御を行い(ステップS6)、 そして、ベリファイ電圧レベルを更新するように制御してステップS3へと戻る(ステップS7)ことを特徴とする、不揮発性半導体記憶装置のメモリセルアレイ6における選択セルの閾値制御方法。」 第5.本願発明と引用発明との対比 1.引用発明の「不揮発性半導体記憶装置」、「閾値」は、各々本願発明の「半導体記憶装置」、「閾値電圧」に相当する。 また、引用発明の「メモリセルアレイ6における選択セル」、すなわち「ステップ2」において選択された「メモリセルアレイ6中の書き込みの対象となるメモリセル」が、本願発明の「コアセル」に相当する。 また、引用発明の「書き込み」は、本願発明の「プログラミング」に相当する。 そして、引用発明においては、「閾値」が「最終ベリファイ電圧レベル」を満足して、初めて書き込みを終了するように制御されていること、換言すれば、「閾値」が「最終ベリファイ電圧レベル」を満足するまで書き込みが行われるように制御されていることが明らかであるから、引用発明の「最終ベリファイ電圧レベル」は、本願発明の「目標閾値電圧」に相当するとともに、引用発明と本願発明とは、「コアセルを目標閾値電圧にプログラミングする半導体記憶装置の制御方法」である点で一致する。 2.引用発明の「書き込みパルス電圧の絶対値/パルス時間」は、本願発明の「プログラム条件」に相当する。 そして、引用発明の「ステップ3」すなわち、「ステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルの閾値を変化させ」るステップにおいては、「ステップ1」又は「ステップ6」において設定された「書き込みパルス電圧の絶対値/パルス時間」を有する「書き込みパルス電圧」で「ステップS2で選択されたセル」の書き込みすなわちプログラミングが行われていることが明らかである。 したがって、引用発明の「ステップ3」すなわち、「ステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルの閾値を変化させ」るステップは、本願発明の「前記コアセルをプログラム条件でプログラミングするプログラム手順」に相当する。 3.引用発明の「選択セル」の「閾値」は、本願の「コアセルの電圧レベル」に相当し、引用発明の「ベリファイ電圧レベル」は、本願発明の「プログラム検証条件」に相当する。 そして、引用発明の「選択セルの現閾値」とは、その時点における「選択セル」の「閾値」を意味し、引用発明の「現ベリファイ電圧レベル」とは、その時点における「ベリファイ電圧レベル」を意味するものであるところ、本願発明の「前記コアセルの電圧レベルがプログラム検証条件を満足するかにより前記コアセルのプログラミングが成功したかを検証する検証手順」において、その時点における「前記コアセルの電圧レベルが」、その時点における「プログラム検証条件を満足するかにより前記コアセルのプログラミングが成功したかを検証」していることは自明である。 また、引用発明は、「ステップ4」において、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行」っているが、それにより、「ステップ3」において「選択セル」の閾値が「現ベリファイ電圧レベル」を満足するような書き込みが行われたか否を検証していること、換言すれば、「ステップ3」において「選択セル」の閾値が「現ベリファイ電圧レベル」を満足するような書き込みに成功したか否かを検証していることは明らかである。 したがって、引用発明の「ステップ4」における「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行」うステップは、本願発明の「前記コアセルの電圧レベルがプログラム検証条件を満足するかにより前記コアセルのプログラミングが成功したかを検証する検証手順」に相当する。 4.引用発明の「ステップ6」、すなわち「書き込みパルス電圧(絶対値)及び/又はパルス時間を減少させるように制御を行」うステップは、本願発明の「前記プログラム条件」を調整する手順に相当し、引用発明の「ステップ7」のうちの「ベリファイ電圧レベルを更新するように制御」するステップは、本願発明の「前記プログラム検証条件」を調整する手順に相当する。 したがって、引用発明の「ステップ6」及び「ステップ7」のうちの「ベリファイ電圧レベルを更新するように制御」するステップが、本願発明の「前記プログラム条件と前記プログラム検証条件とを調整する調整手順」に相当する。 そして、引用発明は、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足しない場合には「ステップS3」へ戻るという動作が行われ、その結果、「ステップ3」において「ステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルの閾値を変化させ」るという動作が再度行われるとともに、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足する場合には「ステップ5」へと進み、「現ベリファイ電圧レベル」が「最終ベリファイ電圧レベル」である場合を除き、「ステップ6」及び「ステップ7」を実行して「ステップ3」へ戻るという動作が行われるように制御しているから、引用発明においては、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足する場合にのみ、「ステップ6」及び「ステップ7」を実行する構成となっていることが明らかである。 したがって、引用発明は、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行」うというステップにおける「選択セルの現閾値」に応じて、「ステップ6」及び「ステップ7」を実行しているものと認められるから、引用発明と本願発明とは、「前記検証手順における前記コアセルの前記電圧レベルに応じて、前記プログラム条件と前記プログラム検証条件とを調整する調整手順」を有している点で一致する。 5.上記4.において検討したとおり、引用発明は、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足しない場合には、「ステップS3」へ戻るという動作が行われ、その結果、「ステップ3」において「ステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルの閾値を変化させ」るという動作が再度行われることになる。 そして、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足しない場合とは、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行」うステップにおいて、「選択セル」の閾値が「現ベリファイ電圧レベル」を満足するような書き込みに失敗したと検証した場合にほかならない。 したがって、引用発明と本願発明とは、「前記検証手順において、前記プログラミングに失敗したと検証した場合は、前記プログラム手順を行」うという構成を備えている点で一致する。 6.上記4.において検討したとおり、引用発明は、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足する場合には「ステップ5」へと進み、「現ベリファイ電圧レベル」が「最終ベリファイ電圧レベル」である場合を除き、「ステップ6」及び「ステップ7」を実行して「ステップ3」へ戻るという動作が行われるように制御している。 そして、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足する場合とは、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行」うステップにおいて、「選択セル」の閾値が「現ベリファイ電圧レベル」を満足するような書き込みに成功したと検証した場合にほかならない。 したがって、引用発明と本願発明とは、「前記検証手順において前記プログラミングに成功したと検証した場合は、前記調整手順において、前記プログラミング条件と前記プログラム検証条件とを調整」するという構成を備えている点で一致する。 7.上記4.において検討したとおり、引用発明は、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足しない場合には「ステップS3」へ戻るという動作が行われ、その結果、「ステップ3」において「ステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルの閾値を変化させ」るという動作が再度行われるとともに、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」において、「選択セルの現閾値」が「現ベリファイ電圧レベル」を満足する場合には「ステップ5」へと進み、「現ベリファイ電圧レベル」が「最終ベリファイ電圧レベル」である場合を除き、「ステップ6」及び「ステップ7」を実行して「ステップ3」へ戻るという動作が行われるように制御している。 したがって、引用発明は、最終的に、「選択セルの現閾値」が「最終ベリファイ電圧レベル」に達するまで、「ステップ3」?「ステップ5」を繰り返し行う構成となっていることが明らかである。 したがって、引用発明は、本願発明のように、「前記電圧レベルが前記目標閾値電圧に達するまで、前記プログラム手順、前記検証手順、及び前記調整手順を繰り返し行う」ものであると認められる。 8.以上を総合すると、本願発明と引用発明とは、 「コアセルを目標閾値電圧にプログラミングする半導体記憶装置の制御方法であって、 前記コアセルをプログラム条件でプログラミングするプログラム手順と、 前記コアセルの電圧レベルがプログラム検証条件を満足するかにより前記コアセルのプログラミングが成功したかを検証する検証手順と、 前記検証手順における前記コアセルの前記電圧レベルに応じて、前記プログラム条件と前記プログラム検証条件とを調整する調整手順と、を有し、 前記検証手順において、前記プログラミングに失敗したと検証した場合は、前記プログラム手順を行い、前記検証手順において前記プログラミングに成功したと検証した場合は、前記調整手順において、前記プログラミング条件と前記プログラム検証条件とを調整し、前記電圧レベルが前記目標閾値電圧に達するまで、前記プログラム手順、前記検証手順、及び前記調整手順を繰り返し行うことを特徴とする半導体記憶装置の制御方法。」 である点、すなわち、すべての点において一致し、相違点は存在しない。 したがって、本願発明は引用例に記載された発明である。 第6.むすび 以上検討したとおり、本願発明は、引用例に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2011-10-26 |
| 結審通知日 | 2011-11-01 |
| 審決日 | 2011-11-15 |
| 出願番号 | 特願2007-109895(P2007-109895) |
| 審決分類 |
P
1
8・
113-
Z
(G11C)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 外山 毅 |
| 特許庁審判長 |
北島 健次 |
| 特許庁審判官 |
近藤 幸浩 酒井 英夫 |
| 発明の名称 | 半導体記憶装置及びその制御方法 |
| 代理人 | 酒井 將行 |
| 代理人 | 荒川 伸夫 |
| 代理人 | 仲村 義平 |
| 代理人 | 森田 俊雄 |
| 代理人 | 堀井 豊 |
| 代理人 | 深見 久郎 |