• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1254832
審判番号 不服2010-158  
総通号数 149 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-05-25 
種別 拒絶査定不服の審決 
審判請求日 2010-01-06 
確定日 2012-04-05 
事件の表示 特願2007- 43355「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成20年 9月11日出願公開、特開2008-210828〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、平成19年2月23日の出願であって、平成21年6月18日付けの拒絶理由通知に対して、同年8月5日に手続補正書及び意見書が提出されたが、同年10月6日付けで拒絶査定がされ、これに対し、平成22年1月6日に審判請求がされるとともに、同日付けで手続補正書が提出されたものである。


第2.平成22年1月6日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定

[補正却下の決定の結論]
本件補正を却下する。

[理由]
1.本件補正の内容
本件補正は、特許請求の範囲と発明の詳細な説明を補正するものであり、このうち、特許請求の範囲については、以下のとおりである。

〈補正事項a〉
・補正前の請求項1の「少なくとも前記薄膜誘導素子下における前記半導体基板上に」を、補正後の請求項1の「前記配線下、前記薄膜誘導素子下、および前記配線下と前記薄膜誘導素子下との間における前記半導体基板上に」と補正する。

〈補正事項b〉
・補正前の請求項12の「少なくとも前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に」を、補正後の請求項12の「前記配線と前記薄膜誘導素子とを形成すべき領域下およびこの間における前記半導体基板上に」と補正する。

2.新規事項の有無、補正目的の適否
(1)新規事項の有無
補正事項a及び補正事項bの本件補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされている。
したがって、特許請求の範囲についての補正を含む本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項の規定に適合する。

(2)補正目的について
補正事項aは、補正前の請求項1の「少なくとも前記薄膜誘導素子下における前記半導体基板上に」を、補正後の請求項1の「前記配線下、前記薄膜誘導素子下、および前記配線下と前記薄膜誘導素子下との間における前記半導体基板上に」とする補正であり、補正前の請求項1に係る発明特定事項である「磁性膜」が「設けられて」いる「半導体基板上」の位置を限定的に減縮したものであるから、補正事項aは、特許請求の範囲の減縮を目的とする補正に該当する。

補正事項bは、補正前の請求項12の「少なくとも前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に」を、補正後の請求項12の「前記配線と前記薄膜誘導素子とを形成すべき領域下およびこの間における前記半導体基板上に」とする補正であり、補正前の請求項12に係る発明特定事項である「磁性膜」が「設けられて」いる「半導体基板上」の位置を限定的に減縮したものであるから、補正事項bは、特許請求の範囲の減縮を目的とする補正に該当する。

したがって、特許請求の範囲についての補正を含む本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に規定する要件を満たす。

そこで、以下、本件補正後の特許請求の範囲に記載された発明が、特許出願の際独立して特許を受けることができるものか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項に規定する独立特許要件を満たすか)どうかを、請求項12に係る発明について検討する。

3.独立特許要件を満たすかどうかの検討
(1)本願補正発明
本件補正後の請求項12に係る発明(以下「本願補正発明」という。)は、次のとおりである。

【請求項12】
「半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記配線と前記薄膜誘導素子とを形成すべき領域下およびこの間における前記半導体基板上に、熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する工程を有することを特徴とする半導体装置の製造方法。」

(2)引用例の表示
引用例1:特開2004-214561号公報
引用例2:特開2002-184945号公報
引用例3:特開2007-019333号公報

(3)引用例1の記載、引用発明と、引用例2、3の記載
(3-1)引用例1の記載
原査定の拒絶の理由に「引用文献1」として引用された、本願の出願前に日本国内において頒布された刊行物である、特開2004-214561号公報(以下「引用例1」という。)には、「半導体装置及びその製造方法」(発明の名称)に関して、図1、図2、図8、図16、図17、図18とともに、次の記載がある(下線は、参考のため、当審において付したものである。以下、他の引用例においても同様である。)。

ア.発明の背景等
・「【0001】
【発明の属する技術分野】
本発明はノイズの影響を低減する半導体装置、及びその製造方法に関するものである。
【0002】
【従来の技術】
半導体装置の小型化に伴い、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ(Chiｐ Siｚe Package、(以下、CSPと称す))と呼ばれる半導体装置のパッケージ構造が出現している。このチップサイズパッケージの一形態として、ウエハ状態でパッケージングが行われた、ウエハレベルチップサイズパッケージ(Wafeｒ Leｖel Chiｐ Siｚe Package、(以下、WCSPと称す))と呼ばれる半導体装置のパッケージ構造が存在する。」
・「【0009】
しかしながら、上述したようなWCSP構造では、外部端子及び再配線と半導体チップとが数μm程度の薄い絶縁膜を介して形成され、さらに、電子回路の上方に外部端子、或いは再配線が位置する為、電子回路が外部端子、若しくは再配線からの電界ノイズの影響を受けてしまう可能性があった。」

イ.第1の実施形態
・「【0015】
(第1の実施形態)
図1は本発明の第1実施形態を説明する半導体装置の断面図であり、図2はキャパシタとメタル部材との位置関係を説明する半導体装置の平面図である。
【0016】
本実施形態の半導体装置では、半導体チップ100上に形成された電極200と、開口部310を備え、この開口部310により電極200の上面を露出するように、半導体チップ100上に形成された絶縁膜300と、絶縁膜300上に形成された外部端子400及び配線500とを有し、配線の一端は開口部310を介して電極200と電気的に接続され、他端は外部端子400と電気的に接続される。
【0017】
半導体チップ100は、キャパシタ101を含む複数の電子素子102が上面に形成された基板110と、電子素子102上及び基板110上に形成された多層配線120とを有する。」
・「【0021】
さらに、多層配線120における複数の層のうち、最上位の層内において、配線140が配置された領域以外の領域にメタル部材150が形成される。即ち、図1に示すように、多層配線120の2層目に、配線140bの他にメタル部材150が形成される。」
・「【0023】
さらに、メタル部材150は、キャパシタ101の上方に位置する。ここで、後述する通り、メタル部材150の上方には、配線500若しくは外部端子400が形成される。メタル部材150は、この配線500若しくは外部端子400に発生する電界ノイズから、キャパシタ101を保護する為のものであり、メタル部材150の下方に位置するキャパシタ101は、この電界ノイズから保護される。本実施形態では、図2に示すように、半導体装置を平面的に見たとき、キャパシタ101の形成された領域が全てメタル部材150の形成された領域に覆われるように、それぞれが配置される。従って、キャパシタ101を、その全ての領域に渡り、メタル部材150によって保護することが可能となる。
【0024】
さらに、メタル部材150は所定電位が与えられるノードに電気的に接続される。本実施の形態では、メタル部材150はグランド電位が与えられる電極200に電気的に接続される。
【0025】
本実施形態では、電極200は、基板110の周辺部に形成され、外部端子400は基板110の中央部に形成される。絶縁膜300は2層構造を有し、SiN(窒化シリコン)又はSiO2(酸化シリコン)により構成された絶縁膜300a上に、ポリイミド等により構成された絶縁膜300bが形成される。絶縁膜300aは配線140b及びメタル部材150を酸化、若しくは腐食から保護する機能を有し、絶縁膜300bは外部の衝撃から半導体チップ100を保護する機能を有する。
【0026】
配線500の材料はCｕ(銅)等であり、配線500の一端は、絶縁膜300の開口部310を介して電極200に接続され、他端は基板100の中央部まで延在する。
【0027】
外部端子400は半田等を材料とする半球状のものである。外部端子400と配線500とを電気的に接続する為、本実施の形態では、基板100の中央部に位置する配線500の端部510上に、例えばCｕ(銅)を材料とする柱状電極520(ポストとも称される)が形成され、この柱状電極520上に外部端子400が形成される。このようにして、電極200と外部端子400とは、配線500により電気的に接続される。」
・「【0031】
さらに、柱状電極520の上面を露出するように、エポキシ系樹脂等を材料とする封止層600が絶縁膜300及び配線500の上面に形成される。ここで、柱状電極520の側面は封止層600により覆われている。封止層600により、配線500及び柱状電極520は外部からの衝撃や酸化等から保護される。
【0032】
このように、本実施形態の半導体装置は、キャパシタ101と配線500との間に形成され、かつ、キャパシタ101の上方に位置するメタル部材150を有し、さらに、メタル部材150は所定電位が与えられるノードに電気的に接続される為、キャパシタ101の上方から侵入する電界ノイズ、即ち、配線500若しくは外部端子400から発生する電界ノイズは、メタル部材150により遮蔽され、その下方に位置するキャパシタ101まで作用する可能性は低くなる。
【0033】
ここで、外部端子400、若しくは配線から発生する電界ノイズは、例えば、外部端子400、配線500の電圧の変化に伴い発生する。この電界ノイズにより、従来の半導体装置では、キャパシタに静電誘導が起きてキャパシタの容量値が変化してしまう恐れがあった。」

ウ.第6の実施形態
・「【0073】
(第6実施の形態)
次に、本発明の第6実施形態について説明する。第6実施形態では、半導体チップ上に絶縁膜を介して外部端子が形成された半導体装置において、この絶縁膜上にインダクタが形成されている場合、このインダクタから発生するノイズの影響を電子回路が受けてしまう可能性を低減できる。
【0074】
従来の半導体装置において、外部端子が形成される絶縁膜上にインダクタが形成されている場合、インダクタから発生したノイズ、特に、磁界ノイズによって、半導体チップ内の電子回路に電磁誘導が発生し、半導体装置の特性に大きく影響してしまう可能性があった。通信系の半導体装置のように、高周波のアナログ信号を扱う場合、電磁誘導により信号の波形が大きく変動してしまい、通信特性に大きく影響してしまう可能性があった。
【0075】
図17は第6実施形態における半導体装置の断面図であり、図18はインダクタと磁性体との位置関係を説明する半導体装置の平面図である。
【0076】
本実施形態では、半導体チップ100上に絶縁膜130が形成され、絶縁膜130上にFe(鉄)、Ni(ニッケル)、若しくはCｏ(コバルト)等を材料とする磁性体800が形成され、この磁性体800及び絶縁膜130の上面に、ポリイミド等を材料とする、絶縁膜320が形成される。ここで、絶縁膜320は電極200の上面を露出するように形成される。
【0077】
さらに、絶縁膜320上には、外部端子400及びインダクタ900が形成される。
【0078】
ここで、磁性体800はインダクタ900の形成された領域下に位置する。即ち、図18に示すように、半導体装置を平面的に見たとき、インダクタ900の形成された領域が磁性体800の形成された領域に含まれるように、磁性体800及びインダクタ900は配置される。ここで、磁性体800はインダクタ900から発生した磁界ノイズを遮蔽して電子回路を保護する為のものであり、その目的から、インダクタ900の形成領域がすべて磁性体800の形成領域に含まれることが好ましい。
【0079】
さらに、半導体チップ100内の基板110上にキャパシタ101が形成される場合、半導体チップ内の層間絶縁膜130b上にメタル部材150が形成され、キャパシタ101の上方にメタル部材150が位置するように、それぞれが配置される。メタル部材150は所定電位が与えられるノードに電気的に接続される。
【0080】
磁性体は一般に、磁界の方向を変化させる性質を有しているので、インダクタ900から発生した磁界は、磁性体800により半導体装置の横方向に曲げらる。これにより、電子回路の内部に磁界ノイズが侵入する可能性を低減することができる。
【0081】
このように、本実施形態では、電子回路とインダクタ900との間に、磁性体800が形成され、さらに、インダクタ900の形成領域下には磁性体800が位置する為、電子回路の上方から侵入するノイズ、特に、インダクタ900から発生する磁界ノイズは、磁性体800により半導体装置の横方向に曲げられ、その下方に位置する電子回路まで作用する可能性は低くなる。
【0082】
さらに、上述した通り、通信系の半導体装置のように、高周波のアナログ信号を扱う場合、電磁誘導により信号の波形が大きく変動してしまい、通信特性に大きく影響してしまう。従って、磁界ノイズの影響を低減させることが可能な本実施形態を、通信系の半導体装置に適用すれば、通信特性が変化してしまう可能性を低減でき、半導体装置の信頼性を高めることができる。
【0083】
さらに、キャパシタ101とインダクタ900との間に形成され、かつ、キャパシタ101の上方に位置するメタル部材150を有し、さらに、メタル部材150は、所定電位が与えられるノードに電気的に接続される為、インダクタ900からのノイズ、特に、電界ノイズは、メタル部材150により遮蔽され、その下方に位置するキャパシタ101まで作用する可能性は低くなる。
【0084】
さらに、キャパシタ101の直上にインダクタ900が形成される場合、即ち、キャパシタ101とインダクタ900とが対向する場合、従来の構成では、キャパシタ101は電界ノイズの影響をより大きく受けてしまうが、本実施形態では、このような場合においてもキャパシタ101を電界ノイズから保護することが可能である。従って、電界ノイズの影響を低減する為にキャパシタ101の直上にインダクタ900が位置しないように、それぞれの位置関係を考慮して設計を行う必要がなくなり、設計の自由度を高くすることが可能となる。」

エ.発明の効果
・「【0098】
【発明の効果】
本発明では、再配線若しくは外部端子から発生した電界ノイズはメタル部材により遮蔽され、キャパシタ、若しくはアナログ回路が電界ノイズの影響を受けてしまう可能性を低くすることができる。
【0099】
さらに、メタル部材の形成を従来から存在する多層配線を形成する工程内で行うことが可能である為、工程を大幅に増加させることなく本発明の実現でき、さらに、半導体装置の厚さを厚くすることなく本発明を実現することが可能となる。
【0100】
さらに、キャパシタ、若しくはアナログ回路の直上に外部端子、若しくは再配線が位置しないように、それぞれの位置関係を考慮して設計を行う必要がなくなり、設計の自由度を高くすることが可能となる。」

オ.符号の説明
・「【符号の説明】
100 半導体チップ
101 キャパシタ
102 電子素子
103 アナログ回路
110 基板
120 多層配線
130 層間絶縁膜
140 配線
150 メタル部材
200 電極
300、320、330、340 絶縁膜
310 開口部
400 外部端子
500 再配線
520 柱状電極
600 封止層
700 支持部材
800 磁性体
900 インダクタ」

カ.図面の記載
・図17において、インダクタ900と配線500とは、同一の層上に設けられており、インダクタ900は、渦巻き形状である。
また、図18は、図17の「インダクタと磁性体との位置関係を説明する半導体装置の平面図である。」(段落【0075】)が、図18には、さらに、複数の電極200が記載されている。そして、図8や図16の記載を参照すると理解できるように、各電極200には、それぞれ、配線500が接続されているので、図17、図18に記載の実施形態は、複数の配線500を有している。

(3-2)引用発明
上記ア?カによれば、引用例には、次の発明(以下、「引用発明」という。)が記載されているといえる。

「基板110上に複数の配線500及び渦巻き形状のインダクタ900が設けられた半導体装置の製造方法において、前記インダクタ900を形成される領域下に、磁性体800を形成する工程を有することを特徴とする半導体装置の製造方法。」

(3-3)引用例2の記載
原査定の拒絶の理由に「引用文献3」として引用された、本願の出願前に日本国内において頒布された刊行物である、特開2002-184945号公報(以下「引用例2」という。)には、「磁気素子一体型半導体デバイス」(発明の名称)に関して、図1とともに、次の記載がある。

ア.発明の背景等
・「【0001】
【発明の属する技術分野】この発明は、表面マイクロマシーニング技術、IC製造技術等を活用することによって平面型に製作される平面インダクタ(薄膜インダクタともいう)や平面トランスなどの磁気素子に関する。」

イ.発明の実施の形態
・「【0011】
【発明の実施の形態】以下、ターン数12のスパイラル状平面コイルを有する平面インダクタ一体型デバイスの例について、説明する。図1はこの発明の半導体デバイスの断面構造を示す概要図である。なお、半導体基板11上にはトランジスタ、制御IC、ダイオードなどが集積されるが、この発明とは直接関係がないので図示は省略している。半導体基板11上に形成される平面インダクタは、コイル導体16と上部、下部磁性体17、15によって構成される。コイル導体16の材料としては、直流抵抗を減らすためにCｕなどが良く用いられるが、導電性材料であれば何でもよく、Al、Aｕ等も良く用いられる。上部、下部磁性体17、15としては透磁率10?30の磁性材料を用い、コイル導体16を取り囲むように配置される。磁気シールド層14は、半導体基板11上に絶縁膜12を介して平面インダクタとの間に配置される。なお、符号20は半導体基板11上の電極を示す。」
・「【0018】図8に、高導電性非磁性材料をシールド層として用いた、磁気素子一体型半導体デバイスの製造方法を示す。まず、集積回路を形成した半導体基板11上に、ポリイミド絶縁膜12を3μm塗布・焼成する(図8(a)参照)。ポリイミド絶縁膜12上にTi/Cｕをスパッタで成膜する。これは、めっきのシード層となる。次に、磁気シールド層のパターンと反転されたパターンをフォトレジストで形成し、このフォトレジストを電気めっきの型としてCｕめっきを行ない、シールド層14を形成する。Cｕめっき厚=磁気シールド層の厚さとなる。この後、不要なレジスト、めっきシード層を除去する(図8(b)参照)。磁気シールド層上に磁性粒子を樹脂中に分散させた磁性材料を塗布・焼成し、下部磁性体15を形成する(図8(c)参照)。磁性体の抵抗率は10^(5) Ωcmと大きいので、シールド層14との間には絶縁膜は形成していない。
【0019】下部磁性体15上に電気めっきのシード層として、TiおよびCｕをそれぞれ膜厚0.1μmでスパッタし、さらにフォトレジストをパターニングし、コイル導体のパターンの反転パターンを形成する。このときのレジストの膜厚は約60μmである。このレジストパターンをめっきの型として、フォトレジストの溝部にCｕを電気めっきで埋め込み、コイル導体16とする(図8(d)参照)。コイル導体の厚さは約50μmである。半導体基板11とはコンタクト部16bで、半導体基板上の電極20と電気的に接続される。コイル導体形成後、不要なレジスト、めっきシード層を除去し、最後に下部磁性体と同様の磁性体をコイル導体上に塗布・焼成し、上部磁性体17とする(図8(e)参照)。このとき、コイル導体の間隔部にも磁性体は埋め込まれる。コイル導体上面から上部磁性体上面までの厚さは、約50μmである。」

ウ.発明の効果
・「【0022】
【発明の効果】この発明によれば、磁気素子の特性を悪化させることなく、安価な材料と簡単な製造方法により、良好な磁気シールドを実現することが可能となる利点が得られる。」

(3-4)引用例3の記載
当審において新たに引用する、本願の出願前に日本国内において頒布された刊行物である、特開2007-019333号公報(以下「引用例3」という。)には、「半導体装置及びその製造方法」(発明の名称)に関して、図1?図3とともに、次の記載がある。

ア.発明の背景等
・「【0001】
本発明は、シリコンウェハ等の半導体基材やポリイミド等の樹脂基材の上にインダクタを備えた半導体装置及びその製造方法に関する。」
・「【発明が解決しようとする課題】
【0009】
本発明は、上記事情に鑑みてなされたものであり、インダクタを備えた半導体装置において、該インダクタのインダクタンスを増大させ、特性の優れたインダクタを有する半導体装置を提供することを目的とする。また、本発明は、インダクタンスが高く、特性の優れたインダクタを有する半導体装置の製造方法を提供することを目的とする。」

イ.第1の実施形態
・「【0013】
＜第一の実施形態＞
図1は、本発明の半導体装置の一例を示す断面図である。
この半導体装置10においては、集積回路(図示略)が形成された半導体基板1の表面に集積回路(IC、図示略)の電極2およびパッシベーション膜3が形成されている。
さらにこの半導体装置10は、半導体基板1のパッシベーション膜3上に設けられた絶縁樹脂層11と、この絶縁樹脂層11の上に設けられた第一の磁性層12と、第一の磁性層12上に設けられた配線層13と、配線層13を被覆して設けられた第二の磁性層14とを有する。配線層13は、誘導素子として図2に示すようなメアンダ形状のインダクタ13aを有する。
【0014】
半導体基板1は、少なくとも表層が絶縁部(図示略)をなす基材1aの一面上に、例えば電極2としてAlパッドを設け、さらにその上にSiNまたはSiO_(2) 等のパッシベーション膜3(不動態化による絶縁層)を形成してなるものである。このパッシベーション膜3には、電極2と整合する位置に開口部5が設けられており、この開口部5を通して電極2が露出されている。パッシベーション膜3は、例えばLP-CVD法等により形成することができ、その膜厚は例えば0.1?0.5[μm]である。
ここでは、メアンダ形状のインダクタ13aを有する配線層13を、集積回路と電気的に接続するための電極2が、半導体基板1の表面の2箇所(図では1箇所のみ表示)に設けられている。
【0015】
本発明では、メアンダ形状のインダクタ13aが第一の磁性層12と第二の磁性層14とで被覆されているので、インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路を形成することができ、かつ、半導体基板1と磁束が垂直方向に発生しない構造とすることができる。これにより、インダクタンス値の増加、もしくはインダクタの小型化が図れる。
一般に、磁性材料は非磁性材料に比べて透磁率が大きく、しかも磁性層に覆われたインダクタのインダクタンスはこの透磁率に比例する。このため、インダクタを磁性層で被覆することで、大きなインダクタンスを得ることができる。
インダクタが有するインダクタンスをこの磁性層の透磁率に比例して大きくすることが可能である。したがって、比透磁率が数百程度の磁性部材(例えば、フェライトの透磁率が数百程度)を用いることによりインダクタンスを増加させることができる。
さらにフェライト等電気抵抗率の高い磁性層材料を使用することによって、配線層と磁性層を直接接触することが可能となり、工程の削減が可能となる。また、磁性膜中の渦電流損失が低減する。
【0016】
半導体基板1は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板1が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
【0017】
絶縁樹脂層11は、各電極2と整合する位置に形成された開口部15を有する。絶縁樹脂層11は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば1?30μmである。
絶縁樹脂層11は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部15は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【0018】
第一の磁性層12は、各電極3と整合する位置に形成された開口部16を有する。また、第一の磁性層12は、閉磁路を形成するため、インダクタサイズから少なくとも50μm以上大きくするとよい。
磁性層材料としては、例えばNi、Fe、Znを主成分とするフェライトや、CｏNbZｒ等のアモルファス金属、Ni-Fe等の強磁性体金属等の各種磁性部材を用いることができ、その厚さは、例えば1?10[μm]である。第一の磁性層は、例えばめっき法やスパッタリング法やスピンコート法、スクリーン印刷法等により形成することができる。
磁性層材料は電気抵抗が高いほうが好ましいが、低抵抗の磁性層材料を使用するときは、第一の磁性層12と配線層13との間に絶縁層を配することにより、同様の効果を得ることが可能である。
【0019】
配線層13は、誘導素子としてのメアンダインダクタ13aを有する。
配線層13の材料としては、例えばCｕ等が用いられ、その厚さは例えば1?20μmである。これにより十分な導電性が得られる。配線層13は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
【0020】
第二の磁性層14は、閉磁路を形成するため、第一の磁性層12と接触するようにパターンを形成する。
第二の磁性層14は、上述したような磁性層材料を例えばめっき法やスパッタリング法により形成することができる。その厚さは、例えば、1?10[μm]である。
磁性層材料は電気抵抗が高いほうが好ましいが、低抵抗の磁性層材料を使用するときは、配線層13と第二の磁性層14との間に絶縁層を配することにより、同様の効果を得ることが可能である。
【0021】
図1では、半導体基板上の誘導素子1つに対応する部分のみを図示したが、本発明は、複数の誘導素子を備えた半導体装置に適用することもできる。また、図示しないが、本発明の半導体装置には、第二の磁性層上に、必要に応じて、封止樹脂層を形成したり、さらにバンプ等の外部への出力端子等の構造物を付加することができる。
【0022】
次に、図1に示す半導体装置の製造方法について説明する。
まず、図3(a)に示すように、集積回路(図示略)、電極2およびパッシベーション膜3を有する半導体基板1を用意する。この半導体基板1は、上述したように、基材1aの一面上に電極2とパッシベーション膜3が形成されており、パッシベーション膜3には、電極2と整合する位置に開口部5が設けられた半導体ウエハである。パッシベーション膜3は例えばLP-CVD等により形成され、その膜厚は例えば0.1?0.5[μm]である。
【0023】
次いで、図3(b)に示すように、半導体基板1のパッシベーション膜3の上に、開口部15を有する絶縁樹脂層11を形成する。
このような絶縁樹脂層11は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによってパッシベーション膜3の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、電極2と整合する位置に開口部15を形成することによって形成することができる。
【0024】
次に、図3(c)に示すように、半導体基板1上に第一の磁性層12を形成する。その厚さは、例えば、1?10[μm]である。このとき、閉磁路を形成するため、第一の磁性層12は、インダクタサイズから少なくとも50[μm]以上大きくするとよい。
第一の磁性層12は、例えば上述したような磁性材料を、めっき法やスパッタリング法により成膜することによって形成することができる。このとき、Alパッドやチップのスクライブラインを露出させる。さらに、開口部15は、例えばイオンミリングやICP-RIEによるエッチング、またはフォトリソグラフィー法やリフトオフ法によるパターニングなどにより形成される。
【0025】
次に、図3(d)に示すように、第一の磁性層12の上に配線層13を形成する。その厚さは、例えば0.1?30[μm]である。この配線層13を所定の領域に形成する方法は、特に限定されるものではない。」
・「【0029】
次に、図3(e)に示すように、第二の磁性層14を形成する。その厚さは、例えば、1?10[μm]である。このとき、閉磁路を形成するため、第一の磁性層12と接触するようにパターンを形成する。この工程により第一の磁性層12と第二の磁性層14を接続することで、インダクタ13aを覆うように接続された閉磁路が形成されるので、外部への磁場の漏洩を抑制できる。
第二の磁性層14は、上述したような磁性材料を例えばめっき法やスパッタリング法、スピンコート法、スクリーン印刷法等により成膜することによって形成することができる。さらに、例えば、フォトリソグラフィー法やリフトオフ法によるパターニングなどにより、所定の形状にパターニングする。
なお、この際、第二の磁性層14に電気抵抗が低い磁性層材料を用いる場合は、配線層13と第二の磁性層14との間に絶縁層を形成する。絶縁層の形成は、例えばSiO_(2)、SiNを成膜したり、絶縁性の樹脂を塗布することにより可能である。
第二の磁性層14の形成後、前記誘導素子などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記誘導素子がパッケージ化された半導体チップを得ることができる。
【0030】
半導体装置10では、インダクタ13aが第一の磁性層12と第二の磁性層14とで被覆されているので、インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路を形成することができ、かつ、基板と磁束が垂直方向に発生しない構造とすることができる。また、インダクタの近傍に磁性層が配置されることで効率的に磁束密度が増加するので、インダクタンス値の増加、もしくはインダクタの小型化が図れる。
さらに半導体装置10では、絶縁樹脂層11を介し配線層12を形成するので、基板との距離が離れ特性が向上する。また半導体基板への汚染を低減することができる。さらに、厚膜の絶縁樹脂層11で絶縁することにより、コンタミネーションの問題も回避することが可能である。」

ウ.発明の効果
・「【発明の効果】
【0011】
本発明では、インダクタを磁性層で被覆することで、インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路を形成することができ、かつ、半導体基板と磁束とが垂直方向に発生しない構造とすることができる。これにより、インダクタンス値の増加、またはインダクタの小型化が図れる。
また、本発明では、磁性層に抵抗値の高い材料を用いることで、インダクタと磁性層との間に絶縁層を介さないで、インダクタと磁性層とを直接積層することが可能となるので、工程を簡略化することができる。」

(4)対比
(4-1)本願補正発明と引用発明との対比
次に、本願補正発明と引用発明とを対比する。
ア.引用発明の「基板110」、「配線500」、「渦巻き形状のインダクタ900」は、それぞれ、本願補正発明の「半導体基板」、「配線」、「渦巻き形状の薄膜誘導素子」に対応するので、引用発明の「基板110上に複数の配線500及び渦巻き形状のインダクタ900が設けられた半導体装置の製造方法」は、本願補正発明の「半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法」に相当する。

イ.引用発明の「磁性体800」は、本願補正発明の「磁性膜」に対応するので、引用発明の「前記インダクタ900を形成される領域下に、磁性体800を形成する工程」は、本願補正発明の「前記薄膜誘導素子」「を形成すべき領域下」に、「磁性膜を形成する工程」に相当する。

(4-2)一致点及び相違点
そうすると、本願補正発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下に、磁性膜を形成する工程を有することを特徴とする半導体装置の製造方法。」

《相違点》
《相違点1》
本願補正発明は、「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」のに対して、引用発明は、「磁性体800を形成する」ものの、「熱硬化性樹脂中に磁性体粉末が混入された磁性膜」ではない点。

《相違点2》
本願補正発明は、「前記配線と前記薄膜誘導素子とを形成すべき領域下およびこの間における前記半導体基板上に、」「磁性膜を形成する」のに対して、引用発明は、「前記インダクタ900を形成される領域下に、磁性体800を形成する」ものの、「前記配線」「を形成すべき領域下および」「前記配線と前記薄膜誘導素子とを形成すべき領域下」「の間における前記半導体基板上に、」「磁性膜を形成」していない点。

(5)相違点1、2についての判断
(5-1)相違点1について
ア.引用例2には、「磁性粒子を樹脂中に分散させた磁性材料を塗布・焼成し、下部磁性体15を形成する(図8(c)参照)。」(段落【0018】)ことが、記載されている。
そして、引用例2の「集積回路を形成した半導体基板11上に、ポリイミド絶縁膜12を3μm塗布・焼成する(図8(a)参照)。」(段落【0018】)という、同趣旨の記載から理解できるように、前記の「磁性粒子を樹脂中に分散させた磁性材料を塗布・焼成し、下部磁性体15を形成する」ことにおける、「焼成」は、熱硬化の意味と考えられるので、引用例2に記載の「磁性粒子を樹脂中に分散させた磁性材料を塗布・焼成し、下部磁性体15を形成する」ことは、本願補正発明の「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」ことに対応しており、また、「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」ことは、周知技術でもある。

イ.引用例1には、段落【0076】に「本実施形態では、半導体チップ100上に絶縁膜130が形成され、絶縁膜130上にFe(鉄)、Ni(ニッケル)、若しくはCｏ(コバルト)等を材料とする磁性体800が形成され、この磁性体800及び絶縁膜130の上面に、ポリイミド等を材料とする、絶縁膜320が形成される。」と記載され、引用発明の「磁性体800」の「磁性」を発現させる材料は記載されているが、前記「磁性体800」を具体的にどのように「形成する」のかは記載されていない。
しかしながら、上記記載及び引用例1の図17から、前記「磁性体800」は膜状に「形成」されるものである。
そして、前記膜状の「磁性体800」を、周知の手法を選択して「形成する」ことに、格別の困難性は認められない。

ウ.そうすると、引用発明において、「磁性体800を形成する」際に、上記アの引用例2の記載、或いは、上記周知技術を適用して、本願補正発明の「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」ようになすことは、当業者が適宜なし得たことと認められる。

(5-2)相違点2について
ア.引用例3には、「半導体装置10は、半導体基板1のパッシベーション膜3上に設けられた絶縁樹脂層11と、この絶縁樹脂層11の上に設けられた第一の磁性層12と、第一の磁性層12上に設けられた配線層13と、配線層13を被覆して設けられた第二の磁性層14とを有する。配線層13は、誘導素子として図2に示すようなメアンダ形状のインダクタ13aを有する。」(段落【0013】)こと、「メアンダ形状のインダクタ13aを有する配線層13を、集積回路と電気的に接続するための電極2が、半導体基板1の表面の2箇所(図では1箇所のみ表示)に設けられている。」(段落【0014】)こと、「第一の磁性層12は、閉磁路を形成するため、インダクタサイズから少なくとも50μm以上大きくするとよい。」こと、及び、「磁性層材料としては、例えばNi、Fe、Znを主成分とするフェライトや、CｏNbZｒ等のアモルファス金属、Ni-Fe等の強磁性体金属等の各種磁性部材を用いることができ」るとともに「低抵抗の磁性層材料を使用するときは、第一の磁性層12と配線層13との間に絶縁層を配する」(段落【0018】)こと、「図1では、半導体基板上の誘導素子1つに対応する部分のみを図示したが、本発明は、複数の誘導素子を備えた半導体装置に適用することもできる。」(段落【0021】)ことが、記載されている。

イ.また、引用例3の図2には、符号で示されているのは、インダクタ13aと第1の磁性層12のみであるが、図におけるインダクタ13aの左右に、それぞれ、インダクタ13aから電極2の部分まで延在している配線が、示されている。
同じく、引用例3の図2において、第1の磁性層12は、インダクタ13a、配線、電極2の部分を超えて、それらの外側にまで拡がっていることが、示されている。

ウ.引用例3には、「複数の誘導素子を備えた半導体装置に適用することもできる」(段落【0021】)ことも記載されているので、引用例3に記載の「めっき法やスパッタリング法やスピンコート法、スクリーン印刷法等により形成」される「第1の磁性層12」は、複数のインダクタ13aの領域下に形成されるのみならず、複数の配線の領域下と、複数の配線と複数のインダクタ13aとの間における半導体基板の一部にも、形成されることになり、本願補正発明の「前記配線と前記薄膜誘導素子とを形成すべき領域下およびこの間における前記半導体基板上に、」「磁性膜を形成する」ことに対応する。

エ.そして、引用例3には、「このとき、閉磁路を形成するため、第一の磁性層12は、インダクタサイズから少なくとも50[μm]以上大きくするとよい。」(段落【0024】)と記載され、「インダクタを磁性層で被覆する」(段落【0011】)という、「被覆」の効果をより発揮するためには、「磁性層12」を「インダクタ」と比較して、より大きく形成することが望ましいことが開示されている。
一方、引用例1にも「磁性体800はインダクタ900から発生した磁界ノイズを遮蔽して電子回路を保護する為のものであり、その目的から、インダクタ900の形成領域がすべて磁性体800の形成領域に含まれることが好ましい。」(段落【0078】)と記載されているから、引用発明においても、「磁性体800」を「渦巻き形状のインダクタ900」と比較して、より大きく形成することが望ましいと認められる。

オ.したがって、引用発明の「前記インダクタ900を形成される領域下に、磁性体800を形成する」代わりに、上記ウの引用例3の記載を適用して、本願補正発明の「前記配線と前記薄膜誘導素子とを形成すべき領域下およびこの間における前記半導体基板上に」、「磁性膜を形成する」ようになすことは、当業者が必要に応じて適宜なし得たことと認められる。

カ.また、引用例1には、「WCSP構造では、外部端子及び再配線と半導体チップとが数μm程度の薄い絶縁膜を介して形成され、さらに、電子回路の上方に外部端子、或いは再配線が位置する為、電子回路が外部端子、若しくは再配線からの電界ノイズの影響を受けてしまう」(段落【0009】)こと、「外部端子400、若しくは配線から発生する電界ノイズは、例えば、外部端子400、配線500の電圧の変化に伴い発生する。この電界ノイズにより、従来の半導体装置では、キャパシタに静電誘導が起き」る(段落【0033】)こと、が記載されている。
すなわち、引用例1には、「インダクタ900から発生した磁界ノイズを遮蔽して電子回路を保護する」(段落【0078】)だけでなく、引用発明の「複数の配線500」から発生する電界ノイズからも保護される必要があることが記載されている。

キ.このため、引用例1においては、「第6実施の形態」として、「磁性体800」を「Fe(鉄)、Ni(ニッケル)、若しくはCｏ(コバルト)等」で「形成」(段落【0076】)して、前記「磁性体800」上に「絶縁膜320」を介して「外部端子400及びインダクタ900が形成される」(段落【0076】?【0077】)ことにより、「インダクタ900から発生した磁界ノイズを遮蔽して電子回路を保護する」(段落【0078】)が記載されるとともに、「半導体チップ100内の基板110上にキャパシタ101が形成される場合、半導体チップ内の層間絶縁膜130b上にメタル部材150が形成され、キャパシタ101の上方にメタル部材150が位置するように、それぞれが配置される」(段落【0079】)こと、が記載されている。
ここで、上記段落【0079】に記載された構成は、引用例1における、「メタル部材150は、この配線500若しくは外部端子400に発生する電界ノイズから、キャパシタ101を保護する為のもの」(段落【0023】)との記載から、「複数の配線500」から発生する電界ノイズからも保護されるためであることは、明らかである。

ク.しかしながら、導電性を有する磁性体を用いて、磁界ノイズとともに電界ノイズも遮蔽することは、以下のケ、コのように、周知技術にすぎない。
したがって、上記のように「磁性体800」とは別の「メタル部材150」を設けることに代えて、引用発明において、導電性を有する材料であるFe(鉄)、Ni(ニッケル)、若しくはCｏ(コバルト)等で「形成」される前記「磁性体800」を、絶縁膜320を介して、「インダクタ900を形成される領域下に」設けるだけでなく、「複数の配線500」から発生する電界ノイズからも保護されるように、該「複数の配線500」を形成される領域下にも設けることは、当業者であれば、当然になし得たものと認められる。
そして、このとき、前記「インダクタ900」と「複数の配線500」の間の領域下にも前記「磁性体800」を設けることは、前記「インダクタ900」から発生した磁界ノイズの遮蔽をより確実にすること、及び、製造の容易さを考慮すれば、当然になし得た事項であると認められる。

ケ.本願の出願日前に頒布された刊行物である特開平03-115780号公報には、
「第7図は磁気シールド部材の第2実施例を示し、第3図と同様な図である。この実施例による磁気シールド部材15Aは磁性体繊維の束によって形成されている。…(中略)…この実施例による磁気シールド部材15Aによれば、非定常の漏洩磁束に起因して変動する電界が生じても、磁性体繊維を利用しているため磁気シールド部材1.5Aの壁面における渦電流の発生が非常に抑制され」(第5頁下右欄第2?17行)
と記載されている。

コ.本願の出願日前に頒布された刊行物である特開2001-165963号公報には、
「【0018】絶縁板16は平面形状がホール素子1よりも少し大きい四角形の例えばセラミック板であって、ホール素子1を支持板2から絶縁する機能の他に、磁性体層17及びホール素子1を機械的に支持する機能を有する。絶縁板16の上面にホール素子とほぼ同一の平面パターンを有するように形成されたシールド層17は例えば鉄、ニッケル、コバルト等の導電性を有する磁性体から成り、外部電界及び磁界をシールドする機能を有する。」
と記載されている。

サ.以上、ア?コから、引用発明において、「磁性体800」を、「インダクタ900を形成される領域下に」設けるだけでなく、「複数の配線500」を形成される領域下、及び、前記「インダクタ900」と前記「複数の配線500」の間の領域下にも設けることは、当業者が容易に想到し得たものと認められる。

(6)独立特許要件を満たすかどうかの検討のまとめ
以上のとおり、上記相違点1、2に係る構成とすることは、当業者が容易に想到できたものである。

したがって、本願補正発明は、引用発明及び引用例2、3に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。

4.小括
以上のとおりであるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の規定に違反し、また、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により、却下すべきものである。


第3.本願発明
1.本願発明について
以上のとおり、本件補正(平成22年1月6日に提出された手続補正書による補正)は却下されたので、本願の請求項1?13に係る発明は、平成21年8月5日に提出された手続補正書の請求項1?13に記載されたとおりのものであり、そのうち、請求項12に係る発明(以下「本願発明」という。)は、次のとおりである。

【請求項12】
「半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、少なくとも前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に、熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する工程を有することを特徴とする半導体装置の製造方法。」

2.引用例1の記載、引用発明と、引用例2の記載
引用例1の記載、引用発明と、引用例2の記載については、前記第2、3、(3-1)?(3-3)において認定したとおりである。

3.対比
(1)本願発明と引用発明との対比
次に、本願発明と引用発明とを対比する。
ア.引用発明の「基板110」、「配線500」、「渦巻き形状のインダクタ900」は、それぞれ、本願発明の「半導体基板」、「配線」、「渦巻き形状の薄膜誘導素子」に対応するので、引用発明の「基板110上に複数の配線500及び渦巻き形状のインダクタ900が設けられた半導体装置の製造方法」は、本願発明の「半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法」に相当する。

イ.引用発明の「磁性体800」は、本願発明の「磁性膜」に対応するので、引用発明の「前記インダクタ900を形成される領域下に、磁性体800を形成する工程」は、本願発明の「少なくとも前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に、」「磁性膜を形成する工程」に相当する。

(2)一致点及び相違点
そうすると、本願発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、少なくとも前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に、磁性膜を形成する工程を有することを特徴とする半導体装置の製造方法。」

《相違点》
《相違点3》
本願発明は、「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」のに対して、引用発明は、「磁性体800を形成する」ものの、「熱硬化性樹脂中に磁性体粉末が混入された磁性膜」ではない点。

4 相違点3についての判断
ア.引用例2には、「磁性粒子を樹脂中に分散させた磁性材料を塗布・焼成し、下部磁性体15を形成する(図8(c)参照)。」(段落【0018】)ことが、記載されている。
そして、引用例2の「集積回路を形成した半導体基板11上に、ポリイミド絶縁膜12を3μm塗布・焼成する(図8(a)参照)。」(段落【0018】)という、同趣旨の記載から理解できるように、前記の「磁性粒子を樹脂中に分散させた磁性材料を塗布・焼成し、下部磁性体15を形成する」ことにおける、「焼成」は、熱硬化の意味と考えられるので、引用例2に記載の「磁性粒子を樹脂中に分散させた磁性材料を塗布・焼成し、下部磁性体15を形成する」ことは、本願発明の「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」ことに対応しており、また、「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」ことは、周知技術でもある。

イ.引用例1には、段落【0076】に「本実施形態では、半導体チップ100上に絶縁膜130が形成され、絶縁膜130上にFe(鉄)、Ni(ニッケル)、若しくはCｏ(コバルト)等を材料とする磁性体800が形成され、この磁性体800及び絶縁膜130の上面に、ポリイミド等を材料とする、絶縁膜320が形成される。」と記載され、引用発明の「磁性体800」の「磁性」を発現させる材料は記載されているが、前記「磁性体800」を具体的にどのように「形成する」のかは記載されていない。
しかしながら、上記記載及び引用例1の図17から、前記「磁性体800」は膜状に「形成」されるものである。
そして、前記膜状の「磁性体800」を、周知の手法を選択して「形成する」ことに、格別の困難性は認められない。

ウ.そうすると、引用発明において、「磁性体800を形成する」際に、上記アの引用例2の記載、或いは、上記周知技術を適用して、本願発明の「熱硬化性樹脂中に磁性体粉末が混入された磁性膜を形成する」ようになすことは、当業者が適宜なし得たことと認められる。

5.判断のまとめ
以上のとおり、上記相違点3に係る構成とすることは、当業者が容易に想到できたものである。


第4.結言
以上のとおり、本願発明は、引用発明及び引用例2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2012-02-02 
結審通知日 2012-02-07 
審決日 2012-02-20 
出願番号 特願2007-43355(P2007-43355)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 宇多川 勉  
特許庁審判長 鈴木 匡明
特許庁審判官 恩田 春香
酒井 英夫
発明の名称 半導体装置およびその製造方法  
代理人 福原 淑弘  
代理人 赤穂 隆雄  
代理人 井関 守三  
代理人 白根 俊郎  
代理人 幸長 保次郎  
代理人 峰 隆司  
代理人 佐藤 立志  
代理人 河野 哲  
代理人 河野 直樹  
代理人 岡田 貴志  
代理人 中村 誠  
代理人 蔵田 昌俊  
代理人 竹内 将訓  
代理人 堀内 美保子  
代理人 野河 信久  
代理人 砂川 克  
代理人 高倉 成男  
代理人 村松 貞男  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ