• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1255958
審判番号 不服2011-4723  
総通号数 150 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-06-29 
種別 拒絶査定不服の審決 
審判請求日 2011-03-02 
確定日 2012-04-26 
事件の表示 平成11年特許願第211118号「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成13年 2月16日出願公開,特開2001- 44417〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 1 手続の経緯
本願は,平成11年7月26日の出願であって,平成22年6月29日付けで拒絶理由が通知され,同年9月1日に意見書及び手続補正書が提出されたが,同年11月30日付けで拒絶査定がなされ,それに対して,平成23年3月2日に拒絶査定不服審判が請求されたものである。

2 本願発明の認定
平成22年9月1日付け手続補正書により補正された特許請求の範囲は請求項1ないし8からなるが,その請求項1に係る発明(以下「本願発明」という。)は,明細書及び図面の記載からみて,本願の特許請求の範囲の請求項1に記載された事項により特定される次のとおりのものである。
「【請求項1】
半導体基板と,
前記半導体基板の上に形成され,III-V族化合物半導体からなるキャリア走行層と,
前記キャリア走行層の上に形成されたキャリア供給層であって,該キャリア供給層と前記キャリア走行層との界面に2次元キャリアガスを生成するためのキャリアを供給し,III族元素としてInを含むIII-V族化合物半導体からなるキャリア供給層と,
前記キャリア供給層の一部の領域の上方に配置され,該キャリア走行層内のポテンシャルを制御するゲート電極と,
前記ゲート電極と前記キャリア供給層との間に配置され,Al_(x)Ga_(1-x)As_(1-y)Sb_(y)(0≦x≦1,0≦y≦1)からなる中間層と,
前記ゲート電極の両側に配置され,前記キャリア走行層に電流を流す一対のオーミック電極と
を有し,
前記オーミック電極の各々が,前記中間層に接するInPからなるストッパ層と,前記ストッパ層の上に形成されたInGaAsからなるコンタクト層とを含むことを特徴とする半導体装置。」

3 引用例の記載と引用発明
(1)特開平9-74185号公報
原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である特開平9-74185号公報(以下「引用例」という。)には,「半導体装置」(発明の名称)について,図1ないし図5とともに,次の記載がある。(下線は当審で付加。以下同じ。)
ア 従来技術と課題
・「【0002】
【従来の技術】電界効果トランジスタの従来技術においては,高速化,低雑音化,高利得化をはかるための手法として,図5に示すように,ゲート電極29とチャネル層23との間の距離を小さくすることが行われている。上記手法を用いた場合は,ゲート電極29を形成する際に高精度なエッチング加工技術が必要不可欠になる。つまり,キャップ層26をエッチング除去し,バリア層25の上にゲート電極29を設ける必要があるために,上記キャップ層26を選択的にエッチング除去することが求められる。具体的には,キャップ層26としてn型InGaAs層(In組成:0.53),n型InAlAs層(In組成:0.52),n型InGaAs層(In組成:0.53)の3層,バリア層25としてはアンドープInAlAs層(In組成:0.52)を有する従来型の電界効果トランジスタの場合は,エッチング速度が遅い燐酸系のエッチング液により,上記のような加工技術を行ってきた。従来技術の詳細は樋口らによる「高濃度ドープ3層キャップ構造を有するInAlAs/InGaAs HEMT」と題する1994年電子情報通信学会春季大会予稿集C-565において論じられている。
【0003】
【発明が解決しようとする課題】上記従来技術を用いた場合に,InGaAs層とInAlAs層のどちらかを選択的に除去する選択エッチング技術が十分ではなく,また,選択エッチング技術を用いない場合においては,エッチング量の制御性に大きな問題点があった。その結果,ゲート電極とチャネル層間の距離またはベース層膜厚の不均一による,ウエハ面内の素子特性ばらつきが非常に大きなものになっていた。さらに,エッチング後に現われるInAlAs層はインジウムを約50%も含んでいるために,表面が酸化しやすく,特性ばらつきの原因になることが多かった。
【0004】本発明の目的は上記問題点を解決し,ウエハ面内の素子特性ばらつきを大幅に改善することである。」
イ 課題解決手段
・「【0005】
【課題を解決するための手段】上記目的は,インジウムを含むエッチング除去したい第1の半導体層と,インジウムを含むエッチング除去したくない第2の半導体層との間に,インジウムを含まない第3の半導体層を挿入した構成の半導体装置とすることによって達成される。また,上記第3の半導体層がアンチモンを含む化合物層,または燐を含む化合物層であることによって達成される。」
ウ 作用
・「【0012】このような構成とすることにより,例えば従来例で示したキャップ層26をエッチングする場合に,つぎに示すような作用を期待することができる。まず,インジウム化合物とインジウム化合物でないものとの間に選択エッチング技術を用いることが可能になり,第3の半導体層上でエッチングが自然に停止する。その結果,第3の化合物半導体層の厚さが均一になり,ウエハ面内における素子特性のばらつきが大幅に低減される。エッチングが上記第2の化合物半導体層の直前で停止するため,エッチング終了後の素子表面がインジウムを含む化合物でないために,表面酸化が抑えられることになり,ウエハ面内の素子特性のばらつき低減に寄与することができる。」
エ 実施例
・「【0014】第1実施例
図1に示す基本構成を用いた半導体装置の第1実施例を図2を用いて説明する。まず,半絶縁性InP基本34に分子線エピタキシ(MBE)装置により,基板温度450℃の条件下で,アンドープInAlAs層(厚さ:500nm,In組成:0.52)32,アンドープGaAs層(厚さ:3nm,In組成:0.53)33,アンドープInAlAs層(厚さ:10nm,In組成:0.52)31を順次エピタキシャル成長した。その後,ホトレジストをマスクにして塩酸によりエッチングを行った。エッチングは室温(24.5℃で撹拌せずに実施した。この際のエッチング時間とエッチング量との関係を図3に示す。図から明らかなように20秒までは全くエッチングが進まないが,20秒を過ぎると急激にアンドープInAlAs層31のエッチングが始まり,30秒経過時には既にアンドープInAlAs層31はなくなり,30秒以降ではエッチング量が100nmで止まっている。このことは,塩酸がアンドープGaAs層33をエッチングしないことを示している。図3にはアンドープInAlAs層(厚さ:10nm,In組成:0.52)31およびアンドープInAlAs層(厚さ:500nm,In組成:0.52)32の代わりに,アンドープInP層(厚さ:100nm,In組成:0.53)およびアンドープInP層(厚さ:500nm,In組成:0.53)を用いた場合の実験結果についても示している。この場合もInAlAsの場合と同様に,エッチング量は100nmで止まっており,これらのことから,塩酸はインジウムを含む化合物半導体を選択的にエッチングする性質をもつことは明らかである。」
・「【0015】第2実施例
本発明の第2実施例を図4を用いて説明する。まず,半絶縁性InP基板50に分子線エピタキシ(MBE)装置により,基板温度450℃の条件下で,アンドープInAlAs層(厚さ:500nm,In組成:0.52)51,チャネル層であるアンドープInGaAs層(厚さ:20nm,In組成:0.53)52,アンドープInAlAs層(厚さ:2nm,In組成:0.52)53,n型InAlAs層(厚さ:12nm,In組成:0.55,シリコンドーピング濃度:5×10^(18)/cm^(3))54,アンドープInAlAs層(厚さ:10nm,In組成:0.52)55,アンドープGaAs層(厚さ:2nm)56,n型InAlAs層(厚さ:20nm,In組成:0.52,シリコンドーピング濃度:3×10^(19)/cm^(3))57,n型InGaAs層(厚さ:50nm,In組成:0.53,シリコンドーピング濃度:3×10^(19)/cm^(3))58を,順次エピタキシャル成長した。本発明による半導体装置の構成は,アンドープInAlAs層55,アンドープGaAs層56,n型InAlAs層57に含まれている。従来技術においては,アンドープGaAs層56の代わりにn型InGaAs層が挿入された構造になっている。
【0016】つぎに,メサエッチングより素子分離を行ったのち,熱CVD法によりシリコン酸化膜を400nm堆積した。そして,通常のホトリソグラフィ技術によりソース電極59およびドレイン電極60の領域を形成する。その後,シリコン酸化膜をドライエッチングおよびウエットエッチングにより除去し,穴をあけた後にTi(厚さ:50nm),Au(厚さ:200nm)を順次蒸着し,リフトオフ法によりソース電極59およびドレイン電極60を形成した。つぎに通常のホトリソグラフィ技術により,ソース電極59およびドレイン電極60の間に開口パタンを形成する。開口パタン部分のシリコン酸化膜をウエットエッチングにより除去し,穴をあけたのち,n型InGaAs層58を通常の燐酸系のエッチャントにより除去し,さらにn型InAlAs層57を塩酸によって選択的に除去した。その後,Ti(厚さ:500nm),Au(厚さ:450nm)を順次蒸着し,リフトオフ法によりゲート電極61を形成した。ゲート長は0.5μm,ゲート幅は100μmである。」
・「【0018】本実施例においてはMBE装置を用いて各半導体層の成長を行ったが,MBE装置に限らず,MOMBE装置など他の成長法によっても問題はない。また,本実施例においてはインジウムを含まない化合物半導体層として,ガリウム砒素(膜厚:20nm)を用いたが,この膜厚は臨界膜厚を越えなければ本発明の効果が得られることはいうまでもない。さらに上記ガリウム砒素の代わりに,インジウムを含まない化合物半導体として,ガリウムアンチモン,ガリウム砒素アンチモン,ガリウム燐,ガリウム砒素燐を用いても,同様にすぐれた面内分布が得られている。上記ガリウム砒素以外のインジウムを含まない化合物半導体層においても,ガリウム砒素の場合と同様に上記膜厚が臨界膜厚を越えなければ,本発明の効果が得られることはいうまでもない。
【0019】また本実施例では,従来技術におけるバリア層に接したn型InGaAs層の代わりに,アンドープGaAs層が挿入された構造になっているが,必ずしも上記構造に限定するものではなく,バリア層と上記n型InGaAs層との間にGaAs層を挿入した場合でも,エッチング終了後の表面がインジウム化合物でないために表面酸化が抑えられ,ウエハ面内の素子ばらつきの低減に寄与する効果が得られることはいうまでもない。」

・図4には,第2実施例の電界効果トランジスタを示す構造断面図が記載されている。

(2)引用発明
上記記載事項及び図示(特に,図4)の内容を総合すれば,引用例には,次の発明(以下「引用発明」という。)が記載されている。

「半絶縁性InP基板50と,
前記半絶縁性InP基板50の上に形成されたアンドープInAlAs層51と,
前記アンドープInAlAs層51の上に形成されたチャネル層であるアンドープInGaAs層52と,
前記チャネル層であるアンドープInGaAs層52の上に形成されたアンドープInAlAs層53と,
前記アンドープInAlAs層53の上に形成されたn型InAlAs層54と,
前記n型InAlAs層54の上に形成されたアンドープInAlAs層55と,
前記アンドープInAlAs層55の上に形成されたアンドープGaAs層56と,
前記アンドープGaAs層56の上に形成されたゲート電極61と,
前記ゲート電極61の両側に配置された,前記アンドープGaAs層56上のn型InAlAs層57,n型InGaAs層58,ソース電極59及びドレイン電極60と
を有する半導体装置。」

4 本願発明と引用発明との対比
(1)本願発明と引用発明との対応関係
ア 引用発明の「半絶縁性InP基板50」,「チャネル層であるアンドープInGaAs層52」は,それぞれ,本願発明の「半導体基板」,「III-V族化合物半導体からなるキャリア走行層」に相当する。
引用発明の「チャネル層であるアンドープInGaAs層52」は,アンドープInAlAs層51を介して「半絶縁性InP基板50」上に形成されているが,本願発明も,実施例においては,キャリア走行層がアンドープのInAlAsで形成されたバッファ層を介して半導体基板上に形成されており,この状態を「半導体基板の上に形成され」と表現しているものであるから,引用発明の「前記アンドープInAlAs層51の上に形成されたチャネル層であるアンドープInGaAs層52」は,本願発明の「前記半導体基板の上に形成され,III-V族化合物半導体からなるキャリア走行層」に相当する。
イ 引用例には,「n型InAlAs層54」の機能は明記されていないが,引用発明は,従来技術である「InAlAs/InGaAs HEMT」を改良したものであり,チャネル層であるアンドープInGaAs層52の上にアンドープInAlAs層(厚さ:2nm)53を介してn型InAlAs層(厚さ:12nm,In組成:0.55,シリコンドーピング濃度:5×10^(18)/cm^(3))54を積層した構成を有しているから,このInAlAs層が2次元キャリアガスを生成するための「キャリア供給層」としての機能を有することは,当業者にとって自明のことにすぎない。なお,引用発明の「アンドープInAlAs層53」は,チャネル層とキャリア供給層の界面に適宜形成しうる薄層であって,キャリア供給層の一部ともいえるものである。
したがって,引用発明の「前記チャネル層であるアンドープInGaAs層52の上に形成されたアンドープInAlAs層53」及び「前記アンドープInAlAs層53の上に形成されたn型InAlAs層54」は,本願発明の「前記キャリア走行層の上に形成されたキャリア供給層であって,該キャリア供給層と前記キャリア走行層との界面に2次元キャリアガスを生成するためのキャリアを供給し,III族元素としてInを含むIII-V族化合物半導体からなるキャリア供給層」に相当する。
ウ 引用発明の「ゲート電極61」が,チャネル層内のポテンシャルを制御し,ソース・ドレイン間の電流を制御するものであることは,自明のことである。
エ 引用発明の「アンドープGaAs層56」は,ゲート電極61とn型InAlAs層54との間に存在しており,インジウム化合物との間で選択エッチング技術を用いることを可能にするとともに,表面酸化を抑えてウエハ面内の素子特性のばらつき低減に寄与する作用を有しているから(段落【0012】),本願発明の「中間層」と同等の作用を生じるものである。
よって,引用発明の「アンドープGaAs層56」と,本願発明の「前記ゲート電極と前記キャリア供給層との間に配置され,Al_(x)Ga_(1-x)As_(1-y)Sb_(y)(0≦x≦1,0≦y≦1)からなる中間層」とは,「前記ゲート電極と前記キャリア供給層との間に配置され,Inを含まないIII-V族化合物半導体からなる中間層」であることにおいて,共通する。
オ 引用発明の「ソース電極59及びドレイン電極60」は,本願発明の「前記キャリア走行層に電流を流す一対のオーミック電極」に相当する。

(2)一致点及び相違点
上記(1)の対応関係に基づくと,本願発明と引用発明との一致点及び相違点は,次のとおりである。
〈一致点〉
「半導体基板と,
前記半導体基板の上に形成され,III-V族化合物半導体からなるキャリア走行層と,
前記キャリア走行層の上に形成されたキャリア供給層であって,該キャリア供給層と前記キャリア走行層との界面に2次元キャリアガスを生成するためのキャリアを供給し,III族元素としてInを含むIII-V族化合物半導体からなるキャリア供給層と,
前記キャリア供給層の一部の領域の上方に配置され,該キャリア走行層内のポテンシャルを制御するゲート電極と,
前記ゲート電極と前記キャリア供給層との間に配置され,Inを含まないIII-V族化合物半導体からなる中間層と,
前記ゲート電極の両側に配置され,前記キャリア走行層に電流を流す一対のオーミック電極と
を有することを特徴とする半導体装置。」

〈相違点1〉
本願発明は,「Al_(x)Ga_(1-x)As_(1-y)Sb_(y)(0≦x≦1,0≦y≦1)からなる中間層」を有するのに対して,引用発明は,「アンドープGaAs層56」を有している点。
〈相違点2〉
本願発明は,「前記オーミック電極の各々が,前記中間層に接するInPからなるストッパ層と,前記ストッパ層の上に形成されたInGaAsからなるコンタクト層とを含む」のに対して,引用発明では,電極59及びドレイン電極60が,「前記アンドープGaAs層56上のn型InAlAs層57,n型InGaAs層58」を備えている点。

5 相違点についての判断
(1)相違点1について
ア 引用発明は,本願発明の中間層に相当する「アンドープGaAs層56」を有しており,「GaAs」は,「Al_(x)Ga_(1-x)As_(1-y)Sb_(y)(x=0,y=0)」と表記できるから,引用発明の「アンドープGaAs層56」は,本願発明の「Al_(x)Ga_(1-x)As_(1-y)Sb_(y)(0≦x≦1,0≦y≦1)からなる中間層」の一態様であるといえる。
したがって,相違点1は実質的なものではない。
イ 仮に,相違点1が実質的なものであるとしても,引用例には,「上記ガリウム砒素の代わりに,インジウムを含まない化合物半導体として,ガリウムアンチモン,ガリウム砒素アンチモン,ガリウム燐,ガリウム砒素燐を用いても,同様にすぐれた面内分布が得られている。」(段落【0018】)と記載されており,具体的にアンチモン(Sb)を含む「ガリウムアンチモン」や「ガリウム砒素アンチモン」が開示されている。
ウ また,引用例には,インジウムを含むエッチング除去したい第1の半導体層と,インジウムを含むエッチング除去したくない第2の半導体層との間に,「インジウムを含まない第3の半導体層」を挿入することが記載されており(段落【0005】),上記段落【0018】には,ガリウム砒素の代わりに,「インジウムを含まない化合物半導体」を用いることが記載されているのであるから「インジウムを含まない化合物半導体」として,「Al_(x)Ga_(1-x)As_(1-y)Sb_(y)(0≦x≦1,0≦y≦1)」を用いることは,当業者が直ちに想到し得ることである。
エ 以上によれば,相違点1は実質的なものではなく,仮に実質的なものであるとしても,当業者が容易に想到し得ることである。

(2)相違点2について
ア 引用発明の「前記アンドープGaAs層56上のn型InAlAs層57,n型InGaAs層58」は,引用例における従来技術の「キャップ層26」に対応するものであり,チャネル層とソース電極59及びドレイン電極60とを電気的に接続する半導体層であるとともに,ゲート電極を設けるリセスを形成するために,選択的にエッチング除去されるものであるといえる。
イ ここで,InAlAs/InGaAs HEMT等のIII-V族化合物半導体装置において,チャネル層とソース電極及びドレイン電極とを電気的に接続する半導体層構造として,エッチングストッパ層としてのInPと,その上に形成されたコンタクト層(オーミック形成層,キャップ層)としてのInGaAsとの積層構造を用いるとともに,該積層構造を部分的に除去して,ゲート電極を設けるリセスを形成することは,以下の周知例1?3に記載されるように,周知技術である。
(周知例1)特開平5-251472号公報
原査定において,周知技術を示すものとして例示された,本願の出願前に日本国内において頒布された刊行物である特開平5-251472号公報(以下「周知例1」という。)には,次の記載がある。
・「【0074】次に図1の半導体装置の製造方法について図2を用いて説明する。まず,InP基板1上に,混晶比が例えばIn0.52Ga0.48AsのInAlAsバッファ層2を約300nm,混晶比が例えばIn0.53Ga0.47AsのInGaAsチャネル層3を約50nm程度,約4×10^(18)cm^(-3)程度の不純物濃度を有するInAlAs電子供給層4を約15nm,InAlAsショットキー接合形成層5を約20nm,InPエッチングストッパ層6を約5nm,混晶比が約In0.52Ga0.48Asの約4×10^(18)cm^(-3)程度の不純物濃度を有するn-InGaAsオーミック形成層7を約50nm程度,順にMBE,MOCVD等の結晶成長技術を用いて堆積する(図2(a) の状態)。
【0075】次に,n-InGaAsオーミック形成層7上に蒸着・リフトオフ技術を用いて,ともに金・ゲルマニウム・ニッケルからなるソース電極9およびドレイン電極10をそれぞれ約100nm程度形成する(図2(b) の状態)。
【0076】さらにレジストを表面に塗布してパターニングを行いゲート形成用レジスト50を形成した後,このレジスト50をマスクにしてリセスエッチングを行う。この時,20℃?25℃にて例えば50:1の体積比を有する酒石酸と過酸化水素水の混合溶液,燐酸と過酸化水素水の混合溶液,あるいは,硫酸と過酸化水素水の混合溶液をエッチング液として用いると,この液はV族元素としてAsを主体として含むIII -V族化合物半導体であるInGaAs(甲種半導体)をエッチングし,V族元素としてPを主体として含むIII -V族化合物半導体であるInP(乙種半導体)はエッチングしない性質があるため,リセスエッチングされた底面がInPエッチングストッパ層6に達した時点でエッチングが自動的に止まる(図2(c) の状態)。なお,このエッチング条件は以下の全ての実施例についても同様である。
【0077】このエッチング液が甲種半導体のみエッチングする様子を図70(a) ?図70(c) にグラフで示した。これはInP基板上に堆積した0.2μm厚のInGaAs層を上記の3種類のエッチング液を用いてエッチングしていった様子を示している。図に示すように,どのエッチャントを用いてもエッチング量が0.2μmに達したところでエッチングがそれ以上進行しなくなっている。
【0078】図2(c) の状態の後,InPエッチングストッパ層6を塩酸によって除去する(図2(d) の状態)。塩酸は乙種半導体にのみエッチング作用があり,甲種半導体はエッチングされないことがよく知られている。」

(周知例2)特開平2-273942号公報
原査定において,周知技術を示すものとして例示された,本願の出願前に日本国内において頒布された刊行物である特開平2-273942号公報(以下「周知例2」という。)には,次の記載がある。
・「〔実施例〕
第1図は本発明の一実施例の構造を表す断面図である。
半絶縁性1nP半導体基板1上には不純物をほとんど含まないGaInAs半導体からなる電子チャネル層2がエピタキシャル成長法によって形成されている。この電子チャネル層2上には,n型の不純物が添加されたAlInAs半導体からなる電子供給層3がエピタキシャル成長法によって形成されている。さらに,電子供給層3上にはエッチストップ層4がエピタキシャル成長法によって形成されている。このエッチストップ層4は電子供給層3を形成するn型のAlInAs半導体に対して選択エッチングされる半導体,つまり,Siがドープされたn型のInP半導体からなる。エッチストップ層4上にはコンタクト層5がエピタキシャル成長法によって形成されている。このコンタクト層5はエッチストップ層4を形成するn型のInP半導体に対して選択エッチングされる半導体,つまり,Siがドープされたn型のGaInAs半導体からなる。
さらに,コンタクト層5上にはオーミック電極6が形成され,このオーミック電極6はAuGe/Ti/Au金属からなり,ドレイン電極およびソース電極を構成している。また,コンタクト層5およびエッチストップ層4は選択的に除去され,電子供給層3が露出した開口部(リセス)7にはTi/Pt/Au金属からなるゲート電極8が形成されている。
このようなリセス構造のHEMTにおいて,電子チャネル層2と電子供給層3とはヘテロ接合され,電子チャネル層2の接合界面近傍には点線で示される2次元電子チャネル9が形成されている。この2次元電子チャネル9には電子供給層3のドナー不純物から電子が供給される。また,2次元電子チャネル9における電子は不純物によって散乱されないため,その電子移動度は高まっている。
第2図は第1図に示された構造のHEMTを製造する際の各製造工程における断面図であり,第1図と同一部分については同符号を用いる。
半導体基板1上に,電子チャネル層2,電子供給3,エッチストップ層4およびコンタクト層5が順次エピタキシャル成長される。このエピタキシャル成長は,有機金属気相エピタキシャル成長法(MOVPE)や分子線エピタキシー(MBE)等の成長法により行われる(第2図(a)参照)。
次に,コンタクト層5上にフォトレジストが塗布されてオーミックパターンが形成され,オーミック金属が蒸着される。この後,オーミックパターン部以外の金属がリフトオフされ,引き続いて合金化されることにより,オーミック電極6が形成される(同図(b)参照)。
次に,再びフォトレジストが塗布されてゲートパターンが形成され,リン酸系のエッチャントを用いてコンタクト層5の一部がエッチストップ層4まで選択的にウェットエツチングされる(同図(C)参照)。
引き続いて同一のレジストパターンをマスクにし,塩酸系のエッチャントを用いてエッチストップ層4の一部が電子供給層3まで選択的にウェットエツチングされることにより,リセス7が形成される(同図(d)参照)。」(第3ページ左上欄第18行?右下欄第19行)

(周知例3)特開平10-209434号公報
原査定において,周知技術を示すものとして例示された,本願の出願前に日本国内において頒布された刊行物である特開平10-209434号公報(以下「周知例3」という。)には,次の記載がある。
・「【0018】
【発明の実施の形態】次に,本発明の一つの実施の形態について図を用いて説明する。
[実施の形態1]図1は本発明に係る第1の実施の形態を示す説明図である。同図において,InP基板1-0上にIn_(0.52)Al_(0.48)As(200nm)のバッファ層1-1,In_(0.53)Ga_(0.47)As(15nm)のチャネル層1-2,In_(0.52)Al_(0.48)As(3nm)のスペーサ層1-3,面密度5×10^(12)cm^(-2)のSi原子層ドーピング面で構成されるキャリア供給層1-4,In_(0.52)Al_(0.48)As(10nm)のショットキーバリア層1-5,InP(6nm)のエッチングストッパ層1-6,不純物としてSiを1×10^(19)cm^(-3)ドープしたIn_(0.53)Ga_(0.47)As(15nm)のキャップ層1-7が順次エピタキシャル成長(例えば,MOCVDやMBE等)され,多層構造が形成されている。」
・「【0022】このようにして作製されたエピタキシャル層の表面には,例えばAuGe/Ni等によるソース電極1-8,ドレイン電極1-9のオーミックコンタクト領域が形成され,チャネル層1-2に形成される2次元電子ガスと電気的に接続されている。また,ゲート電極2-10は,キャップ層1-7を等方性のウェットエッチングによって除去し,その後異方性のドライエッチングによってエッチングストッパ層1-6にリセスを行った後にTi/Pt/Auを順次堆積して形成される。」
・「【0026】図3(b)において,上記エピタキシャル層上にフォトレジストを塗布してっ絶縁膜1-12を形成し,光リソグラフィ技術によってゲート領域に開口部を作製する。
【0027】図3(c)において,この開口部に,エッチングストッパ層1-6に対してはエッチング速度が遅く,キャップ層1-7に対してはエッチング速度の速い溶液を注入してウェットエッチングを実施する。例えば,このエッチング溶液としてはクエン酸と過酸化水素水との混合溶液を用いる。このとき,HEMTの耐圧向上を目的としてサイドエッチング領域を大きくとるため,エッチング時間をエッチング深さがエッチングストッパ層1-6に達する時間よりも十分に長くとる。
【0028】図4(d)において,ウエハを高真空チャンバに導入し,不活性ガス(ここでは,Arガス)雰囲気中で逆スパッタリングを行い,ゲート開口部直下のエッチングストッパ層1-6を除去する。なお,このときのショットキーバリア層1-5のエッチング速度は,エッチングストッパ層1-6よりも十分に遅いものであり,エッチングストッパ層1-6およびショットキーバリア層1-5のArガスに対するスパッタ率の違いを利用している。
【0029】図4(e)において,真空状態のまま,Ti/Pt/Auをリフトオフして開口部にゲート電極を形成する。図4(f)において,絶縁膜1-12を除去して上記製造工程を完了する。」

ウ そうすると,周知技術である「InPからなるストッパ層と,前記ストッパ層の上に形成されたInGaAsからなるコンタクト層」の積層構造は,チャネル層との電気的接続をする半導体層構造であるとともに,コンタクト層であるInGaAsを,エッチングストッパ層であるInPに対してはエッチング速度が遅いエッチング方法で除去し,その後,エッチングストッパ層であるInPを,リセスの底面となる半導体層(ゲート障壁層等)に対してはエッチング速度が遅いエッチング方法で除去することにより,リセス12を制御性良く形成するための層構造であるといえるから,引用発明の「前記アンドープGaAs層56上のn型InAlAs層57,n型InGaAs層58」(いわゆるキャップ層)と同様の機能及び作用効果を奏するものである。
そして,InPが引用発明の「アンドープGaAs層」に対して選択的にエッチング除去できることは,引用例や周知例1の記載から自明のことであるから,上記「InPからなるストッパ層と,前記ストッパ層の上に形成されたInGaAsからなるコンタクト層」の積層構造は,引用発明のキャップ層の構造に対して,置換可能な層構造であることは,当業者にとって明らかである。
エ さらに,引用例においては,「n型InGaAs層58を通常の燐酸系のエッチャントにより除去し,さらにn型InAlAs層57を塩酸によって選択的に除去した。」(段落【0016】)と記載されているが,引用例においてInGaAs層とInAlAs層のどちらかを選択的に除去する選択エッチング技術が十分ではないとの技術認識(段落【0003】)によれば,上記の燐酸系のエッチャントによるInGaAs層58の除去を,InAlAs層57との界面で停止することは困難であり,燐酸系のエッチャントと塩酸の切り替えは,十分な工程管理の下に行う必要があると解される。
オ これに対して,上記周知技術によれば,コンタクト層であるInGaAsと,エッチングストッパ層であるInPをそれぞれ選択的に除去することが可能であり,リセスを制御性良く形成するための製造工程として有利であることは明らかであるから,引用発明のキャップ層の構造に代えて,上記周知技術を適用することは,リセスを制御性良く形成するために,当業者が当然考慮することである。
カ したがって,引用発明に上記周知技術を適用し,本願発明のごとく,「前記オーミック電極の各々が,前記中間層に接するInPからなるストッパ層と,前記ストッパ層の上に形成されたInGaAsからなるコンタクト層とを含む」ようにすることは当業者が容易になし得ることである。
キ なお,請求人は,審判請求書の【請求の理由】において,「引例1の図4に示されたInAlAs層57とInGaAs層58とに着目したとき,InAlAs層57がエッチングストッパとしての役割を有しないことが明白である。従って,引例1のInAlAs層57と,周知技術のInPエッチングストッパ層とは,『共通の作用効果を有する』とはいえない。」,「引例1の厚さ20nmのn型InAlAs層57をInPに置き換えることは,当業者にとって容易に想到し得た事項であるということはできない。」などと主張するが,拒絶査定においては,「III-V族化合物半導体装置において,エッチングストッパ層としてInPを用い,その上に形成されたコンタクト層としてInGaAsを用いることは,周知技術である」と認定しており,引用例の「n型InAlAs層57,n型InGaAs層58」の積層構造を,周知技術であるInPとInGaAsの積層構造に代えた場合,InGaAsは共通するから,結果としてこれを「n型InAlAs57に代えて」,「InPを採用する」と表現したものにすぎないと解される。
したがって,請求人の主張は採用できない。

そして,相違点1,2に記載の構成に基づいて,本願発明が奏する効果も,当業者が予測し得る程度のものにすぎない。

6 小括
以上検討したとおり,相違点1及び2における本願発明の構成は,当業者が容易に想到し得たものであるから,本願発明は,引用発明及び周知技術に基づいて当業者が容易に発明することができたものである。

7 結言
以上のとおり,本願発明は,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
したがって,他の請求項について検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2012-02-22 
結審通知日 2012-02-28 
審決日 2012-03-12 
出願番号 特願平11-211118
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 原 和秀  
特許庁審判長 齋藤 恭一
特許庁審判官 恩田 春香

松田 成正
発明の名称 半導体装置及びその製造方法  
代理人 高橋 敬四郎  
代理人 来山 幹雄  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ