ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1259308 |
| 審判番号 | 不服2009-11738 |
| 総通号数 | 152 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-08-31 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2009-06-29 |
| 確定日 | 2012-06-27 |
| 事件の表示 | 特願2000-538382「回路構造形成方法」拒絶査定不服審判事件〔平成11年 9月30日国際公開,WO99/49509,平成14年 3月19日国内公表,特表2002-508590〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
1.手続の経緯 本願は,1999年3月25日(パリ条約による優先権主張外国庁受理1998年3月26日,ドイツ連邦共和国)を国際出願日とする出願であって,平成21年3月27日付けで拒絶査定がなされ,それに対して,同年6月29日に拒絶査定不服審判が請求され,同年7月28日に手続補正書が提出されたものである。 その後,当審より平成22年12月15日付けで審尋がなされ,平成23年3月18日に回答書が提出され,さらに,同年7月12日付けで拒絶理由が通知され,同年9月28日に意見書及び手続補正書が提出されている。 2.本願発明 本願の請求項1ないし13に係る発明は,平成23年9月28日に提出された手続補正書により補正された明細書及び図面の記載からみて,その特許請求の範囲の請求項1ないし13に記載された事項により特定されるとおりのものであり,そのうちの請求項1に係る発明(以下「本願発明」という。)は,次のとおりのものである。 「【請求項1】 第1のスイッチ構造(2)を有する層を含む少なくとも1個の層および金属面(4,4a)を含む第1基質(0)を形成し, 該第1基質(0)に前記金属面(4)に隣接したバイアホール(9)を開孔し, 第2のスイッチ構造(14)を有する少なくとも1個の層および少なくとも1個の金属面(15)を含む第2基質(12)を形成し, 前記第1基質(0)の前記金属面(4)を含む層(1)の反対側と,前記第2基質(12)上の面とを接合し, 前記バイアホール(9)を前記第2基質(12)の内の金属面(15)までさらに開孔し, 前記バイアホール(9)の側壁(20)全体を絶縁し, 前記バイアホール(9)に導電性物質(21)を充填し, 次の各ステップにより,前記第2基質(12)の前記金属面(15)と前記第1基質(0)の前記金属面(4)との間に,前記導電性物質(21)および前記金属材料(22)を介して電気的に導通する接触を形成するものであって, 1)前記金属面(4)の部分および前記バイアホール(9)に隣接する部分を露出し, 2)前記バイアホール(9)内で前記第1基質および第2基質による層の表面上に,前記導電性物質(21)を堆積することにより,前記導電性物質(21)で前記バイアホール(9)を満たし, 3)前記第1基質および第2基質による層の表面および前記金属面(4)の露出部分から,前記導電性物質(21)を除去し, 4)前記金属面(4)の露出部分および前記導電性物質(21)上に,前記金属材料(22)を配置する, ことを含む回路構造形成方法。」 3.当審による拒絶理由通知の概要 当審より平成23年7月12日付けで通知された拒絶理由(理由1)の概要は,本件出願の請求項1?13(補正前請求項1?15)に係る発明は,その出願前日本国内において頒布された刊行物(1)?(4)に記載された発明に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない,というものである。 (1)特開平8-213549号公報 (2)特開平4-373149号公報 (3)特開平6-232342号公報 (4)特開昭63-213943号公報 4.引用文献の記載と引用発明 (1)特開平8-213549号公報 (1-1)記載事項 本願の優先権主張日前に日本国内において頒布された特開平8-213549号公報(以下「引用例1」という。)には,「集積回路の製造方法」(発明の名称)に関し,図1ないし図8とともに以下の事項が記載されている。(下線は当審で付加したもの。以下同様。) 「【請求項1】 第1の主平面領域で回路を持つ1つあるいは複数の第1の層(5)と少なくとも1つの第1の金属被覆層(6)を含む第1の部品基層(1)を準備する第1のステップと;絶縁層の後のエッチングのためのマスクとして役立つ層(8)を,前記第1の部品基層の第1の主平面にはりつける第2のステップと;前記第1の部品基層の第1の主平面領域の中にバイアホール(10)を形成し,その際にバイアホールは前記層(8)と回路を持つ第1の部品基層の全てに侵入させる第3のステップと;前記第1の主平面領域の側において前記第1の部品基層(1)に補助基層(12)を結合する第4のステップと;前記第1の主平面に相対する側で前記第1の部品基層(1)を薄くする第5のステップと;第2の主平面領域に回路を持つ少なくとも1つの第2の層(15)と少なくとも1つの第2の金属被覆層(16)とを有する第2の部品基層(13)を準備する第6のステップと;前記第1の部品基層(1)と前記第2の部品基層(13)を結合し,その際に前記第1の主平面に相対する第1の部品基層の側と,前記第2の部品基層の第2の主平面の側を調整してつなぎ合わせる第7のステップと;前記補助基層(12)を除去する第8のステップと;前記第2のステップにおいて存在するバイアホール(10)を,第2の部品基層(13)の第2の金属被覆層(16)まで形成し,その際に前記第1の部品基層の前記層(8)はエッチングマスクとして役立てる第9のステップと;前記第1の金属被覆層(6)と前記第2の金属被覆層(16)との間に電気的接続部材を前記バイアホール(10)を介して作る第10のステップとを有することを特徴とする集積回路の製造方法。」 「【請求項11】 請求項1から10のいずれかに記載の集積回路の製造方法において,前記第1の金属被覆層と前記第1の金属被覆層との間の電気的接続部材の製造は,前記第1の部品基層(1)の前記第1の金属被覆層(6)の前記コンタクトホール(20)を形成し,前記バイアホール(10)の側面壁を絶縁し,金属材料を前記バイアホールおよび前記コンタクトホールに充填することを特徴とする集積回路の製造方法。」 「【0030】図1に示すように,第1の部品基層(トップ基層)1は,3層金属被覆層中で完全にプロセス化されたMOS回路を持つSOI層を有している。このSOI層は,シリコン層2と,この上に形成されたシリコン酸化物層3と,この上に形成されたシリコン層4とからなる。前記トップ基層1は,さらにシリコン層4の上に形成されたチップ層5と,この上に形成された金属被覆層6とを有している。前記トップ基層1は,チップ層5および金属被覆層6の上に形成された酸化物または窒化物の保護層7によりパッシブ化されている。最上位の金属被覆層6は,例えばアルミ合金からなる。この金属被覆層6の下方に他の元素を組み込まれた,また組み込まれていない酸化物層がある。 【0031】図2に示すように,後に続く乾燥エッチングのためのマスク層として,始めに窒化チタン層8と,例えばプラズマ酸化物層9のようなハードマスクとして役立つ層が分離され,バイアホール10のための写真技術が実施される(写真技術“トレンチ”)。塗装マスクによって,プラズマ酸化物層9と,窒化チタン層8と,チップ層5の下にある酸化物層が異方性にエッチングされる。塗装除去の後,いわゆるトレンチエッチング方法で,埋め込まれたシリコン酸化物層3の表面までエッチングされる(エッチングストップとしてのSiO_(2 ))。 【0032】図3に示すように,トップ基層1の上で,有機的な接着層11によって,シリコン層がハンドリング基層12(補助基層)としてはりつけられ,続いてトップ基層1は裏側を機械的にウエットケミカル方法で薄くされる。エッチングストップとして,本実施の形態においては,埋め込まれたシリコン酸化物層3(SiO_(2) )の下の面が役立つ。 【0033】第2の部品基層(ボトム基層)13は,シリコン層14と,チップボトム層15と,3層金属被覆層からなる金属被覆層16と,パッシブ化層17とを有している。ボトム基層13は,チップボトム層15と金属被覆層16とパッシブ化層17の中で完全にプロセス化されたMOS回路を有している。 【0034】ポリミド層18は,パッシブ化層17の上に,チップ間の接着剤としてスピンーオン堆積され,その結果表面が平らになる。その後,トップ基層1とボトム基層13の接着がディスクボンド装置中でスプリット光学系により行われる。カメラ24を含む前記スプリット光学系23は,図8に示されている。 【0035】図4に示すように,ハンドリング層12と接着層11の除去の後,標準シリコン層のようなスタック層が更にプロセス化される。ボトム基層13の金属被覆層16の上における埋め込まれたシリコン酸化物層3と接着層18と保護層17は,バイアホール10中で異方性にエッチングされる。エッチングストップとして,本実施の形態では,金属被覆層16が利用される。 【0036】図5に示すように,乾燥エッチングプロセスのためのマスクとして役立つ窒化チタン層8はここで除去され,オゾン-TEOSの酸化物層19は分離される。後者は堆積の際の高い一致により,バイアホールのアスペクト状況が高い場合,シリコン基層のためのバイアホールの金属被覆層の電気的絶縁を保障する。 【0037】図6に示すように,厳密に調整された乾燥エッチング方法によって,続いて側面壁のパッシブ化が実現する(エッチングストップとしての金属被覆層16によるいわゆるスペーサーエッチング方法)。最上位の金属被覆層6のためのコンタクトホール20が,写真技術「パッド」,酸化物エッチング(エッチングストップ:金属被覆6),塗装除去,および洗浄により開けられる。 【0038】その後,図7に示すように,まず始めに,バイアホール10の後に続くウェハ金属被覆層22(タングステン分離による)のための接着層およびバリア層としての窒化チタン層21が分離される。後者の写真技術「ネイルヘッド」により,窒化チタン層21およびタングステンなどからなる金属被覆層22が構造決めされる(タングステンエッチング,窒化チタンエッチング/塗装灰化)。その結果,トップ基層1とボトム基層13の間の垂直方向の結合が実現される。」 (1-2)引用発明 上記(1-1)の摘記事項によれば,引用例1には,以下の発明(以下,「引用発明」という。)が記載されているといえる。 「MOS回路を持つSOI層を有し,金属被覆層6を有する第1の部品基層(トップ基層)1を形成し, 該第1の部品基層(トップ基層)1にバイアホール10を形成し, チップボトム層15と金属被覆層16とパッシブ化層17の中で完全にプロセス化されたMOS回路を有する第2の部品基層(ボトム基層)13を形成し, ポリミド層18を,パッシブ化層17の上に,チップ間の接着剤としてスピンーオン堆積した後,トップ基層1とボトム基層13を接着し, ボトム基層13の金属被覆層16の上における埋め込まれたシリコン酸化物層3と接着層18と保護層17を,バイアホール10中で異方性にエッチングし, オゾン-TEOSの酸化物層19を堆積し,乾燥エッチング方法によって,バイアホール10の側面壁のパッシブ化を実現し, バイアホール10に窒化チタン層21およびタングステンなどからなる金属被覆層22を形成し,トップ基層1の金属被覆層6とボトム基層13の金属被覆層16との間に電気的接続部材を前記バイアホール10を介して作り,その結果,トップ基層1とボトム基層13の間の垂直方向の結合を実現する, ことを含む集積回路の製造方法。」 (2)特開平4-373149号公報 本願の優先権主張日前に日本国内において頒布された特開平4-373149号公報(以下,「引用例2」という。)には,「多層配線の形成方法」(発明の名称)に関し,図1ないし図8とともに以下の事項が記載されている。 「【0003】 【発明が解決しようとする課題】しかしながら,このような従来のWの成長は,コンタクトホールや,層間のスルーホールなど,スルーホール内に導電層を含まない構造で行なわれており,導電層を層間に含むスルーホールを選択Wで埋め込む場合,スルーホールのアスペクト比が高いと,上部導電層から成長したWがスルーホールを塞ぎ,スルーホール内に空洞を作ってしまう問題点を有している。一般に,選択タングステンによるプラグ形成は,導電層上に堆積させた絶縁膜にコンタクトホールを開け,プラグを埋め込んだ後に導電物質を堆積させ,両導電層間のコンタクトを取る方法が一般的である。しかし,SOI(Silicｏn-On-Inｓｕlaｔｏｒ)多層集積デバイスなどでは,上層の導電層を形成した後に,この上層導電層を貫き下層導電層に達するスルーホールを開け,タングステンプラグを埋め込む必要がある。例えば,図7に示すように,第1の導電層としてのポリシリコン膜1上に,順次,第1の絶縁層としてのSiO_(2)膜2,第2の導電層としてポリシリコン膜3,第2の絶縁層としてのSiO_(2)膜4を形成し,次に,ポリシリコン膜1表面が露出するようにスルーホール5を形成して成る構造に対して,選択Wの埋め込みを行なった場合,図8に示すように,ポリシリコン膜1の表面と,第2の導電層であるポリシリコン膜3の露出する内周面から成長が始まるため,両方から成長したタングステン7,7間に空洞が形成されてしまう。」 (3)特開平6-232342号公報 本願の優先権主張日前に日本国内において頒布された特開平6-232342号公報(以下,「引用例3」という。)には,「キャパシタおよびその製造方法」(発明の名称)に関し,図1,図2とともに以下の事項が記載されている。 「【0016】 【実施例】本発明のキャパシタの構造を,図1に示す第1の実施例におけるキャパシタの概略構成図により説明する。図1に示すように,少なくとも上層が絶縁性の基板11上面には導体層12が形成されている。この導体層12を覆う状態に絶縁層13が成膜されている。上記絶縁層13の上面には第1のキャパシタ電極14が形成されている。この第1のキャパシタ電極14の上面にはキャパシタ絶縁膜15と第2のキャパシタ電極16とが積層されている。上記導体層12上には,絶縁層13と第1のキャパシタ電極14とキャパシタ絶縁膜15と第2のキャパシタ電極16とを貫通する状態にコンタクトホール17が設けられている。また上記コンタクトホール17の側壁には,上記キャパシタ絶縁膜15に接続する状態にサイドウォール絶縁膜18が形成されている。さらに当該コンタクトホール17を通して上記導体層12と上記第2のキャパシタ電極16とを接続する接続部19が,当該コンタクトホール17に設けられている。上記の如くに,第1のキャパシタ電極14とキャパシタ絶縁膜15と第2のキャパシタ電極16とが積層された部分でキャパシタ1は構成される。 【0017】上記接続部19は,図示したように配線で形成してもよく,または図示はしないが,コンタクトホール17の内部に形成したプラグと,そのプラグと上記第2のキャパシタ電極16とを接続する配線とで接続部19を形成してもよい。」 (4)特開昭63-213943号公報 本願の優先権主張日前に日本国内において頒布された特開昭63-213943号公報(以下,「引用例4」という。)には,「三次元半導体集積回路」(発明の名称)に関し,第1図ないし第10図とともに以下の事項が記載されている。 「このようにして第1シリコン層lと第2シリコン層2とが確実に接着すると,第9図に示すように,第2シリコン層2の上面の絶縁膜14及び孔13を第1金属膜17及び第2金属膜18で覆い,さらに孔13部以外の第2金属膜18上面をレジスト膜19で覆い,このレジスト膜19をマスクとして孔13内に埋込金属層20を形成する。・・・(中略)・・・ 埋込金属層20が埋め込まれると,不要になったレジスト膜19並びにその下層の第1金属膜17及び第2金属膜18を熱硫酸等で除去した後に,第10図に示すように,スルーホール埋込金属層20と第2シリコン層2上の配線電極10とを接続するため,又は,必要に応じて配線電極10を互いに接続するために絶縁膜14の所定箇所にコンタクト穴21を開口し,所定のパターンで配線電極膜22を形成し,さらにその上面をポリイミドフィルム層12で覆う。コンタクト穴21は,フォトエッチング技術,選択エッチング技術により,所定箇所の絶縁膜14及び保護用絶縁膜11を除去して形成する。配線電極膜22は,Al,Mｏ,W等の単一金属層又はTiAｕ,TiCｕ,CｒAｕ,CｒNi等の多重金属層からなり,スパッター法,電子ビーム蒸着法等により絶縁膜14の上面全面に被覆後,フォトエッチング技術,選択エッチング技術等によって所定パターンに形成される。」(第4ページ左下欄第2行?右下欄第19行) 5.対比 (1)本願発明と引用発明との対応関係 ア 引用発明の「MOS回路」は,本願発明の「スイッチ構造」に相当する。また,引用発明の「金属被覆層」は,本願発明の「金属面」を有するものであることは明らかである。 イ 引用発明の「第1の部品基層(トップ基層)1」及び「第2の部品基層(ボトム基層)13」は,本願発明の「第1基質(0)」及び「第2基質(12)」にそれぞれ相当し,引用発明の「集積回路の製造方法」は,本願発明の「回路構造形成方法」に相当する。 ウ 引用発明において「ポリミド層18を,パッシブ化層17の上に,チップ間の接着剤としてスピンーオン堆積した後,トップ基層1とボトム基層13を接着」することは,実質的に,本願発明の「前記第1基質(0)の前記金属面(4)を含む層(1)の反対側と,前記第2基質(12)上の面とを接合」することに相当する。 エ 引用発明の「ボトム基層13の金属被覆層16の上における埋め込まれたシリコン酸化物層3と接着層18と保護層17を,バイアホール10中で異方性にエッチングし」,さらに「オゾン-TEOSの酸化物層19を堆積し,乾燥エッチング方法によって,バイアホール10の側面壁のパッシブ化を実現」することは,本願発明の「前記バイアホール(9)を前記第2基質(12)の内の金属面(15)までさらに開孔し」,さらに「前記バイアホール(9)の側壁(20)全体を絶縁」することに相当する。 オ 引用発明において,「電気的接続部材を前記バイアホール10を介して作」ることは,少なくとも,金属材料をバイアホールに充填することを含んでいるから(引用例1の請求項11参照),引用発明の「バイアホール10に窒化チタン層21およびタングステンなどからなる金属被覆層22を形成し,トップ基層1の金属被覆層6とボトム基層13の金属被覆層16との間に電気的接続部材を前記バイアホール10を介して作り,その結果,トップ基層1とボトム基層13の間の垂直方向の結合を実現する」ことは,本願発明と,「前記バイアホール(9)に導電性物質(21)を充填し」,「前記第2基質(12)の前記金属面(15)と前記第1基質(0)の前記金属面(4)との間に」,「電気的に導通する接触を形成する」ことにおいて共通する。 (2)一致点と相違点 上記(1)の対応関係に基づくと,本願発明と引用発明は, 「第1のスイッチ構造(2)を有する層を含む少なくとも1個の層および金属面(4,4a)を含む第1基質(0)を形成し, 該第1基質(0)にバイアホール(9)を開孔し, 第2のスイッチ構造(14)を有する少なくとも1個の層および少なくとも1個の金属面(15)を含む第2基質(12)を形成し, 前記第1基質(0)の前記金属面(4)を含む層(1)の反対側と,前記第2基質(12)上の面とを接合し, 前記バイアホール(9)を前記第2基質(12)の内の金属面(15)までさらに開孔し, 前記バイアホール(9)の側壁(20)全体を絶縁し, 前記バイアホール(9)に導電性物質(21)を充填し, 前記第2基質(12)の前記金属面(15)と前記第1基質(0)の前記金属面(4)との間に,電気的に導通する接触を形成する, ことを含む回路構造形成方法。」 であることにおいて一致し,次の2点において相違している。 ＜相違点1＞ 本願発明は,「該第1基質(0)に前記金属面(4)に隣接したバイアホール(9)を開孔し」ているのに対し,引用発明は,第1の部品基層(トップ基層)1にバイアホール10を形成しているものの,金属被覆層6とは隣接していない点。 ＜相違点2＞ 本願発明は,「次の各ステップにより,前記第2基質(12)の前記金属面(15)と前記第1基質(0)の前記金属面(4)との間に,前記導電性物質(21)および前記金属材料(22)を介して電気的に導通する接触を形成するものであって, 1)前記金属面(4)の部分および前記バイアホール(9)に隣接する部分を露出し, 2)前記バイアホール(9)内で前記第1基質および第2基質による層の表面上に,前記導電性物質(21)を堆積することにより,前記導電性物質(21)で前記バイアホール(9)を満たし, 3)前記第1基質および第2基質による層の表面および前記金属面(4)の露出部分から,前記導電性物質(21)を除去し, 4)前記金属面(4)の露出部分および前記導電性物質(21)上に,前記金属材料(22)を配置する」のに対し,引用発明は,トップ基層1の金属被覆層6とボトム基層13の金属被覆層16との間に電気的接続部材を前記バイアホール10を介して作っているものの,このような各ステップを行っていない点。 6.判断 上記相違点について検討する。 (1)相違点1について ア 引用発明において,バイアホール10は,多層構造の集積回路における上層の金属被覆層6と下層の金属被覆層16を電気的に接続するために形成されるものであるところ,引用例2に記載されるように,多層集積デバイスなどでは,上層の導電層を形成した後に,この上層導電層を貫き下層導電層に達するスルーホール(バイアホール)を開けること,すなわち,上層導電層に隣接してバイアホールを形成することは,上層と下層の電気的接続の際に通常採用される技術にすぎない。 イ また,引用例3には,第2のキャパシタ電極16を貫通する状態にコンタクトホール17を設け,当該コンタクトホール17を通して下層の導体層12と上層の第2のキャパシタ電極16とを接続することが記載されており,上記第2のキャパシタ電極16は,金属面と同様な平面状接触面を有する導電体層であるから,半導体集積回路において,上層の導電体層である金属面に隣接(貫通)して,バイアホールを設けることは,当業者が必要に応じて適宜行うことであるといえる。 ウ したがって,引用発明において,上層の導電体層である第1の部品基層(トップ基層)1の金属被覆層6(本願発明の「金属面(4)」に相当)に隣接してバイアホール10を形成するようにし,本願発明のごとく,「該第1基質(0)に前記金属面(4)に隣接したバイアホール(9)を開孔」することは,当業者が容易になし得ることである。 (2)相違点2について ア 引用発明では,窒化チタン層21およびタングステンなどからなる金属被覆層22を形成し,トップ基層1の金属被覆層6とボトム基層13の金属被覆層16との間の電気的接続部材としているが,引用例4に記載されるように,孔(バイアホール)を介して上層の配線電極と下層の配線電極とを電気的接続する際に,孔13内にいったん埋込金属層20(導電性物質)を形成し,当該埋込金属層20と上層の配線電極10とを,所定のパターンの配線電極膜22(金属材料)で接続することは,周知の技術にすぎない。 イ また,引用例3には,コンタクトホール17(バイアホール)の内部に形成したプラグと,そのプラグと上記第2のキャパシタ電極16とを接続する配線とで接続部19を形成することが記載されているから,上層の電極に隣接してバイアホールを形成した場合においても,バイアホールを埋めるプラグ(本願発明の「導電性物質」に相当)と上層の電極(本願発明の「金属面」に相当)との上に,両者を接続する配線(本願発明の「金属材料」に相当)を形成することは,当業者が適宜なし得ることである。 ウ さらに,以下の周知例に記載されるように,配線電極と隣接するバイアホールを導電性物質で充填する際に,配線電極及びバイアホールの周辺を露出し,導電性物質を堆積してバイアホールを導電性物質で満たし,その後,基板表面上にも堆積された導電性物質を,基板表面及び配線電極表面から除去することは,導電性物質でなるプラグを形成する際の周知技術にすぎない。 周知例:特開平8-186171号公報 本願の優先権主張日前に日本国内において頒布された文献である特開平8-186171号公報には,図1ないし図3とともに,以下の記載がある。 「【0020】 【実施例】次に,本発明について図面に基づいて説明する。図1及び図2は本発明の第1の実施例を説明する工程順の断面図である。図1(a)に示すように,シリコン基板1の表面の所定の領域に拡散層2が形成される。そして,このシリコン基板1上に第1層間絶縁膜3がCVD法で形成される。ここで,この第1層間絶縁膜は膜厚が500nm程度のシリコン酸化膜である。このようにした後,CVD法によリ膜厚が200nm程度のポリシリコン薄膜が成膜される。次にフォトリソグラフィー技術およびドライエッチング技術により,前述のポリシリコン薄膜が微細加工され,線幅が0.3μm程度のポリシリコン配線4が形成される。 【0021】次に,図1(b)に示すように絶縁薄膜5がポリシリコン配線4および第1層間絶縁膜3を被覆するようにしてプラズマCVD法で堆積される。ここで,この絶縁薄膜5は膜厚が250nmのSiON(シリコンオキシナイトライド)膜である。次に,CMP(化学的機械研磨)法でこのSiON膜は研磨され,図1(c)に示すようにポリシリコン配線4間に第1配線間絶縁膜6が形成される。 【0022】次に,図1(d)に示すようにコンタクト孔形成用のレジストマスク7が公知のフォトリソグラフィー技術で形成される。そして,このレジストマスク7をドライエッチングマスクとして,ポリシリコン配線4および第1層間絶縁膜3が順次にドライエッチングされ,その口径寸法が0.25μmのコンタクト孔8が前述の拡散層2上に形成される。 【0023】ここで,ポリシリコン配線4のドライエッチングにおいては,図1(d)に示されるように,レジストマスク7に位置ズレが生じ第1配線間絶縁膜6が露出してもこの第1配線間絶縁膜6はエッチングされないようにする必要がある。このために,このポリシリコン配線4のドライエッチングでは反応ガスとしてCl_(2),HBｒおよびO_(2 )の混合ガスが用いられる。更に,第1層間絶縁膜3のドライエッチングの場合にも第1配線間絶縁膜6はエッチングされないようにする必要がある。このために,この第1層間絶縁膜3のドライエッチングでの反応ガスとしてC_(4 )F_(8 )とCOの混合ガスが用いられる。 【0024】次に,図2(a)に示すように,リン添加したポリシリコン膜9が全面を被覆するように堆積される。ここで,このポリシリコン膜9はCVD法で形成されその膜厚は500nm程度に設定される。このようにした後,CMP法でこのポリシリコン膜9が研磨され,先に形成されたコンタクト孔8に埋設される。このようにして図2(b)に示すようにポリシリコンプラグ10が形成される。 【0025】次に,図2(b)に示すように全面にチタン薄膜11が形成される。ここで,このチタン薄膜11はスパッタ法で堆積され,その膜厚は100nmに設定される。そして,600℃程度の熱処理が施され,チタン薄膜11とポリシリコン配線4およびポリシリコンプラグ10表面とがシリサイド反応してチタンシリサイドが形成される。このようにした後,未反応のチタン薄膜11は,例えばNH_(4)OHとH_(2 )O_(2 )の混合した化学薬液で選択的にエッチング除去される。このようにして,図2(c)に示すようにシリサイド配線12が形成される。 【0026】以上のようにして形成されたコンタクト孔部と配線の平面図を図3に示す。図3に示されるように,ポリシリコンプラグ10とシリサイド配線12とは,前述したような目合わせズレが生じた場合でも,互いに整合して形成される。すなわち,ポリシリコンプラグ10のパターンはシリサイド配線12のパターンに対し自己整合的に形成される。」 よって,上記周知例には,配線電極(ポリシリコン配線4)に隣接したバイアホール(コンタクト孔8)を形成し,レジストマスク7を除去して配線電極とバイアホールの周辺を露出し,バイアホールを含む基板全面を被覆するように導電性物質(ポリシリコン膜9)を堆積して導電性物質でバイアホールを満たし,その後CMP法でこの導電性物質を研磨し,バイアホールに埋設された導電性物質(ポリシリコンプラグ10)を形成するとともに,基板表面及び配線電極表面から導電性物質を除去し,さらに,露出した配線電極及び導電性物質(ポリシリコンプラグ10)の上に金属材料(チタン薄膜11)を堆積し,シリサイド配線12を形成することが,開示されている。 エ そうすると,引用発明において,トップ基層1の金属被覆層6とボトム基層13の金属被覆層16とを接続するために,引用例3,4に記載されたバイアホール内のプラグ(導電性物質)と配線(金属材料)を利用する際に,プラグ形成手段として知られた上記周知技術を採用することに何の困難性もないから, 1)配線電極とバイアホールの周辺を露出し(本願発明の「前記金属面(4)の部分および前記バイアホール(9)に隣接する部分を露出し」に相当), 2)バイアホールを含む基板全面を被覆するように導電性物質を堆積して導電性物質でバイアホールを満たし(本願発明の「前記バイアホール(9)内で前記第1基質および第2基質による層の表面上に,前記導電性物質(21)を堆積することにより,前記導電性物質(21)で前記バイアホール(9)を満たし」に相当), 3)CMP法でこの導電性物質を研磨し,バイアホールに埋設された導電性物質を形成するとともに,基板表面及び配線電極表面から導電性物質を除去し(本願発明の「前記第1基質および第2基質による層の表面および前記金属面(4)の露出部分から,前記導電性物質(21)を除去し」に相当), 4)露出した配線電極と導電性物質の上に金属材料を堆積する(本願発明の「前記金属面(4)の露出部分および前記導電性物質(21)上に,前記金属材料(22)を配置する」に相当) との上記1)?4)からなるステップを行うことは,当業者が直ちに想到し得ることである。 オ したがって,引用発明において,トップ基層1の金属被覆層6とボトム基層13の金属被覆層16との間に電気的接続部材を前記バイアホール10を介して作るにあたり,本願発明のごとく,「次の各ステップにより,前記第2基質(12)の前記金属面(15)と前記第1基質(0)の前記金属面(4)との間に,前記導電性物質(21)および前記金属材料(22)を介して電気的に導通する接触を形成するものであって, 1)前記金属面(4)の部分および前記バイアホール(9)に隣接する部分を露出し, 2)前記バイアホール(9)内で前記第1基質および第2基質による層の表面上に,前記導電性物質(21)を堆積することにより,前記導電性物質(21)で前記バイアホール(9)を満たし, 3)前記第1基質および第2基質による層の表面および前記金属面(4)の露出部分から,前記導電性物質(21)を除去し, 4)前記金属面(4)の露出部分および前記導電性物質(21)上に,前記金属材料(22)を配置する」ようにすることは,当業者が容易になし得ることである。 (3)請求人の主張について ア 請求人は意見書において,拒絶理由(理由1)に対して,「上述の構成により,バイアホールを,金属面に貫通させることにより,相当な高集積が可能になります。請求項に記載のように2つの連続するステップでバイアホールを開口することにより,第1および第2セグメントが完全に整合され,第1および第2基質の間の遷移において割れ目やズレが生じない,直線的な側壁を確保することができます。さらに,全体の開口処理には,同じマスクの開口ステップ,ホールを通して延びる第1の絶縁層12およびボトムをカバーする第2の絶縁層12を除去することなく(図7および図8に示すように),少ないリトグラフィーで,少ないステップ数で済みます。 バイアホールの完全に均質な側壁を,絶縁層で覆うことにより,第1基質の後面での漏れ電流を安全に防ぎます。」と主張している。 イ しかしながら,上記相違点1にて検討したとおり,バイアホールを金属面に貫通させることは,引用例2,3に記載されるように,従来から行われていることにすぎず,また,2つの連続するステップでバイアホールを開口することや,バイアホールの側壁を絶縁層で覆うことは,引用例1に開示され,引用発明自体が備えている特徴にすぎない。 ウ したがって,請求人の主張は採用することができず,本願発明が奏する効果も,当業者が予測し得る程度のものにすぎない。 7.小括 以上検討したとおり,相違点1及び2における本願発明の構成は,当業者が容易に想到し得たものであるから,本願発明は,引用例1ないし4に記載された発明及び周知技術に基づいて当業者が容易に発明することができたものである。 8.結言 以上のとおり,本願発明は,引用例1ないし4に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 したがって,他の請求項について検討するまでもなく,本願は拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2012-01-26 |
| 結審通知日 | 2012-01-31 |
| 審決日 | 2012-02-13 |
| 出願番号 | 特願2000-538382(P2000-538382) |
| 審決分類 |
P
1
8・
121-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 村岡 一磨 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
近藤 幸浩 酒井 英夫 |
| 発明の名称 | 回路構造形成方法 |
| 代理人 | 三澤 正義 |