• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特123条1項5号 特許、登録しない(前置又は当審拒絶理由)(定型) G06F
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない(前置又は当審拒絶理由)(定型) G06F
審判 査定不服 特174条1項 特許、登録しない(前置又は当審拒絶理由)(定型) G06F
審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない(前置又は当審拒絶理由)(定型) G06F
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由)(定型) G06F
管理番号 1260996
審判番号 不服2008-25576  
総通号数 153 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-09-28 
種別 拒絶査定不服の審決 
審判請求日 2008-10-06 
確定日 2012-08-03 
事件の表示 特願2003-548083「制御装置におけるアドレッシングエラーを検出するための方法および検査装置」拒絶査定不服審判事件〔平成15年 6月 5日国際公開、WO03/46717、平成17年 6月 2日国内公表、特表2005-516274〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 本願は、平成14年11月28日の出願であって、その請求項に係る発明は、特許請求の範囲の請求項に記載された事項により特定されるとおりのものであると認める。
これに対して、平成23年 5月20日付けで拒絶理由を通知し、期間を指定して意見書を提出する機会を与えたが、請求人からは何らの応答もない。
なお、平成23年5月20日付け拒絶理由通知は以下のとおりである。
「第1.平成20年10月6日付けの手続補正について
本拒絶理由通知と同日付けの補正の却下の決定により、平成20年10月6日付けの手続補正は却下されることとなった。
その補正の却下の決定の内容は以下のとおりのものである。

[理由]
「1.手続の経緯
本願は、
2002年11月28日(パリ条約による優先権主張外国庁受理2001年11月29日、ドイツ連邦共和国)を国際出願日とする出願であって、
平成16年5月31日に特許法第184条の5第1項に規定される書面が提出されるとともに、国際出願日における明細書、請求の範囲及び要約の翻訳文と、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文が提出され、
平成19年11月7日付けで最初の拒絶理由通知(同年同月9日発送)がなされ、
平成20年3月10日付けで意見書が提出されるとともに、手続補正がなされ、
同年6月27日付けで拒絶査定(同年7月9日発送)がなされ、
同年10月6日付けで審判請求されるとともに、手続補正がなされたものである。
なお、同年11月28日付けで審査官より前置報告がなされ、
平成22年6月21日付けで当審より審尋(同年同月24日発送)がなされ、
これに対して、同年12月21日付けで回答書が提出されている。

2.本件補正
平成20年10月6日付けの手続補正(以下、「本件補正」という。)の内容は、
同年3月10日付けの手続補正により補正された特許請求の範囲の記載
「 【請求項1】
制御装置におけるアドレッシングエラーを検出するための方法であって、
ユーザにより通常の機能に対してディアクティブにされた制御装置において、所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、引き続いて再び読出し、検査データと比較するステップを有し、前記比較に依存してエラー報知が行われ、アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる形式の方法において、
エラー報知が記憶され、制御装置が再びアクティブにされると初めて出力されることを特徴とする、
制御装置におけるアドレッシングエラーを検出するための方法。
【請求項2】
時間的に連続して種々なパターンの検査データが書込まれることを特徴とする、請求項1に記載の方法。
【請求項3】
前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトであることを特徴とする、請求項1又は2に記載の方法。
【請求項4】
制御装置においてアドレッシングエラーを検出するための検査装置であって、
アドレス指定可能なメモリ(1)を有しており、該メモリは、複数の個々にアドレス指定可能なメモリセル(3)を具備しており、
検査データ発生器(6)を有しており、該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、
比較器(8)を有しており、該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、
制御部(4)を有しており、該制御部は、通常の機能に対してディアクティブにされた制御装置において、検査データ発生器(6)をアクティブにし、
前記比較器(8)にエラーメモリ(9)が後置されており、該エラーメモリに、誤りのある比較結果が記憶され、スイッチ(5)を用いて制御装置が再びアクティブにされると初めて出力される検査装置において、
該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成することを特徴とする、
検査装置。」
(以下、この特許請求の範囲に記載された請求項を「補正前の請求項」という。)を、
「 【請求項1】
制御装置におけるアドレッシングエラーを検出するための方法であって、
ユーザにより通常の機能に対してディアクティブにされた制御装置において、所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、引き続いて再び読出し、検査データと比較するステップを有し、前記比較に依存してエラー報知が行われ、アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれ、
エラー報知が記憶され、制御装置が再びアクティブにされると初めて出力され、
前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトであることを特徴とする、
制御装置におけるアドレッシングエラーを検出するための方法。
【請求項2】
時間的に連続して種々なパターンの検査データが書込まれることを特徴とする、請求項1に記載の方法。
【請求項3】
制御装置においてアドレッシングエラーを検出するための検査装置であって、
アドレス指定可能なメモリ(1)を有しており、該メモリは、複数の個々にアドレス指定可能なメモリセル(3)を具備しており、
検査データ発生器(6)を有しており、該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、
比較器(8)を有しており、該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、
制御部(4)を有しており、該制御部は、通常の機能に対してディアクティブにされた制御装置において、検査データ発生器(6)をアクティブにし、
前記比較器(8)にエラーメモリ(9)が後置されており、該エラーメモリに、誤りのある比較結果が記憶され、スイッチ(5)を用いて制御装置が再びアクティブにされると初めて出力される検査装置において、
該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、
前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトであることを特徴とする、
検査装置。」
(以下、この特許請求の範囲に記載された請求項を「補正後の請求項」という。)
と補正するものである。

3.補正の適否
3の1.特許法第17条の2第3項の要件の検討
本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の、特許法第184条の12第2項により読み替える同法第17条の2第3項の規定を満たすか否かを検討すると、下記の点で同法第17条の2第3項の要件を満たしていない。

補正後の請求項1に「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれ、」と記載され、補正後の請求項3に「すべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」と記載されている。
これらの記載は、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味すると解釈できるものである。
しかしながら、平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正(この手続補正は、特許法第184条の8第4項の規定により、誤訳訂正書を提出してされたものとみなされる。)後であり、かつ、平成20年3月10日付け手続補正前である明細書、特許請求の範囲又は図面においては、「異なる検査データ」という用語は用いられておらず、その代わりに、請求項1と【0009】と【0010】(平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正前においては、請求項2と【0009】と【0010】)において「種々な検査データ」という用語が用いられている。
この「種々な検査データ」という用語は、文言上、少なくとも二種類以上の異なる値である複数の検査データを意味する程度であり、上記の解釈のような、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味するとまではいえない。
また、この「種々な検査データ」の唯一の具体的な例として、明細書の【0010】に「前もって決められたアドレスのメモリセルに、該アドレスの所定のバイト、有利にはローバイトが書込まれる。」と記載されている。しかしながら、ここでいう「アドレスの所定のバイト、有利にはローバイト」は、アドレス値の一部分を指し示すものなので、互いにアドレスが異なるメモリセル領域であっても、アドレスの所定のバイト(例えば、ローバイト)が一致するメモリセル領域には、この唯一の具体的な例に基づけば、同じ値の検査データが書き込まれるものである。このように、明細書に開示された唯一の具体的な例を考慮しても、「種々な検査データ」が、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味するとまではいえない。
よって、補正後の請求項1の「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれ、」という記載と、補正後の請求項3の「すべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載に関して、本件補正は、平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正前である明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものとはいえず、また、平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正(この手続補正は、特許法第184条の8第4項の規定により、誤訳訂正書を提出してされたものとみなされる。)後であり、かつ、平成20年3月10日付け手続補正前である明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものともいえない。

3の2.独立特許要件
上記3の1で示したように、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の、特許法第184条の12第2項により読み替える同法第17条の2第3項の規定に違反するものであるが、仮に、本件補正のうち、補正後の請求項3に関する補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げられる目的(以下、「限定的減縮の目的」という。)を少なくとも有するものとして、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定(以下、この規定を「独立特許要件」という。)に違反するものであるかを検討する。

3の2の1.特許法第36条第6項第1号の要件の検討
独立特許要件のうち、補正後の請求項3の記載が特許法第36条第6項第1号の規定を満たすものであるか否かを検討すると、下記の点で同法第36条第6項第1号の規定を満たしていない。

A.補正後の請求項3に「検査装置であって、…(改行)…アドレス指定可能なメモリ(1)を有しており、」と記載されている。
ところで、検査対象である「メモリ」について、明細書の【0014】には「制御装置は、多数の個々にアドレス指定可能なメモリセル3を有するアドレス指定可能なメモリ1を具備しており、」と記載されている。また、明細書等の記載全体を考慮しても、検査対象である「メモリ」は元来「制御装置」が有するものであり、本願は検査対象である「メモリ」を有する「制御装置」におけるアドレッシングエラーを検出するための方法や検査装置に関するものである。つまり、本願においては検査対象である「メモリ」を有するものは「制御装置」であり「検査装置」ではない。この点で、特許法第36条第6項第1号の規定を満たしていない。

B.後に「3の2の2.特許法第36条第6項第2号の要件の検討」の「A.」で示すように、補正後の請求項3における「パターン」という語の意味するところが明確でない。もし、補正後の請求項3における「該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、」、「該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、」、「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載の意味するところが、1つのアドレスが指し示すメモリセルに対して、所定のパターンに基づいた検査データを書き込み・読み出し・比較する処理を、所定のパターンに基づく複数の値の検査データについて行うことであるとしたら、そのような1つのアドレスに対して複数の値の検査データを用いることは、明細書の発明の詳細な説明に記載されたものとはいえない。このように、補正後の請求項3における「パターン」という語(及び、「パターン」という語の前後にある語句)の解釈次第では、特許法第36条第6項第1号の規定を満たしていないことになる。

3の2の2.特許法第36条第6項第2号の要件の検討
独立特許要件のうち、補正後の請求項3の記載が特許法第36条第6項第2号の規定を満たすものであるか否かを検討すると、下記の点で同法第36条第6項第2号の規定を満たしていない。

A.補正後の請求項3において、「パターン」という語が下記で示す4箇所に記載されている。

α.「該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、」
β.「該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、」
γ.「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」
δ.「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」

また、補正後の請求項3以外には、補正後の請求項1において、「パターン」という語が下記で示す3箇所に記載されている。

ε.「所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、」
ζ.「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれ、」
η.「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」

また、補正後の請求項2においては「パターン」という語が下記で示す1箇所に記載されている。

θ.「時間的に連続して種々なパターンの検査データが書込まれる」

さらに、平成20年3月10日付け手続補正後の明細書において、「パターン」という語は下記で示す3箇所(文単位では2文)に記載されている。

ι.「【0014】
…(中略)…制御部4は、検査データ発生器6が全てのアドレス(アドレス1?アドレスn)に対してそれぞれ前もって決められたパターンのデータを、…(中略)…メモリセル3に書込むように惹起する。…(後略)…」

κ.「【0014】
…(中略)…制御部4は、検査データ発生器6が全てのアドレス(アドレス1?アドレスn)に対して…(中略)…データを、特に有利には所定のパターンに基づいて、メモリセル3に書込むように惹起する。…(後略)…」

λ.「 【0015】
…(中略)…検査データは所定のパターンに基づきマイクロコントローラによって生成され、…(後略)…」

上記で指摘した各箇所における「パターン」の意味するところは、次の3つのうちいずれかであると考えられる。
(解釈1)検査データを生成する際に用いられる、何らかの規則。明細書等における唯一の具体的な例は、あるアドレスのメモリセルに検査データを書き込むに際して、検査データを生成する際に、当該アドレスの選択されたバイト(例えば、ローバイト)を検査データの値とする規則。上記で指摘した各箇所のうち、γとδとηとκとλにおける「パターン」という語はこの解釈1に該当するものと考えられる。
(解釈2)生成された検査データの値そのもの。上記で指摘した各箇所のうち、αとβとθにおける「パターン」という語はこの解釈2に該当するものと考えられる。
(解釈3)上記した解釈1であるか解釈2であるか明確でないもの。上記で指摘した各箇所のうち、εとζとιにおける「パターン」という語はこの解釈3に該当するものと考えられる。

このように、補正後の請求項3(及び、補正後の請求項1及び2や明細書)においては「パターン」という語の意味するところが多義的であるか、または、明確でない。そのため、補正後の請求項3に関して、特許法第36条第6項第2号の要件を満たしていない。

B.補正後の請求項3の「個々のメモリセル(3)に所定のパターンを書込み、」という記載の意味するところが明確でない。

C.補正後の請求項3の「所定のパターンと比較し、」という記載の意味するところが明確でない。

D.補正後の請求項3に「誤りのある比較結果」と記載されている。しかしながら、「誤りのある比較結果」という用語が文言上意味するところが明確でない。

E.補正後の請求項3の「すべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載の意味するところが明確でない。特に、この記載の意味するところが一義的に定まるものであるのかが明確でない。

F.補正後の請求項3において「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」と記載されるとともに、「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」とも記載されている。
ここでいう「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載は、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味すると解釈できるものである。
一方で、「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」という記載の意味するところは、検査データの値をアドレス値の一部分の値から生成することなので、互いにアドレスが異なるメモリセル領域であっても、アドレスの所定のバイト(例えば、【0010】ではローバイト)が一致するメモリセル領域には、同じ値の検査データが書き込まれることになる。
このように、補正後の請求項3において「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載と「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」という記載は、互いに整合がとれたものではない。

3の2の3.特許法第36条第4項第1号の要件の検討
独立特許要件のうち、補正後の請求項3の記載が特許法第36条第4項第1号の規定を満たすものであるか否かを検討すると、下記の点で同法第36条第4項第1号の規定を満たしていない。

既に「3の2の2.特許法第36条第6項第2号の要件の検討」の「A.」で示したように、補正後の請求項3における「パターン」という語の意味するところが明確でない。もし、補正後の請求項3における「該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、」、「該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、」、「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載の意味するところが、1つのアドレスが指し示すメモリセルに対して、所定のパターンに基づいた検査データを書き込み・読み出し・比較する処理を、所定のパターンに基づく複数の値の検査データについて行うことであるとしたら、そのような1つのアドレスに対して複数の値の検査データを用いることは、明細書の発明の詳細な説明に記載されたものとはいえず、また、そのような1つのアドレスに対して複数の値の検査データを用いることについて、明細書の発明の詳細な説明には当業者が実施をすることができる程度に明確かつ十分に記載されているとはいえない。
そもそも、明細書等においては、メモリにおけるアドレッシングエラーを検出する手法として、メモリのすべてのアドレスについて、各アドレスに1つずつ(各アドレスに書き込む検査データの値が完全に同一というわけではないような、例えば、アドレスの一部ビットの値である)検査データを順次書き込み、順次書き込みが終了した後に、各アドレスから読み出して、各アドレス毎に、当該アドレスから読み出したデータの値と、(アドレッシングエラーがなければ)当該アドレスに書き込まれているはずの検査データの値を比較するということが開示されているのみである。
補正後の請求項3における「パターン」という語(及び、「パターン」という語の前後にある語句)の解釈次第で想定し得る、1つのアドレスに対して複数の値の検査データを用いることにより、いかにしてメモリにおけるアドレッシングエラーを検出するのかについては、明細書等の記載からは不明である。
このように、補正後の請求項3における「パターン」という語(及び、「パターン」という語の前後にある語句)の解釈次第では、特許法第36条第4項第1号の規定を満たしていないことになる。

3の2の4.特許法第29条第2項の要件の検討
独立特許要件のうち、補正後の請求項3の記載が特許法第29条第2項の規定を満たすものであるか否かを検討すると、下記の点で同法第29条第2項の規定を満たしていない。

本願の優先日前に頒布された刊行物である特開平2-128260号公報(平成2年5月16日出願公開。以下、「引用例1」という。)には、図面とともに以下の技術的事項が記載されている。

(1の1)
「リード/ライト可能なメモリと、該メモリのリード/ライトを行うための制御部を有し、該メモリは少なくともその一部が、電池によりデータの保護が行われ、且つ、少なくとも該オンキー及びオフキーのキーボードにより電源のオンあるいはオフが行われる装置において、電源オフキーの押下により、該メモリのリード/ライトチェックを行い、その結果を該保護されたメモリ部分に記憶させた上で装置の電源をオフとし、オンキーの押下により電源のオンを行ったときは該保護されたメモリ部分の内容により、メモリデータチェックを行うことを特徴とする電源オン/オフ時のメモリデータチェック方式。」(第1頁左下欄第5行目?同頁同欄第18行目)

(1の2)
「装置の構成として、電池で駆動される携帯形端末機の例を第2図に示してある。
第2図において、マイクロコンピュータ等を用いた全体制御部101の制御のもとに、電源制御部102,メモリ105,入出力制御部106の各制御が行われる。また、電源制御部102はオンキー109,オフキー110の外部操作により、オン/オフ回路103を制御し、全体制御部101及び入出力制御部106への電池(BT)104の出力供給を制御する。
…(中略)…
この装置ではメモリ105及び電源制御部102には、常時、電源104より電力が供給されており、メモリデータの保護とオン/オフキーの動作が常時行われている。また、オンキー109押下ではオン/オフ回路103をオンし、全体制御部101及び入出力制御部106への電力を供給する。オフキー110押下では全体制御部101及び入出力制御部106への電力の供給をオフするようになっている。」(第2頁右上欄第8行目?同頁左下欄第10行目)

(1の3)
「第1図に動作のフローチャートを示す。電源オフ処理を(a)に、電源オン処理を(b)に示す。…(中略)…
電源オフ処理(a)では、電源オフキー押下により(ステップ1)、メモリのチェック処理が行われる(ステップ2)。…(中略)…
そして、チェック結果が正常であれば(ステップ3)、エラーフラグ(メモリ内の一部を利用したもの)をオフとし(ステップ5)、チェック結果が異常であれば、エラーフラグをオンとしたのち(ステップ4)、最後に電源をオフする(ステップ6)。…(中略)…
次に、電源のオン処理(b)であるが、電源オンキー押下により(ステップ7)、電源がオンされる(ステップ8)。ここで、電源オフ処理(a)で使用したエラーフラグの内容をチェックし(ステップ9)、エラーフラグがオンであったならば、ただちにエラー表示を行い(ステップ10)」(第2頁左下欄第12行目?同頁右下欄第13行目)

上記(1の1)に「メモリのリード/ライトチェックを行い」と記載され、上記(1の2)に「装置の構成として、電池で駆動される携帯形端末機の例を第2図に示してある。…(改行)…第2図において、マイクロコンピュータ等を用いた全体制御部101の制御のもとに、電源制御部102,メモリ105,入出力制御部106の各制御が行われる。」と記載されていることから、メモリ105のリード/ライトチェックを行う携帯型端末機であると認められる。
また、メモリ105のリード/ライトチェックを行うのであるから、携帯型端末機がメモリ105のリード/ライトチェックを行う手段を有していることは自明である。
さらに、メモリ105が、アドレス指定可能なものであることや、複数の個々にアドレス指定可能なメモリセルを具備していることも自明である。

上記(1の1)に「電源オフキーの押下により、該メモリのリード/ライトチェックを行い、」と記載され、上記(1の2)に「装置の構成として、電池で駆動される携帯形端末機の例を第2図に示してある。…(中略)…オフキー110押下では全体制御部101及び入出力制御部106への電力の供給をオフするようになっている。」と記載され、上記(1の3)に「電源オフ処理(a)では、電源オフキー押下により(ステップ1)、メモリのチェック処理が行われる(ステップ2)。」と記載されていることから、オフキー110が押下された携帯型端末機において、メモリ105のリード/ライトチェックを行う手段にメモリ105のリード/ライトチェックを行わせるものであると認められる。また、オフキー110が押下された携帯型端末機において、メモリ105のリード/ライトチェックを行う手段にメモリ105のリード/ライトチェックを行わせるものであるのだから、そのための制御手段を有していることは自明である。

上記(1の1)に「該メモリは少なくともその一部が、電池によりデータの保護が行われ、」、「電源オフキーの押下により、該メモリのリード/ライトチェックを行い、その結果を該保護されたメモリ部分に記憶させた上で装置の電源をオフとし、」と記載され、上記(1の2)に「この装置ではメモリ105及び電源制御部102には、常時、電源104より電力が供給されており、」と記載され、上記(1の3)に「電源オフ処理(a)では、電源オフキー押下により(ステップ1)、メモリのチェック処理が行われる(ステップ2)。…(中略)…そして、チェック結果が正常であれば(ステップ3)、エラーフラグ(メモリ内の一部を利用したもの)をオフとし(ステップ5)、チェック結果が異常であれば、エラーフラグをオンとしたのち(ステップ4)、最後に電源をオフする(ステップ6)。」と記載されていることから、メモリ105内の一部に、メモリ105のリード/ライトチェックのチェック結果であるエラーフラグが記憶されるものと認められる。

上記(1の1)に「オンキーの押下により電源のオンを行ったときは該保護されたメモリ部分の内容により、メモリデータチェックを行う」と記載され、上記(1の3)に「電源のオン処理(b)であるが、電源オンキー押下により(ステップ7)、電源がオンされる(ステップ8)。ここで、電源オフ処理(a)で使用したエラーフラグの内容をチェックし(ステップ9)、エラーフラグがオンであったならば、ただちにエラー表示を行い(ステップ10)」と記載されていることから、オンキー109を押下されると初めてエラーフラグの内容をチェックしエラーフラグがオンであったならばエラー表示を行うものと認められる。

上記引用例1の記載事項及び図面を総合勘案すると、引用例1には、次の発明(以下、「引用発明」という。)が記載されていると認められる。

「メモリ105のリード/ライトチェックを行う携帯型端末機であって、
アドレス指定可能なメモリ105を有しており、該メモリ105は、複数の個々にアドレス指定可能なメモリセルを具備しており、
メモリ105のリード/ライトチェックを行う手段を有しており、
制御手段を有しており、該制御手段は、オフキー110が押下された携帯型端末機において、メモリ105のリード/ライトチェックを行う手段にメモリ105のリード/ライトチェックを行わせるものであり、
前記メモリ105内の一部に、メモリ105のリード/ライトチェックのチェック結果であるエラーフラグが記憶され、オンキー109を押下されると初めてエラーフラグの内容をチェックしエラーフラグがオンであったならばエラー表示を行う携帯型端末機。」

補正後の請求項3に係る発明と引用発明を比較する。

引用発明における「メモリ105のリード/ライトチェックを行う」ことと、補正後の請求項3に係る発明における「アドレッシングエラーを検出する」ことは、メモリのエラーを検出するものである点で一致する。

引用発明における「携帯型端末機」と、補正後の請求項3に係る発明における「制御装置」は、メモリのエラーを検出することを行う対象である制御装置である点で一致する。

引用発明における「携帯型端末機」と、補正後の請求項3に係る発明における「検査装置」は、メモリのエラーを検出することを行うための装置である点で一致する。
引用発明における「メモリ105のリード/ライトチェックを行う手段」と、補正後の請求項3に係る発明における「検査データ発生器(6)」や「比較器(8)」は、メモリのエラーを検出するための手段である点で一致する。

引用発明における「オフキー110が押下された携帯型端末機」は、補正後の請求項3に係る発明における「通常の機能に対してディアクティブにされた制御装置」に相当する。
引用発明における「メモリ105のリード/ライトチェックを行う手段にメモリ105のリード/ライトチェックを行わせる」ことと、補正後の請求項3に係る発明における「検査データ発生器(6)をアクティブに」することは、メモリのエラーを検出するための手段をアクティブにするものである点で一致する。
よって、引用発明における「制御手段」と補正後の請求項3に係る発明における「制御部」は、通常の機能に対してディアクティブにされた制御装置において、メモリのエラーを検出するための手段をアクティブにする制御部である点で一致する。

引用発明における「メモリ105のリード/ライトチェックのチェック結果であるエラーフラグ」は、補正後の請求項3に係る発明における「誤りのある比較結果」に相当する。
引用発明における「メモリ105の一部」と補正後の請求項3に係る発明における「エラーメモリ」は、誤りのある比較結果が記憶される記憶手段である点で一致する。

引用発明において「オンキー109を押下される」ことは、補正後の請求項3に係る発明における「スイッチ(5)を用いて制御装置が再びアクティブにされる」ことに相当する。

引用発明において「エラーフラグの内容をチェックしエラーフラグがオンであったならばエラー表示を行う」ことは、補正後の請求項3に係る発明における「誤りのある比較結果」が「出力される」ことに相当する。

すると、補正後の請求項3に係る発明と引用発明とは、次の点で一致する。

<一致点>
制御装置においてメモリ(1)のエラーを検出するための装置であって、
アドレス指定可能なメモリ(1)を有しており、該メモリは、複数の個々にアドレス指定可能なメモリセル(3)を具備しており、
メモリ(1)のエラーを検出するための手段を有しており、
制御部(4)を有しており、該制御部は、通常の機能に対してディアクティブにされた制御装置において、メモリ(1)のエラーを検出するための手段をアクティブにし、
記憶手段に、誤りのある比較結果が記憶され、スイッチ(5)を用いて制御装置が再びアクティブにされると初めて出力される装置。

一方で、両者は、次の点で相違する。

<相違点1>
制御装置においてメモリーのエラーを検出するための装置であることに関して、補正後の請求項3に係る発明は「制御装置において…(中略)…エラーを検出するための検査装置」である、つまり、エラーを検出される対象である「制御装置」とエラーを検出する装置である「検査装置」が区別され、補正後の請求項3に係る発明では「検査装置」が特許請求されているのに対し、引用発明は「メモリ105のリード/ライトチェックを行う携帯型端末機」である、つまり、エラーを検出される対象とエラーを検出する装置が区別されていない点。

<相違点2>
メモリのエラーを検出するための手段によりメモリのエラーを検出することに関して、補正後の請求項3に係る発明は「アドレッシングエラーを検出する」ものであり、「検査データ発生器(6)を有しており、該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、」、「比較器(8)を有しており、該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、」、「検査データ発生器(6)をアクティブにし、」、「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」、「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」ものであるのに対し、引用発明における「メモリ105のリード/ライトチェック」の具体的内容は引用例1において特定されていない点。

<相違点3>
誤りのある比較結果が記憶される記憶手段に関して、補正後の請求項3に係る発明においては「メモリ(1)」とは異なる「前記比較器(8)に」「後置されて」いる「エラーメモリ(9)」であるのに対し、引用発明においては「メモリ105内の一部」であり、メモリ105とは別にエラーメモリを備えるわけではない点。

上記相違点1乃至3について検討する。

<相違点1についての判断>
引用発明においては、エラーを検出される対象である「携帯型端末機」とエラーを検出する装置が区別されていないものの、これを区別するようにして、エラーを検出する装置である検査装置を備えるようにすること、つまり、引用発明を携帯型端末機においてエラーを検出するための検査装置にすることに何ら困難性はない。
よって、上記相違点1は格別のものではない。

<相違点2についての判断>
本願の優先日前に頒布された刊行物である特開昭62-203243号公報(昭和62年9月7日出願公開。以下、「引用例2」という。)には、図面とともに以下の技術的事項が記載されている。

(2の1)
「本発明は上記した方法により、アドレスに依存したテストパターンが各々のメモリ素子に書き込まれる。従ってアドレスバスに障害がある場合に、障害の影響を受けるメモリ素子では最初に書き込まれたテストパターンが再度仙のテストパターンによって書き換えられることから、読み出し時にテストパターンとの不一致が生起してアドレスバスの障害が検出される。」(第2頁左上欄第8行目?同頁同欄第15行目)

(2の2)
「図は本発明の実施例の動作手順を示すフローチャートであり、これに従って手順を説明する。
(a) メモリの先頭アドレスをレジスタに設定する。
(b) レジスタに設定されたアドレスを用いて、メモリ素子に書き込まれるテストパターンを生成する。
(c) レジスタ内のアドレスに従ってテストパターンをメモリ素子に書き込む。
(d) レジスタの値をインクリメントする。
(e) レジスタの値がメモリの最終アドレスを超えるまで(b),(c)および(d)の動作を繰り返す。
(f) 書き込み動作が終了すると、再びメモリの先頭アドレスをレジスタに設定する。
(g) レジスタに設定されたアドレスを用いて(b)と同様の手順からテストパターンを生成する。
(h) レジスタ内のアドレスに従ってメモリ素子からデータを読み出す。
(i) テストパターンと読み出しデータを比較する。
(j) (i)の動作において一致すればレジスタの値をインクリメントする。
(k) レジスタの値がメモリの最終アドレスを超えるまで(g)から(j)の動作を繰り返す。
(l) (i)の動作で不一致が検出された場合にはエラーを通知して終了する。」(第2頁左上欄第17行目?同頁左下欄第2行目)

(2の3)
「以上のように行なわれる自己診断の動作手順の中で、(b)および(g)の動作におけるアドレスを用いたテストパターンの生成における一方式として、アドレスの一部をマスクした結果をテストパターンとして用いる方式について説明する。例えばアドレスがa_(0)からa_(15)までの16ビツトで表わされるとともにテストパターンとしてのデータがd_(0)からd_(7)までの8ビツトで表わされるものとする。この場合、パラメータkを0から8までの整数とすればデータビットd_(i)(i=0?7)はアドレスビットa_(j)(j=0?15)を用いて第(1)式のように表現される。
d_(i)=a_(i+k) ………………………(1)
ここで、k=0の場合を例に、アドレスバスの障害が検出される動作についてフローチャートに従って説明する。
いまアドレスバスの障害としてアドレスビットa_(0)が常に”0”として作用するものとする。このときアドレス(0000)_(H)のメモリ素子には、まずテストパターン(00)_(H)が書き込まれる。次に図中(d)の動作でレジスタ内の値がインクリメントされ第(1)式に従ってテストパターン(01)_(H)が生成されるが、アドレスビットa_(0)の障害によってこのテストパターンはアドレス(0001)_(H)のメモリ素子には書き込まれずに、代ってアドレス(0000)_(H)のメモリ素子の内容を書き換えるようになる。この結果、図中(h)の動作でアドレス(0000)_(H)のメモリ素子から読み出されるデータは(01)_(H)となり、図中(i)の動作におけるテストパターン(00)_(H)との比較では不一致が表われメモリ素子自身あるいはアドレスバス障害として検出される。…(中略)…
以上で述べた例ではk=0とすることにより、16ビツトで表現されたアドレスの中で上位8ビットをマスクして下位8ビットをテストパターンとして用いることによりアドレスバス中の下位8ビットに関する障害を検出することが可能となる。一方、k=8としてアドレス下位8ビットをマスクして上位8ビツトをテストパターンとして用いれば、アドレスバスの中で上位8ビットに関する障害が同様な手順から検出することが可能となる。」(第2頁左下欄第3行目?第3頁左上欄第6行目)

上記(2の1)に「アドレスバスの障害が検出される。」と記載され、上記(2の3)に「アドレスバス障害として検出される。」と記載され、上記(2の3)に「アドレスバス中の下位8ビットに関する障害を検出することが可能となる。」、「アドレスバスの中で上位8ビットに関する障害が同様な手順から検出することが可能となる。」と記載されていることから、引用例2は、アドレッシングエラーを検出することに関するものであると認められる。

上記(2の2)に「(a) メモリの先頭アドレスをレジスタに設定する。…(改行)…(b) レジスタに設定されたアドレスを用いて、メモリ素子に書き込まれるテストパターンを生成する。…(改行)…(c) レジスタ内のアドレスに従ってテストパターンをメモリ素子に書き込む。…(改行)…(d) レジスタの値をインクリメントする。…(改行)…(e) レジスタの値がメモリの最終アドレスを超えるまで(b),(c)および(d)の動作を繰り返す。」と記載されていることから、個々のメモリ素子にテストパターンを書き込むものであって、すべてのアドレス指定可能なメモリ素子に対してテストパターンを生成するものと認められる。

上記(2の3)に「例えばアドレスがa_(0)からa_(15)までの16ビツトで表わされるとともにテストパターンとしてのデータがd_(0)からd_(7)までの8ビツトで表わされるものとする。この場合、パラメータkを0から8までの整数とすればデータビットd_(i)(i=0?7)はアドレスビットa_(j)(j=0?15)を用いて第(1)式のように表現される。…(改行)…d_(i)=a_(i+k) ………………………(1)」と記載され、「以上で述べた例ではk=0とすることにより、16ビツトで表現されたアドレスの中で上位8ビットをマスクして下位8ビットをテストパターンとして用いることによりアドレスバス中の下位8ビットに関する障害を検出することが可能となる。一方、k=8としてアドレス下位8ビットをマスクして上位8ビツトをテストパターンとして用いれば、アドレスバスの中で上位8ビットに関する障害が同様な手順から検出することが可能となる。」と記載されていることから、テストパターンの生成に際し、それぞれのアドレスで指し示されるメモリ素子に書き込むテストパターンの値を、16ビット幅である選択されたアドレスのうちの選択された8ビット(1バイト)の値とするものと認められる。

上記(2の2)に「(f) 書き込み動作が終了すると、再びメモリの先頭アドレスをレジスタに設定する。…(改行)…(g) レジスタに設定されたアドレスを用いて(b)と同様の手順からテストパターンを生成する。…(改行)…(h) レジスタ内のアドレスに従ってメモリ素子からデータを読み出す。…(改行)…(i) テストパターンと読み出しデータを比較する。…(改行)…(j) (i)の動作において一致すればレジスタの値をインクリメントする。…(改行)…(k) レジスタの値がメモリの最終アドレスを超えるまで(g)から(j)の動作を繰り返す。…(改行)…(l) (i)の動作で不一致が検出された場合にはエラーを通知して終了する。」と記載されていることから、予めメモリ素子に書き込まれたデータを読み出し、当該メモリ素子に対応するテストパターンと比較し、比較結果によりエラーを検出するものと認められる。

以上より、引用例2には、アドレッシングエラーを検出するために、個々のメモリ素子にテストパターンを書き込み、メモリ素子に書き込まれたデータを読み出し、当該メモリ素子に対応するテストパターンと比較するものであって、すべてのアドレス指定可能なメモリ素子に対して、テストパターンを生成し、そのテストパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである発明が記載されていると認められる。なお、引用例2に記載された発明のために、テストパターンのデータの発生器や比較器を備えることは当然のことである。

本願の優先日前に頒布された刊行物である特開平7-160570号公報(平成7年6月23日出願公開。以下、「引用例3」という。)には、図面とともに以下の技術的事項が記載されている。

(3の1)
「【0022】〈他の実施例〉図7は本発明を実施したRAMのアドレス線の試験回路の例であり、本図を参照して動作を詳細に説明する。
【0023】図7に於いて、101は定数mを出力する定数出力部、102は乗算器、103は定数kを出力する定数出力部、104は加算器、105はラッチ、106はアドレスカウンタ、107は3ステートバッファ、108はコンパレータ、109は64kワード16ビット幅のRAM、110は発振器である。
【0024】予め従来の例と同様な方法にて、確認を行って、異常があった場合はRAM109のデータ線の短絡あるいは断線であり、正常な場合に本実施例の処理を行う。本実施例では、m=9、k=1の場合について説明する。
【0025】この場合数列は
a_(n+1)=(9×a_(n)+1)mod 10000h …(式1)
となる。この式による数列の周期は10000hである。
【0026】まず、この式に従い算出した値をRAMのアドレス0から最終アドレスまで順にライトする。3ステートバッファ107はイネーブルとなっており、ラッチ105の出力値はRAM109のデータ線に入力される。
【0027】図8はアドレス線の試験を行う時のタイミングチャートであり、201は動作の基準となる発振器110の出力、202はmを出力する定数出力部101から出力される値、203は乗算器102の出力、204はkを出力する定数出力部103から出力される値、205は加算器104の出力、206はラッチ105の出力、207はアドレスカウンタ106である。211から220は発振器110の立ち上がりエッジ間のサイクルを示す。
【0028】まず、サイクル211ではラッチ105は0にリセットされている。このとき乗算器102の出力は0、加算器104の出力は1となる。発振器201の出力はラッチ105のクロック入力に入力されるとともに、RAM109のライトパルスとして入力され、このときアドレスカウンタは0を示しているので、RAMのアドレス0にデータ0がライトされる。サイクル212ではラッチ105は1、乗算器102の出力は9、加算器104の出力はAhとなる。アドレスカウンタ106は1インクリメントされ、1になり、RAM109のアドレス1にデータ1がライトされる。以下同様にして演算、ライト動作が繰り返される。なお、乗算器102および加算器104の出力ビット幅は16ビットしかなく、演算時の桁あふれは消失する。この結果(式1)に於けるmodの処理が行われることになる。以上の様にRAMのアドレス0からFFFFhまで(式1)による数列がライトされる。
【0029】次にRAM109からデータをリードし(式1)による数列と比較する。3ステートバッファ107はディセーブルとなる。RAM109からリードしたデータはコンパレータ108に入力される。ラッチ105は、0にリセットされ、アドレスカウンタ106も0にリセットされる。ラッチ105はライト時と同様に値を出力する。この値はコンパレータ108に入力される。また、RAM109の出力もコンパレータ108に入力され、これらの値を比較する。もし不一致が発生した場合RAM109のアドレス線の短絡あるいは断線があると判断できる。」

上記(3の1)に「もし不一致が発生した場合RAM109のアドレス線の短絡あるいは断線があると判断できる。」と記載されていることから、引用例3は、アドレッシングエラーを検出することに関するものであると認められる。

上記(3の1)に「この場合数列は…(改行)…a_(n+1)=(9×a_(n)+1)mod 10000h …(式1)…(改行)…となる。この式による数列の周期は10000hである。…(中略)…まず、この式に従い算出した値をRAMのアドレス0から最終アドレスまで順にライトする。」、「以上の様にRAMのアドレス0からFFFFhまで(式1)による数列がライトされる。」と記載されていることから、RAMの個々のメモリセルに数列の一要素a_(n)を書き込むものであり、すべてのアドレス指定可能なメモリセルに対して、数列に従って要素a_(n)を生成するものであると認められる。

上記(3の1)に「次にRAM109からデータをリードし(式1)による数列と比較する。」、「もし不一致が発生した場合RAM109のアドレス線の短絡あるいは断線があると判断できる。」と記載されていることから、予めRAMの個々のメモリセルに書き込まれたデータを読み出し、当該メモリセルに対応する数列の要素a_(n)と比較し、比較結果によりエラーを検出するものと認められる。

以上より、引用例3には、アドレッシングエラーを検出するために、個々のメモリセルに数列の一要素a_(n)を書き込み、メモリセルに書き込まれたデータを読み出し、当該メモリセルに対応する数列の要素a_(n)と比較するものであって、すべてのアドレス指定可能なメモリセルに対して、数列に従って要素a_(n)を生成し、その数列の要素a_(n)が、a_(n+1)=(9×a_(n)+1)mod 10000hという式に基づくものである発明が記載されている。

上記した引用例2及び引用例3に記載されているような、アドレッシングエラーを検出するために、個々のメモリセルにアドレッシングエラー検出用データを書き込み、予めメモリセルに書き込まれたデータを読み出し、読み出したデータと当該メモリセルに対応するアドレッシングエラー検出用データを比較することであって、すべてのアドレス指定可能なメモリセルに対して、互いに異なるアドレスについてはなるべく異なる値となるようなアドレッシングエラー検出用データを生成すること(以下、「周知技術」という。)は、当業者には周知である。

引用発明及び(引用例2及び引用例3に例示されている)周知技術は、いずれもメモリのエラーを検出することに関するものであるから、引用発明に(引用例2及び引用例3に例示されている)周知技術を適用して、引用発明を、アドレッシングエラーを検出するものとし、個々のメモリセルにアドレッシングエラー検出用データを書き込む検査データ発生器を備えるようにし、予めメモリセルに書き込まれたデータを読み出して、読み出したデータと当該メモリセルに対応するアドレッシングエラー検出用データを比較する比較器を備えるようにし、アドレッシングエラー検出時に検査データ発生器をアクティブにし、検査データ発生器がすべてのアドレス指定可能なメモリセル領域に対して、互いに異なるアドレスについてはなるべく異なる値となるような、アドレッシングエラー検出用データを生成するようにすることに、特段の困難性はない。
なお、ここで、アドレッシングエラー検出用データを生成するに際しては、互いに異なるアドレスについてはなるべく異なる値となるようなものであれば、当業者が任意に定めることができる。例えば、引用例2に記載されているような、アドレッシングエラー検出用データを、メモリセルのそれぞれのアドレスの選択されたバイトとすること(以下、「設計的事項」という。)も、当業者であれば適宜選択し得たことである。よって、互いに異なるアドレスについてはなるべく異なる値となるような、アドレッシングエラー検出用データを生成するに際して、メモリセルのそれぞれのアドレスの選択されたバイトを用いるようにする手法を採用することをもって、補正後の請求項3に係る発明の進歩性の有無の判断が左右されることはない。
よって、相違点2は格別のものではない。

<相違点3についての判断>
引用発明においては、エラーを検出される記憶装置とエラー検出の結果が記憶される記憶装置が同一の「メモリ105」であるが、これを分離するようして、メモリ105とは異なるエラーメモリを設け、このエラーメモリをメモリのエラーを検出するための手段のいずれかの構成(例えば、比較器)に後置することに何ら困難性はない。
よって、相違点3は格別のものではない。

また、補正後の請求項3に係る発明が有する作用効果は、引用発明、(引用例2及び引用例3により例示される)周知技術及び(引用例2に記載されている)設計的事項から当業者が予測できた範囲内のものである。

よって、本願発明は、引用発明、(引用例2及び引用例3により例示される)周知技術及び(引用例3に記載されている)設計的事項に基いて、当業者が容易に発明をすることができたものである。

3の3.補正却下の決定のむすび
上記3の1で示したように、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の、特許法第184条の12第2項により読み替える同法第17条の2第3項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
また、仮に、本件補正のうち、補正後の請求項3に関する補正が限定的減縮の目的を少なくとも有するとしても、上記3の2で示したように、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって、上記補正却下の決定の結論のとおり決定する。」

第2.本願発明について
平成20年10月6日付け手続補正は上記のとおり却下されたので、本願に係る発明は、平成20年3月10日付けの手続補正により補正された特許請求の範囲に記載された事項により特定されるとおりのもの(つまりは、「第1.平成20年10月6日付けの手続補正について」の「2.本件補正」における補正前の請求項1乃至4の記載のとおりのもの)である。

第3.拒絶理由
理由1
平成20年3月10日付けでした手続補正は、下記の点で、国際出願日における国際特許出願の明細書若しくは図面(図面の中の説明に限る。)の翻訳文、国際出願日における国際特許出願の請求の範囲の翻訳文、又は、国際出願日における国際特許出願の図面(図面の中の説明を除く。)に記載した事項の範囲内においてしたものではなく、かつ、同手続補正は、下記の点で、誤訳訂正書を提出してされたものと見なされる手続補正後の明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものではないから、特許法第184条の12第2項により読み替える同法第17条の2第3項に規定する要件を満たしていない。


請求項1に「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれ、」と記載され、請求項4に「すべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」と記載され、【0009】に「各アドレス指定可能な領域に対し、異なる検査データが書込まれる。」と記載されている。
これらの記載は、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味すると解釈できるものである。
しかしながら、平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正(この手続補正は、特許法第184条の8第4項の規定により、誤訳訂正書を提出してされたものとみなされる。)後であり、かつ、平成20年3月10日付け手続補正前である明細書、特許請求の範囲又は図面においては、「異なる検査データ」という用語は用いられておらず、その代わりに、請求項1と【0009】と【0010】(平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正前においては、請求項2と【0009】と【0010】)において「種々な検査データ」という用語が用いられている。
この「種々な検査データ」という用語は、文言上、少なくとも二種類以上の異なる値である複数の検査データを意味する程度であり、上記の解釈のような、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味するとまではいえない。
また、この「種々な検査データ」の唯一の具体的な例として、明細書の【0010】に「前もって決められたアドレスのメモリセルに、該アドレスの所定のバイト、有利にはローバイトが書込まれる。」と記載されている。しかしながら、ここでいう「アドレスの所定のバイト、有利にはローバイト」は、アドレス値の一部分を指し示すものなので、互いにアドレスが異なるメモリセル領域であっても、アドレスの所定のバイト(例えば、ローバイト)が一致するメモリセル領域には、この唯一の具体的な例に基づけば、同じ値の検査データが書き込まれるものである。このように、明細書に開示された唯一の具体的な例を考慮しても、「種々な検査データ」が、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味するとまではいえない。
よって、請求項1の「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれ、」という記載と、請求項4の「すべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載と、【0009】の「各アドレス指定可能な領域に対し、異なる検査データが書込まれる。」という記載に関して、平成20年3月10日付け手続補正は、平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正前である明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものとはいえず、また、平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正(この手続補正は、特許法第184条の8第4項の規定により、誤訳訂正書を提出してされたものとみなされる。)後であり、かつ、平成20年3月10日付け手続補正前である明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものとはいえない。

理由2
平成20年3月10日付けでした手続補正後の明細書、特許請求の範囲又は図面に記載した事項は、下記の点で、国際出願日における国際出願の明細書、請求の範囲又は図面に記載した事項の範囲内にないから、特許法第184条の18により読み替える同法第49条第6号の規定により特許を受けることができない。


1.請求項1の「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれ、」という記載と、請求項4の「すべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成し、」という記載と、【0009】の「各アドレス指定可能な領域に対し、異なる検査データが書込まれる。」という記載に関しては、上記理由1で指摘した理由と同様の理由で、国際出願日における国際出願の明細書、請求の範囲又は図面に記載した事項の範囲内であるとはいえない。

2.請求項4の「検査装置であって、…(改行)…アドレス指定可能なメモリ(1)を有しており、」という記載は、平成16年5月31日付けで行われた、特許協力条約第34条(2)(b)の規定に基づき提出された補正書の翻訳文による手続補正後に存在するようになったものである。この指摘した箇所が示す、検査対象である「メモリ」を有するものが「検査装置」であるということに関しては、下記で示す理由3の1.で示す理由と同様の理由により、国際出願日における国際出願の明細書、請求の範囲又は図面に記載した事項の範囲内であるとはいえない。

理由3
この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第1号に規定する要件を満たしていない。


1.請求項4に「検査装置であって、…(改行)…アドレス指定可能なメモリ(1)を有しており、」と記載されている。
ところで、検査対象である「メモリ」について、明細書の【0014】には「制御装置は、多数の個々にアドレス指定可能なメモリセル3を有するアドレス指定可能なメモリ1を具備しており、」と記載されている。また、明細書等の記載全体を考慮しても、検査対象である「メモリ」は元来「制御装置」が有するものであり、本願は検査対象である「メモリ」を有する「制御装置」におけるアドレッシングエラーを検出するための方法や検査装置に関するものである。つまり、本願においては検査対象である「メモリ」を有するものは「制御装置」であり「検査装置」ではない。この点で、本願は特許法第36条第6項第1号の規定を満たしていない。

2.後に、理由4の1.で示すように、請求項1乃至4における「パターン」という語の意味するところが明確でない。もし、請求項1における「所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、引き続いて再び読出し、検査データと比較する」、「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」という記載、請求項2における「時間的に連続して種々なパターンの検査データが書込まれる」という記載、請求項4における「該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、」、「該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、」、「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成する」という記載の意味するところが、1つのアドレスが指し示すメモリセルに対して、所定のパターン(または、種々なパターン)に基づいた検査データを書き込み・読み出し・比較する処理を、所定のパターン(または、種々なパターン)に基づく複数の値の検査データについて行うことであるとしたら、そのような1つのアドレスに対して複数の値の検査データを用いることは、明細書の発明の詳細な説明に記載されたものとはいえない。このように、請求項1乃至4における「パターン」という語(及び、「パターン」という語の前後にある語句)の解釈次第では、本願は特許法第36条第6項第1号の規定を満たしていないことになる。

理由4
この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。


1.請求項1において、「パターン」という語が下記で示す2箇所に記載されている。

甲.「所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、」
乙.「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」

請求項2において、「パターン」という語が下記で示す1箇所に記載されている。

丙.「時間的に連続して種々なパターンの検査データが書込まれる」

請求項3において、「パターン」という語が下記で示す1箇所に記載されている。

丁.「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」

請求項4において、「パターン」という語が下記で示す3箇所に記載されている。

戊.「該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、」

己.「該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、」

庚.「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成する」

平成20年3月10日付け手続補正後の明細書において、「パターン」という語は下記で示す3箇所(文単位では2文)に記載されている。

辛.「【0014】
…(中略)…制御部4は、検査データ発生器6が全てのアドレス(アドレス1?アドレスn)に対してそれぞれ前もって決められたパターンのデータを、…(中略)…メモリセル3に書込むように惹起する。…(後略)…」

壬.「【0014】
…(中略)…制御部4は、検査データ発生器6が全てのアドレス(アドレス1?アドレスn)に対して…(中略)…データを、特に有利には所定のパターンに基づいて、メモリセル3に書込むように惹起する。…(後略)…」

癸.「 【0015】
…(中略)…検査データは所定のパターンに基づきマイクロコントローラによって生成され、…(後略)…」

上記で指摘した各箇所における「パターン」の意味するところは、次の3つのうちいずれかであると考えられる。
(解釈1)検査データを生成する際に用いられる、何らかの規則。明細書等における唯一の具体的な例は、あるアドレスのメモリセルに検査データを書き込むに際して、検査データを生成する際に、当該アドレスの選択されたバイト(例えば、ローバイト)を検査データの値とする規則。上記で指摘した各箇所のうち、丁と庚と壬と癸における「パターン」という語はこの解釈1に該当するものと考えられる。
(解釈2)生成された検査データの値そのもの。上記で指摘した各箇所のうち、丙と戊と己における「パターン」という語はこの解釈2に該当するものと考えられる。
(解釈3)上記した解釈1であるか解釈2であるか明確でないもの。上記で指摘した各箇所のうち、甲と乙と辛における「パターン」という語はこの解釈3に該当するものと考えられる。

このように、請求項1乃至4(及び、明細書)においては「パターン」という語の意味するところが多義的であるか、または、明確でない。そのため、請求項1乃至4に関して、本願は特許法第36条第6項第2号の要件を満たしていない。

2.請求項1において「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」と記載されている。また、請求項1を引用する請求項3に「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」と記載されている。
ここでいう「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」という記載は、互いにアドレスが異なるメモリセル領域には、必ず、互いに異なる値の検査データが書き込まれることを意味すると解釈できるものである。
一方で、「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」という記載の意味するところは、検査データの値をアドレス値の一部分の値から生成することなので、互いにアドレスが異なるメモリセル領域であっても、アドレスの所定のバイト(例えば、【0010】ではローバイト)が一致するメモリセル領域には、同じ値の検査データが書き込まれることになる。
このように、請求項1の「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」という記載と、請求項1を引用する請求項3の「前記所定のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトである」という記載は、互いに整合がとれたものではない。

3.請求項1において「所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、」と記載され、また、「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」とも記載されている。これらの記載における「所定の検査データ」と「異なる検査データ」との関係が明確でない。

4.請求項1において「所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、」及び「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」と記載されているが、これらの記載の意味するところが明確でない。特に、これらの記載の意味するところが一義的に定まるものであるのかが明確でない。

5.請求項1において「所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、」と記載され、「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」とも記載されている。しかしながら、これらの記載は(「時間的に順次」の部分を除けば)ほぼ同じことを示したものであり、請求項1の記載は冗長であり、整理されたものとはいえない。

6.請求項2における「時間的に連続して種々なパターンの検査データが書込まれる」という記載の意味するところが明確でない。

7.請求項4における「個々のメモリセル(3)に所定のパターンを書込み、」という記載の意味するところが明確でない。

8.請求項4における「所定のパターンと比較し、」という記載の意味するところが明確でない。

9.請求項4に「誤りのある比較結果」と記載されている。しかしながら、「誤りのある比較結果」という用語が文言上意味するところが明確でない。(明細書等においては、【0014】に「メモリ1から読出されたデータが中間メモリ7からの中間記憶されたデータと一致しない場合、エラーの報知がエラーメモリ9に出力されて、そこに記憶される。」と記載されており、この記載における「エラーの報知」が請求項4における「誤りのある比較結果」に相当するものと考えられる。しかしながら、「誤りのある比較結果」という文言からは「比較結果」自体に何らかの「誤り」がある、という意味が読み取れるのみであり、そのような意味に解釈すると「誤りのある比較結果」という語句の意味するところが不明である。)

10.請求項4における「すべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成する」という記載の意味するところが明確でない。特に、この記載の意味するところが一義的に定まるものであるのかが明確でない。

理由5
この出願は、発明の詳細な説明の記載について下記の点で、特許法第36条第4項第1号に規定する要件を満たしていない。


既に、理由4の1.で示したように、請求項1乃至4における「パターン」という語の意味するところが明確でない。もし、請求項1における「所定の検査データを所定のパターンにより時間的に順次全てのアドレス指定可能なメモリセルに書込み、引き続いて再び読出し、検査データと比較する」、「アドレス指定可能な全てのメモリセル領域に対して、異なる検査データが、所定のパターンにより書込まれる」という記載、請求項2における「時間的に連続して種々なパターンの検査データが書込まれる」という記載、請求項4における「該検査データ発生器は、個々のメモリセル(3)に所定のパターンを書込み、」、「該比較器は、予めメモリセル(3)に書込まれたデータを読出し、所定のパターンと比較し、」、「該検査データ発生器(6)はすべてのアドレス指定可能なメモリセル領域(3)に対して、所定のパターンにしたがって異なる検査データを生成する」という記載の意味するところが、1つのアドレスが指し示すメモリセルに対して、所定のパターン(または、種々なパターン)に基づいた検査データを書き込み・読み出し・比較する処理を、所定のパターン(または、種々なパターン)に基づく複数の値の検査データについて行うことであるとしたら、そのような1つのアドレスに対して複数の値の検査データを用いることは、明細書の発明の詳細な説明に記載されたものとはいえず、また、そのような1つのアドレスに対して複数の値の検査データを用いることについて、明細書の発明の詳細な説明には当業者が実施をすることができる程度に明確かつ十分に記載されているとはいえない。
そもそも、明細書等においては、メモリにおけるアドレッシングエラーを検出する手法として、メモリのすべてのアドレスについて、各アドレスに1つずつ(各アドレスに書き込む検査データの値が完全に同一というわけではないような、例えば、アドレスの一部ビットの値である)検査データを順次書き込み、順次書き込みが終了した後に、各アドレスから読み出して、各アドレス毎に、当該アドレスから読み出したデータの値と、(アドレッシングエラーがなければ)当該アドレスに書き込まれているはずの検査データの値を比較するということが開示されているのみである。
請求項1乃至4における「パターン」という語(及び、「パターン」という語の前後にある語句)の解釈次第で想定し得る、1つのアドレスに対して複数の値の検査データを用いることにより、いかにしてメモリにおけるアドレッシングエラーを検出するのかについては、明細書等の記載からは不明である。
このように、請求項1乃至4における「パターン」という語(及び、「パターン」という語の前後にある語句)の解釈次第では、本願は特許法第36条第4項第1号の規定を満たしていないことになる。

理由6
この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)
・請求項 1、2、3、4
・引用文献等 1、2、3
・備考
「第1.平成20年10月6日付けの手続補正について」の「3の2の4.特許法第29条第2項の要件の検討」にて示したように、平成20年10月6日付けの手続補正による補正後の請求項3に係る発明は、特開平2-128260号公報(引用例1)に記載された引用発明、特開昭62-203243号公報(引用例2)及び特開平7-160570号公報(引用例3)に例示される周知技術、引用例2に記載された設計的事項に基いて、当業者が容易に発明をすることができたものである。
そして、平成20年10月6日付けの手続補正による補正後の請求項3に係る発明は、本願の請求項4に係る発明が有する全ての発明特定事項を有するものである。
また、平成20年10月6日付けの手続補正による補正後の請求項3に係る発明と、本願の請求項1乃至3に係る発明とは、発明のカテゴリが異なることや、記載ぶりの細部で異なる点があること(例えば、(A)請求項1では「ユーザにより」と記載されているのに対し、同手続補正による補正後の請求項3には「スイッチ(5)を用いて」と記載されていること。(B)請求項1では「時間的に順次」と記載され、請求項2には「時間的に連続して」と記載されているのに対し、同手続補正による補正後の請求項3には対応する記載がないこと。しかしながら、この点については、引用例2及び引用例3に記載された発明も、「時間的に順次(時間的に連続して)」メモリへの書き込みを行うものである。(C)請求項1では「エラー報知」と記載されているのに対し、同手続補正による補正後の請求項3には「誤りのある比較結果」と記載されていること。(D)請求項2に「種々のパターン」と記載されているのに対し、同手続補正による補正後の請求項3における対応する記載が明確でないこと。しかしながら、この点については、引用例2及び引用例3に記載された発明も、メモリの異なるアドレスに対し、なるべく異なる値のアドレッシングエラー検出用データを書き込むものである。)はあるものの、これにより、進歩性の有無の判断が左右されるほどのものではない。
よって、本願の請求項1乃至4に係る発明も、(引用例1に記載された)引用発明、(引用例2及び引用例3により例示される)周知技術及び(引用例3に記載されている)設計的事項に基いて、当業者が容易に発明をすることができたものである。

拒絶の理由が新たに発見された場合には拒絶の理由が通知される。

引 用 文 献 等 一 覧
1.特開平2-128260号公報
2.特開昭62-203243号公報
3.特開平7-160570号公報」
そして、上記の拒絶理由は妥当なものと認められるので、本願は、この拒絶理由によって拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2012-03-01 
結審通知日 2012-03-07 
審決日 2012-03-23 
出願番号 特願2003-548083(P2003-548083)
審決分類 P 1 8・ 537- WZF (G06F)
P 1 8・ 55- WZF (G06F)
P 1 8・ 121- WZF (G06F)
P 1 8・ 536- WZF (G06F)
P 1 8・ 54- WZF (G06F)
最終処分 不成立  
前審関与審査官 堀江 義隆  
特許庁審判長 鈴木 匡明
特許庁審判官 石井 茂和
清木 泰
発明の名称 制御装置におけるアドレッシングエラーを検出するための方法および検査装置  
代理人 矢野 敏雄  
代理人 久野 琢也  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ