• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1261186
審判番号 不服2010-21438  
総通号数 153 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-09-28 
種別 拒絶査定不服の審決 
審判請求日 2010-09-24 
確定日 2012-08-09 
事件の表示 特願2003-281453「半導体装置の製造方法」拒絶査定不服審判事件〔平成17年 2月24日出願公開,特開2005- 51040〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成15年7月29日の出願であって,平成21年11月19日付けで拒絶の理由が通知され,平成22年1月20日に意見書と手続補正書が提出されたが,同年6月29日付けで拒絶査定されたものである。その後,同年9月24日に前記拒絶査定に対する不服審判が請求されると共に手続補正がなされ,平成23年12月2日付けで審尋がおこなわれたが,前記審尋に対する回答書は提出されなかったものである。

第2 平成22年9月24日付けの手続補正についての却下の決定

[補正の却下の決定の結論]
平成22年9月24日に提出された手続補正書でした補正を却下する。

[理 由]
1 本件手続補正の内容
平成22年9月24日に提出された手続補正書でした補正(以下「本件補正」という。)は,特許請求の範囲についてする補正であって,その特許請求の範囲についてする補正は,補正前に,
「 【請求項1】
シリコンからなる半導体基板を製造プロセスに受け入れた後,前記半導体基板に対して最初に行なう熱処理であって,ゲート絶縁膜を形成する前に,
650℃?750℃の温度下で30分?240分の第1の熱処理を行なう第1の工程と,
前記第1の工程の後に,900℃?1100℃の温度下で30分?120分の第2の熱処理を行なう第2の工程と備え,
前記半導体基板の表面から1μm?10μmの深さにバルク微小欠陥(BMD)層からなるゲッタリングサイトが形成され,
前記ゲッタリングサイトの密度は5×10^(8)cm^(-3)以上且つ5×10^(10)cm^(-3)以下であることを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の熱処理は,昇温速度が1℃/min?8℃/minであり,降温速度が1℃/min?60℃/minであることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第2の工程よりも後に,金属不純物がゲッタリングサイトにまで拡散するように前記半導体基板に対して第3の熱処理を行なう第3の工程と,
前記第3の工程よりも後に,前記半導体基板の主面上にゲート絶縁膜を形成する第4の工程とをさらに備えていることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記第2の工程は,前記半導体基板に対して,金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なう工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。」
とあったものを,補正後に,
「 【請求項1】
シリコンからなり,且つ窒素と炭素とが添加された半導体基板を製造プロセスに受け入れた後,前記半導体基板に対して最初に行なう熱処理であって,ゲート絶縁膜を形成する前に,
650℃?750℃の温度下で30分?240分の第1の熱処理を行なう第1の工程と,
前記第1の工程の後に,900℃?1100℃の温度下で30分?120分の第2の熱処理を行なう第2の工程と備え,
前記半導体基板の表面から1μm?10μmの深さにバルク微小欠陥(BMD)層からなるゲッタリングサイトが形成され,
前記ゲッタリングサイトの密度は5×10^(8)cm^(-3)以上且つ5×10^(10)cm^(-3)以下であることを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の熱処理は,昇温速度が1℃/min?8℃/minであり,降温速度が1℃/min?60℃/minであることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第2の工程よりも後に,金属不純物がゲッタリングサイトにまで拡散するように前記半導体基板に対して第3の熱処理を行なう第3の工程と,
前記第3の工程よりも後に,前記半導体基板の主面上にゲート絶縁膜を形成する第4の工程とをさらに備えていることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記第2の工程は,前記半導体基板に対して,金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なう工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。」
とするものである。

2 補正目的の適否及び新規事項の追加の有無について
上記補正の内,請求項1についてする補正は,補正前の請求項1における「シリコンからなる半導体基板」を補正後に「シリコンからなり,且つ窒素と炭素とが添加された半導体基板」と補正することで,補正前の請求項1の「シリコンからなる半導体基板」が「窒素と炭素とが添加された」ものであると,具体的に限定するものであるから,上記補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる,特許請求の範囲の減縮を目的とした補正といえる。
また,前記補正は,本願の願書に最初に添付した明細書,特許請求の範囲,又は図面(以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものと認められるから,前記補正は,当初明細書等に記載した事項の範囲内においてしたものであり,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項に規定する要件を満たすといえる。

3 独立特許要件について
上記のとおり,請求項1についてした補正は,特許請求の範囲の減縮を目的としたものであるから,この補正後の請求項1に係る発明(以下「本願補正発明1」という。)が,特許出願の際独立して特許を受けることができるものであるか否かについて更に検討する。

(1)引用例とその記載事項,及び,引用発明
原査定の拒絶の理由に引用され,本願の出願日前に頒布された刊行物である下記の引用例1-2には,次の事項が記載されている。(なお,下線は,当合議体において付したものである。以下同じ。)

ア 引用例1:国際公開第03/009365号
(1a)「技術分野
本発明は,表面近傍に無欠陥層(DZ層またはエピタキシャル層)を有し,バルク中にはゲッタリング能力の高い酸素析出物を有するシリコンウェーハを,極めて効率的,かつ,簡便な熱処理により得ることができるシリコンウェーハの製造方法に関する。
背景技術
半導体素子の基板として広く用いられているシリコンウェーハの大半は,Czochralski(CZ)法により育成されている。CZ法により育成されたシリコン単結晶中には,およそ10^(18)atoms/cm^(3)の濃度で格子間酸素が不純物として含まれる。この格子間酸素は,結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴(以下,結晶熱履歴と略すことがある。)や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して,シリコン酸化物の析出物(以下,酸素析出物または単に析出物と呼ぶことがある。)が形成される。
その酸素析出物は,デバイスプロセスにおいて混入する重金属不純物を捕獲するサイトとして有効に働く。これをインターナルゲッタリング(Internal Gettering,以下IGまたは単にゲッタリングと呼ぶことがある。)と呼び,デバイス特性や歩留まりを向上させる。」(明細書第1頁第6行-第2頁第2行)

(1b)「また,このような場合もIG能力が付加されることが好ましい。そこで,COP及び表面近傍のボイドを消滅させることと,内部に酸素析出物を形成することを同時に実現する方法として,結晶育成時に窒素を添加する方法がある。窒素が添加されたウェーハでは,ボイドのサイズが小さくなることにより高温熱処理で消滅しやすくなり,また,Grown-in析出核が大きくなることにより高温熱処理においても消滅せずに成長して酸素析出物が形成され,IG能力が付加される。」(明細書第3頁第25行-第4頁第5行)

(1c)「本発明の第1の目的は,デバイスプロセス前の段階において,酸素析出物の密度を高くすることとサイズを大きくすることを同時に実現することで,安定に優れたIG能力を付加することができるシリコンウェーハの製造方法を提供することにある。」(明細書第6頁第25行-第7頁第3行)

(1d)「本シリコンウェーハの製造方法の第2の態様は,シリコン単結晶の育成工程で形成されたGrown-in析出核を有するシリコンウェーハに対し,500℃?700℃の範囲内の温度T_(4)℃で所定時間t_(1)保持し,次いで5℃/分以下の昇温速度R℃/分で1000℃?1230℃の範囲内の温度T_(5)℃まで昇温し,この温度T_(5)℃で所定時間t_(2)保持することにより,前記Grown-in析出核を,ゲッタリング能力を有するサイズ以上の酸素析出物に成長させるとともに,前記シリコンウェーハ表面近傍の酸素を外方拡散させることを特徴とする。
このように,低温(T_(4)℃)から高温(T_(5)℃)まで5℃/分以下の昇温速度でゆっくりと昇温して高温で所定時間保持することにより,バルク中のGrown-in析出核を消滅させることなく効率的にゲッタリング能力を有するサイズ以上に成長させることができる。また,それと同時にウェーハ表面近傍の酸素を外方拡散させることにより,酸素析出核を消滅させることができるので,ウェーハ表面近傍には酸素析出物のないDZ層が形成される。すなわち,本シリコンウェーハの製造方法の第2の態様によれば,簡便な1ステップの熱処理のみでDZ-IG構造を形成することができる。」(明細書第11頁第22行-第12頁第12行)

(1e)「また,本シリコンウェーハの製造方法の第2の態様によれば,デバイスプロセス中の熱応力によるスリップ転位の発生を抑制する効果が得られる。スリップを構成している転位は酸素析出物によりピンニングされることが知られている。従って,本シリコンウェーハの製造方法の第2の態様により,ある程度の大きなサイズを有する酸素析出物が高密度で形成されれば,転位がピンニングされる確率が高くなりスリップ転位の発生が抑制される。すなわち,本シリコンウェーハの製造方法の第2の態様は,熱処理によりスリップ転位の発生し易い直径300mm以上の大口径ウェーハに特に好適に用いることができる。」(明細書第14頁第20行-第15頁第2行)

(1f)「図3は本シリコンウェーハの製造方法の第2の態様の工程順の一例を示すフローチャート及び図4は図3の工程順の要部を模式的に示す説明図である。
図3に示したように,まず熱処理を施す対象となるGrwon-in析出核を有するウェーハを準備する(ステップ200)。このウェーハは通常のCZ法により育成されたシリコン単結晶をウェーハに加工して得ることができる。そのウェーハを熱処理炉に挿入する(ステップ202)。この熱処理炉はT_(4)℃(500℃?700℃)に維持されており,次の昇温工程を行う前に,挿入されたウェーハはT_(4)℃において所定時間(t_(1)時間),好ましくは15分以上保持される(昇温前保持工程:ステップ204)。次に,図4によく示されているように,炉内温度をT_(4)℃から1000℃?1230℃の間に設定されたT_(5)℃まで5℃/分以下の昇温速度R℃/分で昇温する(昇温工程:ステップ206)。この昇温工程(ステップ206)において,高密度のGrown-in析出核を消滅させずに効率的に成長させることができる。
デバイスプロセスの汚染の程度に合わせて酸素析出物の密度を変えたい場合は,たとえば,T_(5)℃を約1100℃とし,昇温速度R℃/分を約3℃/分に固定して,T_(4)℃を変えることにより密度を容易に変えることができる。
次に,T_(5)℃において所定時間(t_(2)時間)保持する(昇温後保持工程:ステップ208)。ここで,保持時間を約30分以上とするのが好適である。この昇温後保持工程(ステップ208)において,その前の昇温工程(ステップ206)で成長したバルク中の微小な酸素析出物を所望のサイズである直径30nm?40nm程度,好ましくは約50nm以上のサイズを有する酸素析出物に成長させると同時に,表面近傍の酸素を外方拡散させることにより酸素析出核を消滅させ,酸素析出物のないDZ層を形成することができる。
このようにT_(5)℃での昇温後保持工程(ステップ208)は昇温工程(ステップ206)で成長したバルク中の酸素析出物をさらに成長させること,および表面近傍の酸素の外方拡散を目的としている。従って,その目的が達成できるのであれば,一定温度に保持することだけに限らず,若干の温度変化(昇温,降温等)を伴う工程に変形することも可能である。さらに,昇温後保持工程(ステップ208)におけるT_(5)℃及び保持時間t_(2)を変えることにより,酸素析出物のサイズを容易に変えることができる。
なお,熱処理されるウェーハに関して,不純物添加の有無や不純物濃度は問わない。たとえば,窒素添加ウェーハでも窒素無添加ウェーハとほぼ同様な効果が得られる。」(明細書第33頁第8行-第34頁第19行)

(1g)「実施例
以下に本発明について実験例を挙げて説明するが,本発明はこれらに限定されるものではない。
(実験例1?5)
直径8インチ,面方位<100>,抵抗率約10Ω・cmのCZ法で育成されたボロン添加シリコンウェーハを準備した。ウェーハの酸素濃度は16.0,17.0,18.5,19.5ppma(JEIDAスケール)である。これらのウェーハに対して,1050℃で1時間の熱処理を施した。この熱処理により,結晶熱履歴で形成された酸素析出核のほとんどが消滅する。このことにより,たとえば酸素析出核をほとんど含んでいないエピウェーハや1000℃以上の熱処理があらかじめ施されたウェーハの状態を模擬できる。なお,JEIDAは日本電子工業振興協会(現在は,JEITA:日本電子情報技術産業協会に改称された。)の略称である。
次に,図1及び図2に示した熱処理を施した。すなわち,T_(1)℃からT_(2)℃までR_(1)℃/分の速度で昇温し,T_(2)℃からT_(3)℃までR_(2)℃/分の速度で昇温し,T_(3)℃においてt時間保持した。保持後は,炉内温度を800℃まで2℃/分で降温してウェーハを炉外に取り出した。
熱処理後のバルク中の酸素析出物の密度は,赤外散乱法の1つである赤外散乱トモグラフ法(以下,LSTと呼ぶことがある。)により測定した。尚,実験例1?5の中には熱処理条件が同一のものも含まれているが,それらはそれぞれ別のウェーハを用いて独立した実験として行っているので,測定された酸素析出物密度には若干の相違が見られるが,本質的な差異ではない。」(明細書第42頁第6行-第43頁第3行)

(1h)「(実験例6?10)
直径8インチ,面方位<100>,抵抗率約10Ω・cmのCZ法で育成されたボロン添加シリコン単結晶の異なる2箇所(結晶育成工程の前半及び後半に成長した位置で,以下,それぞれ結晶位置A及び結晶位置Bと呼ぶことがある。)から作製された鏡面研磨シリコンウェーハを準備した。ウェーハの酸素濃度は16ppma?20ppma(JEIDAスケール)である。
次に,酸素と窒素を混合した雰囲気下で図3及び図4に示した手順に従って熱処理を施した。すなわち,T_(4)℃でt_(1)時間保持した後,T_(4)℃からT_(5)℃までR℃/分の速度で昇温し,T_(5)℃においてt_(2)時間保持した。保持後は,熱処理炉内温度を700℃まで2℃/分の速度で降温してウェーハを熱処理炉外に取り出した。そのウェーハに如何なる熱処理も施さずに,バルク中の酸素析出物の密度をLSTにより測定した。LSTによれば,直径40nm程度以上のサイズの酸素析出物を検出することができる。
図16は,T_(4)℃を600℃,700℃,800℃とした場合の析出物密度を示す(実験例6)。この場合,t_(1)=30分,R=3℃/分,T_(5)=1050℃,t_(2)=2時間とした。酸素濃度は16ppma?18ppmaである。T_(4)℃が低いほど析出物密度が高くなっている。これは,低温ほど消滅せずに成長するGrown-in析出核の密度が高くなることによる。優れたIG能力を得るためには,析出物密度が10^(9)/cm^(3)オーダー以上であることが望ましい。このことから,T_(1)℃は約700℃以下であれば良いことがわかる。さらに,図16に示されたように,T_(4)℃を変えることにより析出物密度を容易に変えることができる。このことは,デバイスプロセス中の汚染の程度に合わせて所望の析出物密度を得たい場合に有効である。
図17は,T_(4)=700℃,t_(1)=30分,R=3℃/分,T_(5)=1050℃,t_(2)=2時間とした場合の析出物密度の酸素濃度依存性を示す(実験例7)。この結果から,いずれの結晶位置においても酸素濃度が増加すると共に酸素析出物密度も増加する傾向があることがわかる。また,酸素密度が約16ppma以上であれば,確実に10^(9)/cm^(3)オーダー以上の高い析出物密度が得られることがわかる。これは,酸素濃度が高いほどGrown-in析出核の密度が高くなることと,酸素析出物のサイズが大きくなるので検出される割合が高くなることによる。
図18は,t_(1)時間を0分,5分,15分,30分,45分とした場合の析出物密度を示す(実験例8)。この場合,T_(4)=700℃,R=3℃/分,T_(5)=1050℃,t_(2)=2時間とした。酸素濃度は18ppma?20ppmaである。t_(1)時間が約15分以上の場合に,時間と共に析出物密度が増加している。これは,t_(1)時間が長いほどGrown-in析出核が消滅せずに成長する割合が高くなることと,t_(1)時間の保持の間に新たな析出核が形成されることによる。この結果から,t_(1)時間が15分未満でも高い析出物密度が得られるが,t_(1)時間が15分以上であれば析出物密度がさらに増加するので,より好ましいことがわかる。
図19は,R℃/分を1℃/分,3℃/分,5℃/分とした場合の析出物密度を示す(実験例9)。この場合,T_(4)=700℃,t_(1)=30分,T_(5)=1050℃,t_(2)=2時間とした。酸素濃度は18ppma?20ppmaである。R℃/分が低速なほど析出物密度が高くなっている。R℃/分が高速な場合に析出物密度が低くなるのは,昇温工程で析出核が成長できずに消滅する割合が高くなることによる。この結果から,10^(9)/cm^(3)オーダー以上の高い析出物密度を得るには,R℃/分が約5℃/分以下であれば良く,約3℃/分以下がさらに好ましいことがわかる。
図20は,t_(2)時間を30分,60分,120分とした場合の酸素析出物密度を示す(実験例10)。この場合,T_(4)=700℃,t_(5)=30分,R=3℃/分,T_(5)=1100℃とした。酸素濃度は18ppma?20ppmaである。析出物密度はt_(2)時間にほとんど依存せず高くなっている。この結果から,高い析出物密度は,t_(2)時間が約30分以上であれば確実に得られることがわかる。」(明細書第45頁第14行-第47頁第19行)

(1i)「(実験例11)
実験例6?10で使用したウェーハと同様な鏡面研磨ウェーハを準備した。次に,図3及び図4に示した熱処理手順において,T_(4)=700℃,t_(1)=30分,R=3℃/分,t_(2)=2時間とし,T_(5)℃を950℃,1000℃,1050℃,1100℃と変化させた4種類の熱処理を施した。T_(5)℃の保持後は,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出した。そのウェーハに如何なる熱処理も施さずに,バルク中の酸素析出物の密度をLSTにより測定した。
図21は,本実験例における析出物密度とT_(5)℃との関係を示す。酸素濃度は18ppma?20ppmaである。T_(5)℃が1000℃以上であれば析出物密度が高くなっている。950℃の場合に酸素析出物の密度が低くなるのは,1000℃以上の場合よりも析出物の成長速度が遅いために析出物のサイズが小さく,LSTで検出できないことによる。この結果から,デバイスプロセス前の段階で高密度の大きな析出物を形成するには,T_(5)℃が約1000℃以上であれば良いことがわかる。
(実験例12)
実験例6?11で使用したウェーハと同様な鏡面研磨ウェーハを準備した。次に,図3及び図4に示した熱処理手順において,T_(4)=700℃,t_(1)=30分,R=3℃/分,t_(2)=2時間とし,T_(5)℃を1000℃,1050℃,1100℃と変化させた3種類の熱処理を施した。T_(5)℃の保持後は,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出した。
熱処理後のウェーハを劈開した後,化学的選択エッチングを行った。その後,劈開面を光学顕微鏡で観察することにより,酸素析出物に起因したエッチピットが観察されない領域の表面からの深さ(以下,DZ幅と呼ぶことがある。)を測定した。
上記測定により得られたDZ幅とT_(5)℃との関係を図22に示す。酸素濃度は18ppma?20ppmaである。T_(5)℃が高いほどDZ幅が広くなっている。これは,温度が高いほど酸素の拡散速度が速くなり,ウェーハ表面近傍の酸素が外方拡散するために,表面近傍の酸素析出核が消滅することによる。
以上のように,T_(4)℃を約700℃以下とし,R℃/分を約5℃/分以下とし,T_(5)℃を約1000℃以上とし,t_(2)時間を約30分以上とすることにより,表面近傍に無欠陥層(DZ層)を有し,バルク中にはゲッタリング能力の高い酸素析出物を有するシリコンウェーハを,極めて効率的,かつ,簡便な熱処理により得ることができる。」(明細書第47頁第20行-第49頁第4行)

(1j)図21は,実験例11における温度T_(5)と酸素析出物密度との関係を示すグラフであって,同グラフから,T_(5)が1000℃であるとき,結晶位置Aにおける酸素析出物密度が略2×10^(10)/cm^(3)であることが読み取れる。

(1k)図22は,実験例12における温度T_(5)とDZ幅との関係を示すグラフであって,同グラフから,T_(5)が1000℃であるとき,結晶位置AにおけるDZ幅が略7μmであることが読み取れる。

イ 引用発明
引用例1の上記摘記(1a)-(1k)を総合勘案すれば,引用例1の「実施例」には「実験例11」として以下の発明(以下「引用発明」という。)が記載されていると認められる。
「デバイスプロセス前の段階において,バルク中のGrown-in析出核を消滅させることなく効率的にゲッタリング能力を有するサイズ以上に成長させると同時にウェーハ表面近傍の酸素を外方拡散させることにより,簡便な1ステップの熱処理のみでDZ-IG構造を形成するシリコンウェーハの製造方法であって,
直径8インチ,面方位<100>,抵抗率約10Ω・cmのCZ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した結晶位置Aと呼ばれる位置から作製された,酸素濃度が18ppma?20ppmaである鏡面研磨シリコンウェーハを準備する工程と,
T_(4)=700℃で,t_(1)=30分の熱処理を施す工程と,
R=3℃/分で,1000℃まで昇温する工程と,
T_(5)℃=1000℃で,t_(2)=2時間の熱処理を施す工程と,
T_(5)℃の保持後に,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出す工程とを備えた,
ウェーハのバルク中の酸素析出物を赤外散乱トモグラフ法により測定した密度が略2×10^(10)/cm^(3)であるシリコンウェーハの製造方法。」

ウ 引用例2:特開平11-111723号公報
(2a)「【従来の技術】半導体装置の製造工程では,シリコンウェーハの表面および内部が重金属の不純物に汚染されることがある。それは,例えば高温熱処理,イオン注入およびエッチング等の工程で生じる。このような重金属の不純物がシリコン酸化膜中に取り込まれるとTDDB(Time Dependent Dielectric Breakdown:酸化膜の経時絶縁破壊)特性等に代表される絶縁特性の信頼性が劣化することが知られている。
ゲッタリング技術は,重金属の不純物による酸化膜信頼性の劣化を防ぐ方法の1つである。それは,シリコンウェーハに混入した重金属がゲート酸化膜形成時に酸化膜中に取り込まれることのないように,ウェーハ表層部から除去して捕獲することができる技術である。例えば超LSIプロセス制御工学(津屋英樹著,丸善,1995年)に示されるように,ゲッタリング技術には様々な方法がある。
その中で代表的なものに以下の4つの方法がある。第1はウェーハ裏面にポリシリコン膜を堆積したPBS(Polysilicon Back Sealing)法,第2はウェーハ裏面から高濃度のリンを拡散するリン拡散法,第3は引き上げ法で製造したシリコンウェーハに含まれる酸素が析出してできた結晶欠陥を利用するIG(Internal Gettering)法,そして高濃度ボロン層をゲッタリング層とするp/p^(+)エピウェーハ法である。これらのゲッタリング法では,いずれもMOSトランジスタを形成するウェーハ表層からウェーハ内部や裏面のゲッタリング層まで重金属を拡散させて捕獲する。こうすることによってウェーハ表層部の重金属の汚染量を低減する。この後にゲート酸化膜を形成することにより酸化膜中に取り込まれる重金属の汚染量を低減できる。」(【0002】-【0004】)

(2b)「【発明の実施の形態】次に本発明について図面を参照して説明する。図1(a)?(d)は本発明の実施の形態を説明する為の工程順に示したウェーハの断面図,図2(a)?(d)は実施の形態で用いるゲッタリング処理をしたウェーハの断面図である。まず用いる4種類のウェーハについて説明する。
実施の形態に用いる第1のウェーハとしては,図2(a)に示すようにPBSウェーハ10Aを用いる。PBSウェーハ10Aは,例えばCVD法によりシリコンウェーハ上に厚さ約1μmのポリシリコン膜11を形成し,表面のポリシリコン膜11を研磨して除去し,裏面にのみ残す方法で形成する。
第2のウェーハとしては,図2(b)に示すようにリン拡散ウェーハ10Bを用いる。リン拡散ウェーハ10Bは,例えばシリコンウェーハの裏面にPSG膜12を形成したのち,850?900℃で10?15分間加熱し,1×10^(19)/cm^(3)のリンを含むリン拡散層13を設けて形成する。
第3のウェーハとしては,図2(c)に示すように,IGウェーハ10Cを用いる。IGウェーハ10Cは,シリコンウェーハに含まれる酸素の濃度によって異なるが,例えば1150℃4時間,650℃4時間,1000℃4時間の3段階の熱処理により10^(7)?10^(8)/cm^(3)の酸素析出物14を設ける方法で形成する。
第4のウェーハとしては,図2(d)に示すように,p/p^(+)エピウェーハ10Dを用いる。p/p^(+)エピウェーハ10Dは,例えば約10^(19)/cm^(3)のボロンを含む高濃度ボロン層15(ウェーハ)上にボロンを約10^(15)/cm^(3)含むエピタキシャル層16を約5μmの厚さに堆積して形成する。
次に実施の形態について図1(a)?(d)を用いて説明する。まず図1(a)に示すように,図2で説明したいずれかの方法でゲッタリング処理し,ゲッタリング層1が形成されたウェーハ10の表面に,選択酸化法により素子分離酸化膜2を形成する。ここまでの過程でウェーハ10は種々の熱処理工程,ウェルおよびトランジスタしきい値調整用のイオン注入工程,エッチング工程を受けるため,重金属の不純物に汚染される可能性がある。この重金属不純物のある程度は,ここまでの半導体装置の製造工程中に,予めウェーハに設けられたゲッタリング層1に捕獲される。
次に図1(b)に示すように,第1のシリコン酸化膜3を形成する。この工程では第1のシリコン酸化膜3を形成した後に低温(800℃以下)まで徐冷,あるいは低温まで冷却後一定期間保持する。この時点で重金属の不純物は第1のシリコン酸化膜3およびシリコン結晶界面に偏析している。
その後第1のシリコン酸化膜3を剥離し,ウェーハを洗浄すると,図2(c)に示されるように,清浄なウェーハ表層部分が得られる。
次に図1(d)に示すように,このような状態でゲート酸化膜4を形成する。続いてゲート酸化膜4上にポリシリコン膜等からなるゲート電極5を形成する。次いでソース6とドレイン7を形成するためのイオン注入と注入した不純物を活性化するための熱処理を行うことで,基本的なMOSトランジスタが形成される。」(【0014】-【0022】)

(2)対比
ア 引用発明の「シリコンウェーハ」は,本願補正発明1の「シリコンからなる半導体基板」に相当する。

イ 引用発明の「直径8インチ,面方位<100>,抵抗率約10Ω・cmのCZ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した結晶位置Aと呼ばれる位置から作製された,酸素濃度が18ppma?20ppmaである鏡面研磨シリコンウェーハを準備する工程」は,本願補正発明1の「半導体基板を製造プロセスに受け入れ」に相当する。
一方,引用発明の「T_(4)=700℃で,t_(1)=30分の熱処理を施す工程と,R=3℃/分で,1000℃まで昇温する工程と,T_(5)℃=1000℃で,t_(2)=2時間の熱処理を施す工程と,T_(5)℃の保持後に,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出す工程」とからなる熱処理は,半導体装置の製造プロセスの一過程であると解される。
そうすると,引用発明の「直径8インチ,面方位<100>,抵抗率約10Ω・cmのCZ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した結晶位置Aと呼ばれる位置から作製された,酸素濃度が18ppma?20ppmaである鏡面研磨シリコンウェーハを準備する工程」に続いて行われる「T_(4)=700℃で,t_(1)=30分の熱処理を施す工程と,R=3℃/分で,1000℃まで昇温する工程と,T_(5)℃=1000℃で,t_(2)=2時間の熱処理を施す工程と,T_(5)℃の保持後に,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出す工程」は,「半導体基板を製造プロセスに受け入れた後,前記半導体基板に対して行なう熱処理」であるといえる。
他方,引用発明の「T_(4)=700℃で,t_(1)=30分の熱処理を施す工程と,R=3℃/分で,1000℃まで昇温する工程と,T_(5)℃=1000℃で,t_(2)=2時間の熱処理を施す工程と,T_(5)℃の保持後に,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出す工程」とからなる熱処理は,「デバイスプロセス前の段階において」行われる熱処理であるから,引用発明の「T_(4)=700℃で,t_(1)=30分の熱処理を施す工程と,R=3℃/分で,1000℃まで昇温する工程と,T_(5)℃=1000℃で,t_(2)=2時間の熱処理を施す工程と,T_(5)℃の保持後に,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出す工程」からなる熱処理は,「半導体基板に対して最初に行なう熱処理」といえる。
そうすると,本願補正発明1の熱処理と引用発明の熱処理は,いずれも「半導体基板を製造プロセスに受け入れた後,前記半導体基板に対して最初に行なう熱処理」である点で一致する。

ウ 引用発明の「T_(4)=700℃」及び「t_(1)=30分」は,それぞれ,本願補正発明1の「650℃?750℃の温度下」及び「30分?240分」の範囲に含まれる値であるから,引用発明の「T_(4)=700℃で,t_(1)=30分の熱処理を施す工程」は,本願補正発明1の「650℃?750℃の温度下で30分?240分の第1の熱処理を行なう第1の工程」に相当する。
また,引用発明の「T_(5)℃=1000℃」及び「t_(2)=2時間」は,それぞれ,本願補正発明1の「900℃?1100℃の温度下」及び「30分?120分」の範囲に含まれる値であるから,引用発明の「T_(5)℃=1000℃で,t_(2)=2時間の熱処理を施す工程」は,本願補正発明1の「900℃?1100℃の温度下で30分?120分の第2の熱処理を行なう第2の工程」に相当する。
さらに,引用発明の「ウェーハのバルク中の酸素析出物」は,本願補正発明1の「ゲッタリングサイト」に相当し,引用発明の「略2×10^(10)/cm^(3)」は,本願補正発明1の「5×10^(8)cm^(-3)以上且つ5×10^(10)cm^(-3)以下」に含まれる値であるから,引用発明の「ウェーハのバルク中の酸素析出物を赤外散乱トモグラフ法により測定した密度が略2×10^(10)/cm^(3)」は,本願補正発明1の「ゲッタリングサイトの密度は5×10^(8)cm^(-3)以上且つ5×10^(10)cm^(-3)以下であること」に相当する。

そうすると,本願補正発明1と,引用発明との一致点と相違点は,次のとおりである。

<一致点>
「シリコンからなる半導体基板を製造プロセスに受け入れた後,前記半導体基板に対して最初に行なう熱処理であって,
650℃?750℃の温度下で30分?240分の第1の熱処理を行なう第1の工程と,
前記第1の工程の後に,900℃?1100℃の温度下で30分?120分の第2の熱処理を行なう第2の工程と備え,
前記半導体基板にはゲッタリングサイトが形成され,
前記ゲッタリングサイトの密度は5×10^(8)cm^(-3)以上且つ5×10^(10)cm^(-3)以下である半導体装置の製造方法。」

<相違点>
・相違点1:本願補正発明1は,半導体基板が「シリコンからなり,且つ窒素と炭素とが添加された半導体基板」であるのに対して,引用発明は「シリコンウェーハ」である点。

・相違点2:本願補正発明1の熱処理が「ゲート絶縁膜を形成する前」の熱処理であるのに対して,引用発明には,「ゲート絶縁膜を形成する」工程が明示されていないので,引用発明の熱処理が,「ゲート絶縁膜を形成する前」の熱処理であるか不明であること。

・相違点3:本願補正発明1が「半導体基板の表面から1μm?10μmの深さにバルク微小欠陥(BMD)層からなるゲッタリングサイトが形成され」ているのに対して,引用発明では明示がない点。

(3)相違点についての判断
・相違点1について
下記の周知例1-2にも記載されているように,高レベルでIG能力を有するウエーハを製造するために,シリコンに窒素と炭素を添加することは周知といえる。
一方,引用例1の上記摘記(1b)の「COP及び表面近傍のボイドを消滅させることと,内部に酸素析出物を形成することを同時に実現する方法として,結晶育成時に窒素を添加する方法がある。窒素が添加されたウェーハでは,ボイドのサイズが小さくなることにより高温熱処理で消滅しやすくなり,また,Grown-in析出核が大きくなることにより高温熱処理においても消滅せずに成長して酸素析出物が形成され,IG能力が付加される。」,及び(1f)の「熱処理されるウェーハに関して,不純物添加の有無や不純物濃度は問わない。たとえば,窒素添加ウェーハでも窒素無添加ウェーハとほぼ同様な効果が得られる。」との記載に照らして,引用例1には,引用発明のシリコンウェーハとして「シリコンからなり,且つ窒素が添加された半導体基板」を用いることが示唆されているものと認められる。
そうすると,引用例1に記載された前記示唆に基づいて,引用発明のシリコンウェーハとして,シリコンに窒素を添加したものを用いる際に,IG能力をより高めるために,前記周知の事項を参酌して,窒素と併せて炭素をも添加することは当業者が適宜なし得たことといえる。
すなわち,引用発明において,前記相違点1について,本願補正発明1の構成とすることは当業者が容易に想到し得たことである。また,このような構成としたことによる効果も,当業者が予測する範囲内のものといえる。

・周知例1:国際公開第01/79593号
(周1a)「発明の開示
本発明は,かかる問題点を解決するためになされたもので,グローンイン欠陥が少ないとともに,IG能力の高いシリコン単結晶を,高速で成長させることを可能とするシリコン単結晶育成技術を開発し,結晶全面N-領域でIG能力の高いシリコンウエーハ,あるいは優れた結晶性とIG能力を有するエピタキシャルウエーハ,アニールウエーハを提供することを主たる目的とする。
上記課題を解決するための本発明は,チョクラルスキー法によりシリコン単結晶を育成する際に,炭素をドープし,V/G(V:結晶引上げ速度,G:結晶固液界面における結晶軸方向温度勾配)を結晶全面がN-領域となるように制御しながら結晶を引上げることを特徴とするシリコン単結晶の製造方法である。
このように炭素をドープすることによりN-領域の単結晶を,炭素ノンドープの場合よりも高速で引上げることができ,グローンイン欠陥のないシリコン単結晶の生産性の向上とコストダウンを図ることができる。
この場合,CZシリコン単結晶育成時に,炭素とともに窒素をドープすることができる。
このように炭素とともに窒素をドープすれは,N-領域となる引上げ速度が上昇するとともに,N-領域を拡大させることができるので,結晶全面がN-領域のシリコン単結晶の生産性と歩留りを同時に向上させることができる。」(明細書第5頁第9-29行)

(周1b)「このように炭素,炭素および窒素をドープした単結晶をウエーハに加工し,600?1000℃で熱処理を施せば,ウエーハに炭素がドープされているので,バルク部では低温における酸素析出核の形成が促進され,表面は全面N-領域であるウエーハであって,ウエーハ面内で高レベルでIG能力を有するウエーハを製造することができる。」(明細書第6頁第9-13行)

(周1c)「このように,窒素も炭素も含有することによって,適度の酸素濃度であれば,高温熱処理でも低温熱処理でも十分に高密度のBMDを有し,IG能力の極めて高いシリコンウエーハとなる。」(明細書第6頁第21-23行)

(周1d)「このように,アニールウエーハの元になるシリコンウエーハを得るのに,上記規定内の炭素,窒素,酸素濃度になるように炭素および窒素をドープしてCZ法により単結晶を引上げれば,十分なBMD密度を有し,2次欠陥の発生のないアニールウエーハを容易に得ることができる。」(明細書第8頁第2-5行)

(周1e)「このように,上記規定値内に炭素濃度,窒素濃度,酸素濃度を制御したシリコンウエーハに熱処理を施して作製したアニールウエーハは,十分に高密度のBMDを有し高いIG能力を有するとともに,ウエーハ表面に欠陥が少なく,2次欠陥もない結晶性に優れた,高品質のアニールウエーハである。」(明細書第8頁第12-16行)

・周知例2:特開2002-201091号公報
(周2a)「【従来の技術】高集積MOSデバイスの基板として用いられるチョクラルスキー(CZ)法により製造されたシリコン単結晶基板には,単結晶製造中に混入した酸素が過飽和に存在しており,それが,後のデバイスプロセス中に析出して,ウエハ内部に酸素析出物が形成される。この酸素析出物が,基板内部に十分な量存在した場合,デバイスプロセス中に混入してくる重金属は,ウエハ内部に吸収され,デバイス活性層であるウエハ表面は清浄に保たれる。このような技術をイントリンシックゲッタリング(IG)と呼び,重金属汚染によるデバイス特性劣化を防止する効果があるため,シリコン単結晶基板には,デバイスプロセス中に適度の酸素析出が起こることが求められている。」(【0002】)

(周2b)「あるいは特開2000-272995や,特開2000-344598に示すように,窒素に炭素を添加したサブストレートを用いたエピタキシャルウエハの製造方法も提案されている。」(【0003】)

(周2c)「本発明は,窒素添加サブストレートの欠陥発生状態を根本的に変えるために,窒素に加えてもう一つ別の元素として炭素を添加したサブストレートを用いることで,結晶育成条件(例えばV/Gなど)の制御を特に行うことなく,更にエピ堆積工程の前に酸素析出促進もしくは欠陥消滅を目的とした余分な熱処理工程を加えることなしに,エピ後の酸素析出が充分起こり,かつ窒素に起因したエピ層欠陥が存在せず,かつデバイス工程中の酸化熱処理においても,OSFがエピ層に転写することがないエピタキシャルウエハ及びその製造方法を提供することを目的とする。」(【0014】)

・相違点2について
引用例2の上記摘記(2a)の「ゲッタリング技術は,重金属の不純物による酸化膜信頼性の劣化を防ぐ方法の1つである。それは,シリコンウェーハに混入した重金属がゲート酸化膜形成時に酸化膜中に取り込まれることのないように,ウェーハ表層部から除去して捕獲することができる技術」,「引き上げ法で製造したシリコンウェーハに含まれる酸素が析出してできた結晶欠陥を利用するIG(Internal Gettering)法,そして高濃度ボロン層をゲッタリング層とするp/p+エピウェーハ法である。これらのゲッタリング法では,いずれもMOSトランジスタを形成するウェーハ表層からウェーハ内部や裏面のゲッタリング層まで重金属を拡散させて捕獲する。こうすることによってウェーハ表層部の重金属の汚染量を低減する。この後にゲート酸化膜を形成することにより酸化膜中に取り込まれる重金属の汚染量を低減できる」,上記摘記(2b)の「IGウェーハ10Cを用いる。IGウェーハ10Cは,シリコンウェーハに含まれる酸素の濃度によって異なるが,例えば1150℃4時間,650℃4時間,1000℃4時間の3段階の熱処理により10^(7)?10^(8)/cm^(3)の酸素析出物14を設ける方法で形成する・・・次に図1(d)に示すように,このような状態でゲート酸化膜4を形成する」との記載に照らして,ウェーハに酸素析出物を設ける熱処理を施して,その後に,ゲート絶縁膜を形成することは周知の事項といえる。
そうすると,引用発明の「デバイスプロセス」に「ゲート絶縁膜を形成する」工程が含まれると理解することが自然であるから,引用発明の熱処理は,「ゲート絶縁膜を形成する前」に行われているものといえる。
したがって,前記相違点2は実質的なものではない。
また,仮に,引用発明の「デバイスプロセス」が「ゲート絶縁膜を形成する」工程を含まないとしても,引用例2に記載されているように,IGウェーハにゲート絶縁膜を形成することは周知の事項であるから,引用発明の熱処理の後に,ゲート絶縁膜を形成することは当業者にとって容易といえる。すなわち,引用発明において,前記相違点2について,本願補正発明1の構成とすることは当業者が容易に想到し得たことである。また,このような構成としたことによる効果も,当業者が予測する範囲内のものといえる。

・相違点3について
ア 引用例1の上記摘記(1i),(1k)には,引用例1の「実施例」には「実験例12」として以下の発明(以下「引用発明2」という。)が記載されていると認められる。
「デバイスプロセス前の段階において,バルク中のGrown-in析出核を消滅させることなく効率的にゲッタリング能力を有するサイズ以上に成長させると同時にウェーハ表面近傍の酸素を外方拡散させることにより,簡便な1ステップの熱処理のみでDZ-IG構造を形成するシリコンウェーハの製造方法であって,
直径8インチ,面方位<100>,抵抗率約10Ω・cmのCZ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した位置から作製された,酸素濃度が18ppma?20ppmaである鏡面研磨シリコンウェーハを準備する工程と,
T_(4)=700℃で,t_(1)=30分の熱処理を施す工程と,
R=3℃/分で,1000℃まで昇温する工程と,
T_(5)℃=1000℃で,t_(2)=2時間の熱処理を施す工程と,
T_(5)℃の保持後に,熱処理炉内温度を700℃まで2℃/分で降温してウェーハを熱処理炉外に取り出す工程とを備えた,
熱処理後のウェーハを劈開した後,化学的選択エッチングを行い,劈開面を光学顕微鏡で観察することにより測定した,酸素析出物に起因したエッチピットが観察されない領域の表面からの深さ(以下,DZ幅と呼ぶことがある。)が略7μmであるシリコンウェーハの製造方法。」

イ 引用発明と,引用発明2とは,使用しているウェーハの種類と熱処理条件が同じであるから,引用発明の熱処理を施したウェーハは,引用発明2において測定された略7μmというDZ幅を有すると理解することができる。

ウ そして,前記「略7μm」は,本願補正発明1の「半導体基板の表面から1μm?10μmの深さ」の範囲に含まれる数値であり,引用発明2の酸素析出物は,本願補正発明1のバルク微小欠陥(BMD)に相当するから,引用発明もまた「半導体基板の表面から1μm?10μmの深さにバルク微小欠陥(BMD)層からなるゲッタリングサイトが形成され」ているものといえる。したがって,前記相違点3は実質的なものではない。

(4)まとめ
以上のとおり,本願補正発明1は,上記引用例1,2に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

4 補正却下についてのむすび
したがって,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成22年9月24日に提出された手続補正書でした補正は上記のとおり却下されたので,本願の請求項1-4に係る発明は,平成22年1月20日に提出された明細書及び図面の記載からみて,その特許請求の範囲の請求項1-4に記載されている事項により特定されるとおりのものであるところ,その内,請求項1に係る発明(以下「本願発明1」という。)は,次のとおりである。

「シリコンからなる半導体基板を製造プロセスに受け入れた後,前記半導体基板に対して最初に行なう熱処理であって,ゲート絶縁膜を形成する前に,
650℃?750℃の温度下で30分?240分の第1の熱処理を行なう第1の工程と,
前記第1の工程の後に,900℃?1100℃の温度下で30分?120分の第2の熱処理を行なう第2の工程と備え,
前記半導体基板の表面から1μm?10μmの深さにバルク微小欠陥(BMD)層からなるゲッタリングサイトが形成され,
前記ゲッタリングサイトの密度は5×10^(8)cm^(-3)以上且つ5×10^(10)cm^(-3)以下であることを特徴とする半導体装置の製造方法。」

2 進歩性について
(1)引用例及びその記載事項
原査定の拒絶の理由に引用され,本願の出願前に頒布された刊行物である引用例1-2に記載されている事項は,上記「第2 3 (1)引用例とその記載事項,及び,引用発明」の項で指摘したとおりである。

(2)当審の判断
本願発明1を特定するに必要な事項を全て含み,さらに具体的に限定したものに相当する本願補正発明1が,前記「第2 3 (3)相違点についての判断」に記載したとおり,引用例1,2に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから,本願発明1も同様の理由で,引用例1,2に記載された発明に基いて当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおり,本願の請求項1に係る発明は,引用例1,2に記載された発明に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないものである。したがって,本願の他の請求項に係る発明については検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2012-06-05 
結審通知日 2012-06-12 
審決日 2012-06-25 
出願番号 特願2003-281453(P2003-281453)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 和瀬田 芳正恩田 春香宮澤 尚之  
特許庁審判長 齋藤 恭一
特許庁審判官 西脇 博志
加藤 浩一
発明の名称 半導体装置の製造方法  
代理人 福本 康二  
代理人 岩下 嗣也  
代理人 関 啓  
代理人 二宮 克也  
代理人 今江 克実  
代理人 杉浦 靖也  
代理人 間脇 八蔵  
代理人 前田 弘  
代理人 岡澤 祥平  
代理人 原田 智雄  
代理人 前田 亮  
代理人 長谷川 雅典  
代理人 嶋田 高久  
代理人 松永 裕吉  
代理人 河部 大輔  
代理人 竹内 祐二  
代理人 川北 憲司  
代理人 竹内 宏  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ