• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1261197
審判番号 不服2011-2426  
総通号数 153 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-09-28 
種別 拒絶査定不服の審決 
審判請求日 2011-02-02 
確定日 2012-08-09 
事件の表示 特願2006-260684「MIS型FET」拒絶査定不服審判事件〔平成20年 4月10日出願公開,特開2008- 84942〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本件は,平成18年9月26日の出願であって,平成22年1月14日付けで拒絶理由が通知され,同年3月29日に手続補正がされ,同年10月21日付けで拒絶査定がされ,これに対して平成23年2月2日に審判請求がされるとともに,同日に手続補正がされたものである。

第2 補正却下の決定
[補正却下の決定の結論]
平成23年2月2日になされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1.本件補正の内容
本件補正は,特許請求の範囲及び明細書の段落【0010】及び【0011】を補正するものであって,特許請求の範囲については,本件補正の前後で以下のとおりである。

《補正前》
「 【請求項1】
半導体層上に設けられた絶縁エピタキシャル層であるAlN絶縁層と,該AlN絶縁層上に設けられたSi_(3)N_(4)層とを有するゲート絶縁層,
及び2次元電子ガス層の下側に達する深さで形成されたオーミック電極
を具えることを特徴とするMIS型FET。
【請求項2】
請求項1に記載のMIS型FETであって,
前記AlN絶縁層の厚みが2nmであり,
前記Si_(3)N_(4)層の厚みが2.5nmである
ことを特徴とするMIS型FET。
【請求項3】
半導体層上に設けられた絶縁エピタキシャル層であるAlN絶縁層と,該AlN絶縁層上に設けられたSiO_(2)層とを有するゲート絶縁層,
及び2次元電子ガス層の下側に達する深さで形成されたオーミック電極
を具えることを特徴とするMIS型FET。
【請求項4】
請求項3に記載のMIS型FETであって,
前記AlN絶縁層の厚みが2nmであり,
前記SiO_(2)層の厚みが2.5nmである
ことを特徴とするMIS型FET。
【請求項5】
請求項1?4のいずれか1項に記載のMIS型FETであって,
当該MIS型FETがMIS型のAlGaN/GaN-HEMTである
ことを特徴とするMIS型FET。」

《補正後》
「 【請求項1】
半導体層上に設けられた絶縁エピタキシャル層であるAlN絶縁層と,該AlN絶縁層上に設けられたSi_(3)N_(4)層とを有するゲート絶縁層,
及び2次元電子ガス層の下側に達する深さで形成されたオーミック電極を具え,
前記半導体層は,i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成されており,
前記2次元電子ガス層は,前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されている
ことを特徴とするMIS型FET。
【請求項2】
請求項1に記載のMIS型FETであって,
前記AlN絶縁層の厚みが2nmであり,
前記Si_(3)N_(4)層の厚みが2.5nmである
ことを特徴とするMIS型FET。
【請求項3】
半導体層上に設けられた絶縁エピタキシャル層であるAlN絶縁層と,該AlN絶縁層上に設けられたSiO_(2)層とを有するゲート絶縁層,
及び2次元電子ガス層の下側に達する深さで形成されたオーミック電極を具え,
前記半導体層は,i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成されており,
前記2次元電子ガス層は,前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されている
ことを特徴とするMIS型FET。
【請求項4】
請求項3に記載のMIS型FETであって,
前記AlN絶縁層の厚みが2nmであり,
前記SiO_(2)層の厚みが2.5nmである
ことを特徴とするMIS型FET。
【請求項5】
請求項1?4のいずれか1項に記載のMIS型FETであって,
当該MIS型FETがMIS型のAlGaN/GaN-HEMTである
ことを特徴とするMIS型FET。」

2.補正事項の整理
上記の,本件補正後の特許請求の範囲についての補正を整理すると次のとおりとなる。
〈補正事項〉
補正前の請求項1及び3について,「オーミック電極を具えることを特徴とする」を,補正後の請求項1及び3の「オーミック電極を具え,
前記半導体層は,i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成されており,
前記2次元電子ガス層は,前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されていることを特徴とする」と補正すること。

3.補正の目的の適否及び新規事項の追加の有無についての検討
上記補正事項のうち,「前記半導体層は,i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成されており,」を加入する点は,補正前の請求項1及び3に係る発明の発明特定事項である「半導体層」について,「i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成されており」として,より限定するものである。そして,「半導体層」が「i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成されて」いる点は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面(以下「当初明細書等」という。)の,段落【0020】に記載されている。
また,上記補正事項のうち,「前記2次元電子ガス層は,前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されている」を加入する点は,補正前の請求項1及び3に係る発明の発明特定事項である「2次元電子ガス層」について,「前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されている」として,より限定するものである。そして,「2次元電子ガス層」について,「前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されている」点は,当初明細書等の段落【0020】に記載されている。
よって,上記補正事項は特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる特許請求の範囲の減縮を目的とするものである。
そして,上記補正事項に係る事項は当初明細書等に記載されている。よって,上記補正事項は,当初明細書等の記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるから,特許法第17条の2第3項に規定する要件を満たすものである。

上記のとおり,本件補正は,特許法第17条の2第3項及び第4項に規定する要件を満たすものであり,同法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものであるから,以下,本件補正後の特許請求の範囲に記載されている発明が,特許出願の際独立して特許を受けることができるものか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定を満たすか)どうかを,補正後の請求項1に係る発明について検討する。

4.独立特許要件についての検討
(1)本願補正発明
本件補正後の請求項1に係る発明は,本件補正後の特許請求の範囲の請求項1に記載されている事項により特定される,以下のとおりものである。(再掲。以下「本願補正発明」という。)
「 【請求項1】
半導体層上に設けられた絶縁エピタキシャル層であるAlN絶縁層と,該AlN絶縁層上に設けられたSi_(3)N_(4)層とを有するゲート絶縁層,
及び2次元電子ガス層の下側に達する深さで形成されたオーミック電極を具え,
前記半導体層は,i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成されており,
前記2次元電子ガス層は,前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されている
ことを特徴とするMIS型FET。」

(2)刊行物に記載された発明
・特表2005-527102号公報
原査定の拒絶の理由に引用され,本願の出願日前に日本国内において頒布された刊行物である,特表2005-527102号公報(以下「引用例」という。)には,図1?5,7とともに以下の記載がある。(下線は当審において付加。以下同様)

ア 技術分野
「【0001】
本発明は,高電子移動度トランジスタ(HEMT;High Electron Mobility Transistor)及びその製造方法に関し,より詳細には,窒化ガリウムアルミニウム(AlGaN)及び窒化ガリウム(GaN)ベースの高電子移動度トランジスタ及びその製造方法に関する。」

イ 発明が解決しようとする課題
「【0008】
しかしながら,これらの進歩にもかかわらず,AlGaN/GaNベースのFETおよびHEMTは,高い効率および高い利得と一緒にマイクロウェーブの全電力量を顕著に大きくすることはできなかった。それらはDCゲート駆動では大きな電力利得を示したが,ミリヘルツの低さから数キロヘルツへ周波数を上げると,それらの増幅度は大きく低下した。
【0009】
ACとDCの増幅度の違いは,主としてデバイスのチャンネルの表面トラップによるものと信じられている。呼び方はいくらか変わるが,1つの種類のキャリアが捕捉された後に次の最も可能性の高い事象が再励起である場合,通常不純物または欠陥中心はトラッピング中心(trappig center)(あるいは単にトラップ)と呼ばれる。
【0010】
平衡状態では,トラップはHEMT中の二次元電子ガス層(2次元DEG;twodimensional electron gas)へ電子を与える。また,バンドギャップの底部に位置するトラッピングレベルも,バレンスバンド(Valence band)の伝導近くに位置する他のレベルより,トラップしたキャリアを放出するのが遅い。これは,トラップした電子をバンドギャップの中間近くの中心から伝導バンドへ再励起するために必要なエネルギー増加が,伝導バンドに近いレベルから電子を再励起するのに必要なエネルギーに比べて大きいことによる。
【0011】
Al_(x)Ga_(1-x)N(x=0?1)は,活性化エネルギーが0.7から1.8eVの範囲(xに依存する)の低いドナー状態のトラップを有するトランジスタのチャンネル電荷と比肩し得る表面トラップ密度を有する。HEMTの動作中,トラップはチャンネルの電子を捕捉する。遅いトラッピングと脱トラッピングのプロセスはトランジスタのスピードを低下させ,マイクロウェーブ周波数での電力性能を大きく低下させる。
【0012】
AlGaN/GaNベースのHEMTのトラップ密度は,AlGaN層の表面と容積に依存すると考えられている。AlGaN層の厚さを薄くするとトラッピング容積の総計が減少し,それによって高周波動作中のトラッピング効率が低下する。しかし,AlGaN層の厚さを薄くするとゲート漏洩の増大という望ましくない影響を受ける。通常の動作の間,ソースとドレインコンタクトの間にバイアスがかけられ,主として2DEGを通って電流がコンタクト間を流れる。しかし,より薄いAlGaN層を有するHEMTでは,電流は代りにゲートへ洩れ,ソースからゲートへの望ましくない電流を発生させる。また,より薄いAlGaN層は,HEMTの可能な最大駆動電流の減少を招くという問題がある。
【0013】
本発明は,このような問題に鑑みてなされたもので,その目的とするところは,トラッピングを少なくするためにAlGaN層を薄くし,またゲート漏洩を減少させるために層を追加して最大駆動電流を増加させるようにした改善されたAlGaN/GaNの高電子移動度トランジスタ及びその製造方法を提供することにある。」

ウ 課題を解決するための手段
・「【0014】
このような目的を達成するためになされたもので,本発明の高電子移動度トランジスタは,高比抵抗半導体層(20)と,該高比抵抗半導体層(20)上に設けられ,該高比抵抗半導体層(20)よりも広いバンドギャップを有するバリア半導体層(18)と,該バリア半導体層(18)と前記高比抵抗半導体層(20)間に設けられた二次元電子ガス層(22)と,前記バリア半導体層(18)にそれぞれ接触しているとともに,該バリア半導体層(18)の表面部を被覆していないソース及びドレインコンタクト(13,14)と,前記バリア半導体層(18)の被覆されていない表面上に設けられた絶縁層(24)と,ゲート漏洩電流のバリアを形成して最大電流駆動を増加させるように,前記絶縁層(24)上に設けられたゲートコンタクト(16)とを備えたことを特徴とする。
【0015】
また,高比抵抗を有し,非伝導性であるGaN半導体層(20)と,該GaN半導体層(20)上に設けられ,該GaN半導体層(20)よりも広いバンドギャップを有するAlGaNバリア半導体層(18)と,前記AlGaNバリア半導体層(18)と前記GaN半導体層(20)間に設けられた2次元電子ガス層(22)と,前記AlGaNバリア半導体層(18)に接触するとともに,該AlGaNバリア半導体層(18)の表面を被覆していないソース及びドレインコンタクト(13,14)と,前記AlGaNバリア半導体層(18)と電気的に接触するゲートコンタクト(16)と,最大電流駆動も増加させるように,前記ゲートコンタクト(16)と前記AlGaNバリア半導体層(18)間のゲート漏洩のバリアを形成する手段とを備えたことを特徴とする。
【0016】
このように,本発明によるHEMTの一種は,高抵抗の半導体層を,その上にバリア半導体層を備えている。バリア半導体層は,高抵抗半導体層よりも広いバンドギャップを有し,バリアと高抵抗層の間に二次元電子ガス層が形成される。コンタクトで被覆されていないバリア半導体層の表面部でバリア層に接触するソースおよびドレインコンタクトが含まれる。絶縁層はバリア半導体層の被覆されていない表面上に含まれる。ゲート漏洩電流へのバリアを形成し,またHEMTの最大電流駆動を増加させる絶縁層の上に,ゲートコンタクトが堆積されている。」

エ 実施例1
・「【0022】
図1は,本発明の高電子移動度トランジスタの実施例1を説明するための構成図で,本発明によって製造されたAlGaN/GaNベースの高電子移動度トランジスタ(HEMT)10を示している。
【0023】
本実施例1の高電子移動度トランジスタは,高比抵抗半導体層(20)と,該高比抵抗半導体層(20)上に設けられ,該高比抵抗半導体層(20)よりも広いバンドギャップを有するバリア半導体層(18)と,該バリア半導体層(18)と前記高比抵抗半導体層(20)間に設けられた二次元電子ガス層(22)と,前記バリア半導体層(18)にそれぞれ接触しているとともに,該バリア半導体層(18)の表面部を被覆していないソース及びドレインコンタクト(13,14)と,前記バリア半導体層(18)の被覆されていない表面上に設けられた絶縁層(24)と,ゲート漏洩電流のバリアを形成して最大電流駆動を増加させるように,前記絶縁層(24)上に設けられたゲートコンタクト(16)とを備えている。」
・「【0027】
また,HEMT10は,高比抵抗層20の表面上に存在するソースおよびドレインコンタクト13,14を備えている。バリア半導体層18は,ソースおよびドレインコンタクト13と14の間に配設され,各々バリア半導体層18の端部に接触している。絶縁層24は,ソースおよびドレインコンタクト13と14の間のバリア半導体層18上に設けられている。本実施例1では,絶縁層24は,バリア半導体層18の全体を被覆するが,他の実施例(後述する)では,バリア半導体層18の全ては被覆されない。絶縁層24は,窒化ケイ素(SiN),窒化アルミニウム(AlN),二酸化ケイ素(SiO_(2)),またはその多層を込みこんだ組合せを含む多くの異なる材料から作ることができるが,制限はされない。」
・「【0029】
Al_(x)Ga_(1-x)Nバリア半導体層18は,GaN層20よりも広いバンドギャップを有し,このエネルギーバンドギャプの不連続性は広いバンドギャプから低いバンドギャプ材料への自由電荷移動をもたらす。電荷は2つの間の界面に蓄積し,2次元電子ガス(2DEG;two dimensional electron gas)層22を作って,ソースおよびドレインコンタクト13,14の間に電流が流れるようになる。2DEG層は,非常に高い電子移動度を有し,HEMTに高周波での非常に高い相互コンダクタンスを与える。ゲート16に静電気的に印加された電圧は,ゲート下部の2DEG層中の電子数を直接制御し,したがって,全電子流を制御する。
【0030】
ソースおよびドレインコンタクト13と14は,チタン合金,アルミニウム,ニッケル,金から形成されることが好ましく,ゲート16は,チタン,白金,クロム,ニッケル,チタンとタングステンの合金,ケイ化白金から形成されることが好ましい。上述した実施例1では,コンタクトは,ニッケル合金,ケイ素,チタンを含み,それぞれこれらの材料の層を堆積し,次いで,アニールすることによって形成される。この合金系は,アルミニウムを省いているので,アニール温度がアルミニウムの融点(660℃)を超えるときに,デバイス表面上の望ましくないアルミニウムの汚染物の発生を防止する。
【0031】
動作の間,ドレインコンタクト14は,特定の電位(nチャンネルデバイスでは正のドレン電位)でバイアスされ,ソースは接地される。これによって電流がドレンからソースコンタクト13,14へチャンネルと2DEG層を通って流れる。電流の流れは,ゲート16に加えられたバイアスと周波数電位によって制御され,チャンネル電流を調整し利得を得る。」
・「【0033】
ゲート16とバリア半導体層18の間に絶縁層24を有することによって,HEMT10のゲート漏洩は減少する。ゲート漏洩は,HEMT10の劣化の一要因であるので,これはデバイスの長期間の信頼性向上に直接大きな影響を与える。HEMT10の始動電圧は,絶縁層24に使用された材料に依存するもので,始動電圧は3?4ボルト程度の高さにすることができる。次いで,HEMT10は,蓄積モードにおいてより高い電流レベルとより高い入力駆動レベルで作動することができる。また,絶縁層24は,HEMT10の本来の不動態物として働くことができ,その信頼性を向上する。」

オ 実施例4
「【0044】
AlGaNバリア半導体層のドーピングまたは劣化なしに通常の成長速度で絶縁層の成長を行うために,単一絶縁層の代りに二重絶縁層の構成を用いることができる。
【0045】
図4は,本発明の高電子移動度トランジスタの実施例4を説明するための構成図で,図1?図3に示したHEMT10,30,40に類似したHEMT50を示している。
【0046】
本実施例4のHEMT50は,類似の基板11と緩衝層12とGaN層20と2DEG層22とAl_(x)Ga_(1-x)Nバリア半導体層18とを有している。また,HEMT30は,類似のソース,ゲート,ドレインコンタクト13,14,16を有する。しかし,HEMT50は,単一絶縁層の代りに用いられる二重絶縁層の構成を有する。二重層は,ソースとドレン13,14の間にバリア半導体層18上のAlNスペーサー層52を備えている。SiN絶縁層54は,このSiN絶縁層54の上に構成されたゲートコンタクト16を備えてAlNスペーサー層52上に設けられている。
【0047】
AlNスペーサー層52は,SiN絶縁層54と活性AlGaNバリア半導体層18の間でスペーサーまたはバリアとして働く。このスペーサー層52は,通常の成長条件でのSiN絶縁層54の成長中にバリア半導体層18のドーピング/劣化を防止する。
【0048】
他の材料は,SiN絶縁層54の通常の成長速度での堆積の間に,材料がAlGaNバリア半導体層18のドーピングまたは劣化を防止する限り,スペーサー層52用に使用することができる。また,ドーピングと劣化が防止できるならば,SiN絶縁層54を直接AlGaNバリア半導体層18上にスペーサー層52なしで堆積する方法も使用することができる。本発明のこれらの特徴の重要な態様はHEMTの低い降伏電圧が防止されることである。
【実施例5】
【0049】
図5は,本発明の高電子移動度トランジスタの実施例5を説明するための構成図で,図4に示したHEMT50に類似した本発明によるHEMT60を示している。
【0050】
類似の基板11と緩衝層12とGaN層20と2DEG層22とAlxGa1-xNバリア半導体層18とAlNスペーサー層52とSiN絶縁層54とを有している。HEMT60は,また,類似のソース,ゲート,ドレインコンタクト13,14,16を有する。また,HEMT60は,コンタクト13,14,16間のSiN絶縁層54の露出した表面上に,図2に示したHEMT30の誘電体層32に類似した誘電体層62を備えている。HEMT30の誘電体層32のように,誘電体層54は,望ましくない不動態化,不純物および取り扱い中に生じる損傷からHEMT60を保護するのに役立つ。誘電体層54は,多くの異なる材料または材料の組合せから作ることができ,適切な材料はSi_(x)N_(y)である。」

カ 製造方法
「【0055】
次に,本発明の高電子移動度トランジスタの製造方法について説明する。
【0056】
本発明は,単一または二重絶縁層を有する上述したHEMTを製造方法も開示している。絶縁層は,MOCVD,プラズマ化学気相成長法(CVD),熱フィラメントCVDまたはスパッタを用いて,AlGaN/GaN半導体材料の上に堆積することができる。
【実施例7】
【0057】
図7は,本発明の高電子移動度トランジスタを製造するための金属有機化学気相成長(MOCVD)反応器の構成図で,基板上にAlGaN/GaN活性層を成長させ,絶縁層を堆積する新規な方法に使用されるMOCVD反応器80を示している。
【0058】
反応器80は,回転軸86で支持された成長台座84を有する反応チャンバー86を備えている。大部分の用途において,サファイア(Al2O3)または窒化ケイ素(SiN)サファイアなどの基板88は,成長台座84の上に配設されるが,他の基板も使用することができる。
【0059】
成長の間,台座84は,基板88を予め定めた温度に維持するためにヒーター要素90によって加熱される。温度は一般に摂氏400?1200度(℃)であるが,必要とする成長の種類によってさらに高くすることも低くすることもできる。ヒーター要素90は,種々の加熱装置であることができるが,通常無線周波数(RF)または抵抗コイルである。
【0060】
キャリアガス92がガスライン94に供給され,キャリアガス92は,水素または窒素である。また,キャリアガス92は,流量制御器95a,95b,95cを通してそれぞれバブラー(bubbler)96a,96b,96cにも供給される。バブラー96aは成長
化合物,例えば,トリメチルガリウム(TMG),トリメチルアルミニウム(TMA),またはトリメチルインジウム(TMI)など,一般にメチルまたはエチル基を有するアルキル化化合物を有する。バブラー96bと96cも類似の金属有機化合物を含むことができ,III族化合物の合金を成長することができる。バブラー96a,96b,96cは,一般に定温槽98a,98b,98cで予め定めた温度に維持され,金属有機化合物がキャリアガス92によって反応チャンバー82に運ばれる前に一定の蒸気圧を確保する。
【0061】
バブラー96a,96b,96cを通過するキャリアガス92は,必要なバルブ100a,100b,100cの組合せを開くことによって,ガスライン94内を流れるキャリアガス92と混合される。次いで,混合されたガスは,反応チャンバー82の上端部に形成されたガス導入口102を通って反応チャンバー82の中へ導入される。
【0062】
アンモニアなどの窒素含有ガス104は,流量制御器106を通してガスライン94に供給される。窒素含有ガスの流れはバルブ108によって制御される。キャリアガス92が窒素含有ガス104と混合され,またガスライン94内のTMG蒸気が反応チャンバー82の中に導入されるならば,TMGとアンモニアを含有するガス中の分子の熱分解によって,基板88上に窒化ガリウムを成長する元素が存在することになる。
【0063】
基板88上に窒化ガリウムの合金をドーピングするには,TMG用に使用されていないバブラー96a,96b,96cの1つがドープ剤材料用に使用され,通常ドープ剤は,マグネシウム(Mg)またはケイ素(Si)であるが,ベリリウム,カルシウム,亜鉛,または炭素などの他の材料であることもできる。バブラー96bまたは96cは,ホウ素,アルミニウム,インジウム,リン,ヒ素,または他の材料などの合金材料に使用される。ドープ剤と合金を選択し,適切なバルブ100a,100b,100cを開いてドープ剤をガリウムおよび窒素含有ガス104と一緒にガスライン94に流すと,窒化ガリウムのドーピング層が基板88の上に成長する。
【0064】
反応チャンバー82内のガスは,油圧で運転可能なポンプ112に接続されたガスパージライン110を通して追い出すことができる。さらに,パージバルブ114はガスの圧力を高め,または反応チャンバー82から逃がすことが可能である。
【0065】
成長プロセスは,一般にバルブ100aと100bを閉じてガリウムとドープ剤源を遮断し,窒素含有ガスとキャリアガスの流れを保つことによって停止される。他の方法として,反応チャンバー82は,流量制御器118とバルブ120によって制御できるガス116でパージすることができる。パージは,バルブ114を開き,ポンプ112で反応チャンバー82の過剰の成長ガスを排出することによって促進される。典型的には,パージガス116は水素であるが,他のガスであることができる。ヒーター要素90への電力を切断することによって基板88は冷却される。
【0066】
本発明による一実施例では,絶縁層/複数の層の付着はAlGaN/GaN半導体材料の成長の後,かつ反応チャンバー82の冷却の前または間に行われる(インシトゥーと呼ばれる)。反応チャンバー82中の半導体材料の成長に続いて,望ましくない成長ガスは適切なバルブ100a,100b,100cの組合せを閉じることによって遮断される。上述したように,望ましくないガスを除去するために反応器を短時間パージすることができる。次いで,ガスは反応器に流入して絶縁層を堆積するが,好ましい方法では,絶縁層用に使用されるガスは典型的なMOCVD源から提供される。AlGaN/GaN半導体材料上へSi_(3)N_(4)絶縁層を堆積するときに,ジシラン(Si_(2)H_(6))とアンモニア(NH_(6))が反応チャンバー82の中にガスライン94を通して導入される。ここで熱分解によって,AlGaN/GaN材料上にSi_(3)N_(4)を堆積する分子が存在することになる。二重絶縁層を堆積するときに,適切なガスをチャンバー中に導入し,Si_(3)N_(4)を堆積する前にAlN層を形成する。
【0067】
誘電体層を有するHEMTのこれらの実施例において,誘電体層はインシトゥーで堆積することもできる。誘電体層に使用することのできる化合物の例には,Si,Ge,MgO_(x),MgN_(x),ZnO,SiN_(x),SiO_(x),ScO_(x),GdO_(x)およびその合金がある。同様にSiN_(x)/Si,MgN_(x)/SiN_(x),またはMgN_(x)/MgO_(x)などの適切な材料の多重層および繰り返しスタック層もバリア層として使用することができる。異なるバリア半導体層を次の原料ガスから形成することができる。シランまたはジシランからSi,ゲルマンからGe,シクロペンタジエニルマグネシウムまたはメチル-シクロペンタジエニルマグネシウムとアンモニアからMgN_(x),シクロペンタジエニルマグネシウムまたはメチル-シクロペンタジエニルマグネシウムと亜酸化窒素からMgO,ジメチル亜鉛またはジエチル亜鉛と亜酸化窒素または水からZnO,シランまたはジシランとアンモニアまたは亜酸化窒素からSiN_(x),シランまたはジシランと亜酸化窒素から形成されるSiO_(x)である。」

キ ここで,上記ウ,オの記載から,実施例4に係る高電子移動度トランジスタであるHEMT50は,基板11,緩衝層12,GaN層20,2DEG層22,Al_(x)Ga_(1-x)Nバリア半導体層18,及びソース,ゲート,ドレインコンタクト13,14,16については,上記エに記載された実施例1に係るHEMT10と類似のものを備えることは明らかである。

ク 上記ウの記載から,実施例4に係る高電子移動度トランジスタであるHEMT50における,AlNスペーサー層52と,該AlNスペーサー層52上に設けられているSiN絶縁層54からなる二重絶縁層(二重層)は,ゲート漏洩電流へのバリアを形成するものであることは明らかである。

ケ 上記オの段落【0050】における「誘電体層54は,多くの異なる材料または材料の組合せから作ることができ,適切な材料はSi_(x)N_(y)である。」との記載,及び上記カの段落【0066】における「二重絶縁層を堆積するときに,適切なガスをチャンバー中に導入し,Si_(3)N_(4)を堆積する前にAlN層を形成する。」との記載から,引用例には,SiN絶縁層54としてSi_(3)N_(4)からなる層を用いることも記載されているといえる。

コ 上記エの段落【0029】の記載から,2次元電子ガス層22は,AlGaNバリア半導体層18からGaN半導体層20への自由電荷移動により,AlGaNバリア半導体層18とGaN半導体層20の界面に形成されたものであることは明らかである。

以上を総合すると,引用例には次の発明(以下「引用発明」という。)が記載されているものと認められる。
「高比抵抗を有し,非伝導性であるGaN半導体層20と,
GaN半導体層20上に設けられ,GaN半導体層20よりも広いバンドギャップを有するAlGaNバリア半導体層18と,
AlGaNバリア半導体層18とGaN半導体層20間に設けられた2次元電子ガス層22と,
AlGaNバリア半導体層18に接触するとともに,AlGaNバリア半導体層18の表面を被覆していないソース及びドレインコンタクト13,14と,
AlGaNバリア半導体層18と電気的に接触するゲートコンタクト16と,
最大電流駆動を増加させるように,ゲートコンタクト16とAlGaNバリア半導体層18間のゲート漏洩のバリアを形成する手段であって,AlGaNバリア半導体層18上のAlNスペーサー層52と,AlNスペーサー層52上に設けられているSi_(3)N_(4)絶縁層54からなる二重絶縁層の構成を有する手段を備え,ゲートコンタクト16は,Si_(3)N_(4)絶縁層54の上に構成されており,
2次元電子ガス層22は,AlGaNバリア半導体層18からGaN半導体層20への自由電荷移動により,AlGaNバリア半導体層18とGaN半導体層20の界面に形成されたものである,
HEMT50。」

(3)本願補正発明と引用発明との対比
ア 引用発明の「高比抵抗を有し,非伝導性であるGaN半導体層20」は,本願補正発明の「i-GaNチャネル層」に相当する。引用発明の「GaN半導体層20上に設けられ,GaN半導体層20よりも広いバンドギャップを有するAlGaNバリア半導体層18」と,本願補正発明の「該i-GaNチャネル層上に設けられたi-AlGaN障壁層」とは,「該i-GaNチャネル層上に設けられたAlGaN障壁層」である点で共通する。
そして,引用発明においては,「AlGaNバリア半導体層18上」に「AlNスペーサー層52」が設けられているところ,当該「AlNスペーサー層52」は「二重絶縁層」を構成するものであるから,半導体層としては「AlGaNバリア半導体層18」が最上層といえる。それゆえ,引用発明における「GaN半導体層20」及び「AlGaNバリア半導体層18」とを併せたものと,本願補正発明の「半導体層」であって,「i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたi-AlGaN障壁層を含んでおり,該i-AlGaN障壁層を最上層として構成され」たものとは,「半導体層」であって,「i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたAlGaN障壁層を含んでおり,該AlGaN障壁層を最上層として構成され」たものである点で共通する。

イ 引用発明に係るHEMT50においては,「2次元電子ガス層22は,AlGaNバリア半導体層18からGaN半導体層20への自由電荷移動により,AlGaNバリア半導体層18とGaN半導体層20の界面に形成されたものである」ところ,「2次元電子ガス層22」は前記「GaN半導体層20」へと移動した「自由電荷」により形成されるものであって,これにより「2次元電子ガス層22」が「AlGaNバリア半導体層18とGaN半導体層20の界面」から見て「GaN半導体層20」側,すなわち「GaN半導体層20」内の「AlGaNバリア半導体層18」側に「形成されたもの」であることは,HEMTについての技術常識といえる。
したがって,引用発明の「2次元電子ガス層22は,AlGaNバリア半導体層18からGaN半導体層20への自由電荷移動により,AlGaNバリア半導体層18とGaN半導体層20の界面に形成され」ていることと,本願補正発明の「2次元電子ガス層は,前記i-GaNチャネル層内の前記i-AlGaN障壁層側に形成されていること」とは,「2次元電子ガス層は,前記i-GaNチャネル層内の前記AlGaN障壁層側に形成されていること」である点で共通する。

ウ 引用発明の「最大電流駆動を増加させるように,ゲートコンタクト16とAlGaNバリア半導体層18間のゲート漏洩のバリアを形成する手段であって,AlGaNバリア半導体層18上のAlNスペーサー層52と,AlNスペーサー層52上に設けられているSi_(3)N_(4)絶縁層54からなる二重絶縁層の構成を有」するものと,本願補正発明の「半導体層上に設けられた絶縁エピタキシャル層であるAlN絶縁層と,該AlN絶縁層上に設けられたSi_(3)N_(4)層とを有するゲート絶縁層」とは,「半導体層上に設けられた絶縁層であるAlN絶縁層と,該AlN絶縁層上に設けられたSi_(3)N_(4)層とを有するゲート絶縁層」である点で共通する。

エ 引用発明の「AlGaNバリア半導体層18に接触するとともに,AlGaNバリア半導体層18の表面を被覆していないソース及びドレインコンタクト13,14」「を備え」ることと,本願補正発明の「2次元電子ガス層の下側に達する深さで形成されたオーミック電極を具え」ることとは,「オーミック電極を具え」ることで共通する。

オ 引用発明に係るHEMT50においては,前記第2,4.(2)エに摘示した段落【0031】に記載されているように,「これによって電流がドレンからソースコンタクト13,14へチャンネルと2DEG層を通って流れる。電流の流れは,ゲート16に加えられたバイアスと周波数電位によって制御され,チャンネル電流を調整し利得を得る」ものであるところ,ゲート16は「AlNスペーサー層52上に設けられているSi_(3)N_(4)絶縁層54からなる二重絶縁層」上に設けられたものである。よって,引用発明に係る「HEMT50」は,本願補正発明に係る「MIS型FET」に相当するといえる。

カ したがって,引用発明と本願補正発明とは,
「半導体層上に設けられた絶縁層であるAlN絶縁層と,該AlN絶縁層上に設けられたSi_(3)N_(4)層とを有するゲート絶縁層,
及びオーミック電極を具え,
前記半導体層は,i-GaNチャネル層,及び該i-GaNチャネル層上に設けられたAlGaN障壁層を含んでおり,該AlGaN障壁層を最上層として構成されており,
前記2次元電子ガス層は,前記i-GaNチャネル層内の前記AlGaN障壁層側に形成されていることを特徴とするMIS型FET。」
である点で一致する。

キ 一方,両者は以下の各点で相違する。
《相違点1》
本願補正発明は,「絶縁エピタキシャル層であるAlN絶縁層」を有するものであるのに対して,引用発明は「二重絶縁層」を構成する「絶縁層」である「AlNスペーサー層52」を有するものの,「エピタキシャル層」であることは明らかでない点。

《相違点2》
本願補正発明は,「2次元電子ガス層の下側に達する深さで形成されたオーミック電極」を具えるのに対して,引用発明は「オーミック電極」を具えるものの,「2次元電子ガス層の下側に達する深さで形成された」ものではない点。

《相違点3》
本願補正発明は,「半導体層」として「i-AlGaN障壁層」を含んでいるのに対して,引用発明は,「半導体層」として「AlGaN障壁層」を含んでいるものの,当該「AlGaN障壁層」が「i-AlGaN障壁層」,すなわち「i」型であることは明らかでない点。

(4)当審の判断
《相違点1について》
一般に,ゲート電極を半導体層から絶縁するためにAlNからなる層を設けるにあたり,当該AlN層を,その下地の半導体層上にエピタキシャル層として形成することは,以下の周知例1及び2にも示されているように,従来より周知の技術である。

・周知例1: 特開2000-252458号公報
原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である特開2000-252458号公報には,図1とともに次の記載がある。
・「【0013】(第1の実施の形態)図1は,本発明の第1の実施の形態に係る半導体素子であるFETの断面構成を表すものである。このFETは,例えば,基板11の一面に,バッファ層12を介して下地層13,電子供給層14およびチャネル層としての電子走行層15が順次積層された構成を有している。
・・・
【0015】
・・・
電子走行層15は,例えば,厚さが15nmであり,Siなどのn型不純物が添加されたn型GaNの結晶により構成されている。この電子走行層15の不純物濃度は,例えば,2×10^(19)/cm^(3) 程度となっている。」
・「【0017】電子走行層15の基板11と反対側には,例えば,絶縁膜16を介して制御電極としてのゲート電極17が形成されている。この絶縁膜16は電子走行層15とゲート電極17との間において積層された多層膜により構成されており,例えば,電子走行層15の側に設けられた第1の絶縁膜16aと,第1の絶縁膜16aとゲート電極17との間に設けられた第2の絶縁膜16bとを含んでいる。
【0018】第1の絶縁膜16aは,例えば,厚さが6nmであり,III族元素としてアルミニウム(Al)を少なくとも含む窒化物系III-V族化合物半導体により構成されている。具体的には,例えば,不純物を添加しないundope-AlNまたはundope-AlGaNなどにより構成されている。なお,第1の絶縁膜16aを構成する窒化物系III-V族化合物半導体におけるアルミニウムの組成比は高い方が好ましい。アルミニウムの組成比が高いほど絶縁障壁が大きくなると共に,格子不整合が緩和していない場合にはピエゾ効果による界面の二次電子生成量が多くなるからである。従って,第1の絶縁膜16aはAlNにより構成される方がより好ましい。
【0019】第2の絶縁膜16bは,例えば,厚さが10nmであり,アルミニウムを少なくとも含む窒化物系III-V族化合物半導体以外の絶縁体により構成されている。具体的には,二酸化ケイ素(SiO_(2) ),窒化ケイ素(Si_(3) N_(4) )または酸化アルミニウム(Al_(2 )O_(3 ))などにより構成されている。このように,アルミニウム含有窒化物系III-V族化合物半導体よりなる第1の絶縁膜16aに加えて,SiO_(2) ,Si_(3) N_(4) またはAl_(2 )O_(3 )などよりなる第2の絶縁膜16bを設けているのは,第2の絶縁膜16bにより絶縁膜16を通過するリーク電流を抑制するためである。
【0020】ゲート電極17は,例えば,絶縁膜16の側からニッケル(Ni)層および金(Au)層を順次積層した構成を有しており,絶縁膜16とは非オーミック接触状態となっている。」
・「【0028】このFETでは,デプレッションモードなので,ゲート電極17に負の電圧を印加すると電子走行層15内に空乏層が形成され,ソース電極18とドレイン電極19との間に流れるドレイン電流が減る。ここでは,アルミニウム含有窒化物系III-V族化合物半導体よりなる第1の絶縁膜16aとゲート電極17との間にアルミニウム含有窒化物系III-V族化合物半導体以外の絶縁体よりなる第2の絶縁膜16bが設けられているので,絶縁膜16を通過するリーク電流が抑制される。」

ここで,上記摘示箇所のうち段落【0018】には,「第1の絶縁膜16aはAlNにより構成される方がより好ましい」と記載されているとともに,当該AlNにより構成される第1の絶縁膜16aを「格子不整合が緩和していない」ものとして形成することが示されているところ,「格子不整合が緩和していない」とは,第1の絶縁膜16aが,その下地となる電子走行層15の半導体層に対して結晶格子が継続する状態で形成されていること,すなわちエピタキシャル成長がされていることといえる。

・周知例2: 特開平10-223901号公報
本願の出願前に日本国内において頒布された刊行物である特開平10-223901号公報には,図1とともに次の記載がある。
・「【0015】(第1の実施の形態)図1は本発明の第1の実施の形態に係る電界効果型トランジスタの構成を表すものである。この電界効果型トランジスタは,サファイアよりなる基板(例えばc面)1の上にバッファ層2を介してチャネル層3とゲート絶縁膜4が順次積層されている。このゲート絶縁膜4の上には,ゲート絶縁膜4の開口4aを介してチャネル層3と電気的に接続されたソース電極5と,ゲート絶縁膜4の開口4bを介してチャネル層3と電気的に接続されたドレイン電極6とが配設されている。ゲート絶縁膜4の上には,また,ソース電極5とドレイン電極6との間にゲート電極7が配設されている。ソース電極5,ドレイン電極6およびゲート電極7は,例えば基板1の側からチタン(Ti),アルミニウム(Al)および金(Au)を順次積層して構成されている。
【0016】バッファ層2は例えば高抵抗の真性GaNにより構成されてており,その厚さは例えば2μmとなっている。チャネル層3は例えばn型不純物としてSiを添加したn型GaNにより構成されており,その厚さは例えば0.1μmとなっている。その不純物濃度は,例えば1×10^(18)cm^(-3)である。なお,チャネル層3の不純物濃度と厚さをそれぞれ制御することにより,ゲート閾値電圧を適宜に調節することができる。すなわち,不純物濃度を高くすればノルマルオン(デプレッションモード;depletion mode)となり,不純物濃度を低くすればノルマルオフ(エンハンスメントモード;enhancement mode)となる。
【0017】例えば,チャネル層3の厚さが0.1μmの場合,不純物濃度が5×10^(15)cm^(-3)以下においてエンハンスメントモードとなる。よって,上記の不純物濃度1×10^(18)cm^(-3)においてはデプレッションモードとなる。また,不純物濃度が5×10^(14)cm^(-3)以下においては,ゲート電極7に正の電圧を加えていくと,チャネル層3の中ではなく,ゲート絶縁膜4とチャネル層3との界面のチャネル層3側に電子が誘起されるいわゆるMOS動作のエンハンスメントモードとなる。
【0018】ゲート絶縁膜4は例えばアルミニウムナイトライド(AlN)により構成されており,その厚さは例えば3nmとなっている。・・・」
・「【0033】更に,ゲート絶縁膜4をMOCVD法により成長させた(すなわちエピタキシャル成長させた)AlNにより構成するようにしたので,結晶性を高くすることができ,設計通りの絶縁性を得ることができる。加えて,チャネル層3もMOCVD法により成長させたn型GaNにより構成するようにしたので,チャネル層3と続けてゲート絶縁膜4を形成することができ,容易に製造することができる。」

また,一般に,ゲート絶縁膜としては,膜質がより良好なものが要求されるところ,エピタキシャル成長された膜は一般的に良好な膜質であるといえるから,引用発明おいて上記周知技術を適用して,「二重絶縁層」を構成する「絶縁層」である「AlNスペーサー層52」をエピタキシャル層として形成し,「絶縁エピタキシャル層であるAlN絶縁層」とすることは,当業者が適宜になし得たことである。
よって,相違点1は当業者が適宜になし得る範囲に含まれる程度のものである。

《相違点2について》
一般に,HEMTなどの,2次元電子ガス層を流れるキャリアを制御するトランジスタにおいて,ソース・ドレイン電極を当該2次元電子ガス層の下側に達する深さで形成することは,以下の周知例3,4にも示されているように,従来より周知の技術である。

・周知例3: 特開2006-32911号公報
本願の出願前に日本国内において頒布された刊行物である特開2006-32911号公報には,図1,4?6とともに次の記載がある。
・「【0041】
図1は,本実施の形態に係る半導体積層構造1を用いて形成されたHEMT素子2の構成を示す概要図である。なお,図示の都合上,図1における各層の厚みの比率は,実際の比率を反映したものではない。」
・「【0053】
なお,第1半導体層5の上面近傍には,第3半導体層7からキャリアとなる電子が供給されることにより,高濃度の2次元電子ガスが生成する2次元電子ガス領域5aが形成されることになる。そのため,第1半導体層5は,この2次元電子ガス領域5aを確保するだけの厚みが必要であるが,一方で,あまりに厚みが大きすぎるとクラックが発生しやすくなることから,数μm程度の厚みに形成されるのが好適である。」
・「【0067】
<変形例>
HEMT素子の構造は,上述の実施の形態に限定されるものではなく,種々の構造をとることが可能である。図4?図6は,本実施の形態に係る半導体積層構造1を用いて作製される,上記とは異なる構造のHEMT素子の例について示す図である。
【0068】
図4は,半導体積層構造1の一部を例えば反応性イオンエッチング(RIE)にてエッチングして,第1半導体層5の一部分を露出させたうえで,ソース電極108sおよびドレイン電極108dを形成してなる,HEMT素子102を示す図である。」

ここで,図1及び図4を参照すると,図4においては,ソース電極108sおよびドレイン電極108dが,第1半導体層5の上面近傍に形成された2次元電子ガス領域を示す点線部分(図1においては5aで指示される部分)よりも深い位置まで形成されていることが見て取れる。

・周知例4: 特開2006-86354号公報
本願の出願前に日本国内において頒布された刊行物である特開2006-86354号公報には,図1,4とともに次の記載がある。
・「【0041】
図4(a)?(d)は,図1に示す装置の別の製造方法を工程順に示す断面図である。先ず,図4(a)に示すように,バリア層2上の全体に絶縁層17を形成する。ここで,絶縁層17は,例えば,多層配線や後述のフィールドプレート電極を配設する場合には,層間絶縁膜であり,そうでなければ,いわゆるパッシベーション膜自体とすることができる。次に,図4(b)に示すように,フォトレジスト層33をマスクとして,エッチングにより,絶縁層17の表面からバリア層2を越えてチャネル層1内に至る深さにトレンチ3,4を形成する。
【0042】
次に,図4(c)に示すように,フォトレジスト層33を除去する。次に,トレンチ3,4内のバリア層及びチャネル層1の表面内にn型の不純物を熱拡散し,n+ 型拡散層からなるコンタクト層5,6を形成する。次に,図4(d)に示すように,トレンチ3,4内を埋め込むように,電極15,16を配設する。
【0043】
このような方法により形成された構造では,トレンチ3,4の内側面の実質的全体に電極15,16の側面がオーミックコンタクトする。この場合,上述のように,チャネル層1及びバリア層2のヘテロ界面の二次元電子ガス(2DEG)チャネルに対応して,電極15,16がコンタクト層5,6にコンタクトするため,オン抵抗を低くすることができる。」

そして,2次元電子ガス層に対するオーミック電極を確実に形成することは,HEMTにおいて一般的に要求される事項であるから,引用発明において上記周知技術を適用して,「2次元電子ガス層の下側に達する深さで形成されたオーミック電極」を具えるようにすることは,当業者が適宜になし得たことである。
よって,相違点2は当業者が適宜になし得る範囲に含まれる程度のものである。

《相違点3について》
一般にAlGaNなどの窒化ガリウム系半導体材料を用いてHEMTを構成するに際して,バリア層を構成するAlGaNをn型にドープするか,あるいはノンドープとするかは,例えば次の周知例5にも示されているように,当業者が適宜に設定できたことである。

周知例5: 特開2005-93864号公報
本願の出願前に日本国内において頒布された刊行物である特開2005-93864号公報には,図6とともに次の記載がある。
・「【0043】
(第6の実施の形態)
図6は,本発明の第6の実施の形態に係る窒化物系の電力用半導体装置(GaN系パワーHEMT)を模式的に示す断面図である。
【0044】
図6に示すように,このパワーHEMTは,サファイア製の支持基板S31の上に配設されたノンドープのチャネル層(第1半導体層)31と,チャネル層31上に配設されたノンドープ若しくはn型のバリア層(第2半導体層)32とを有する。バリア層32の表面内には,共に低抵抗(高不純物濃度)でn型のソースコンタクト層(第1コンタクト層)33及びドレインコンタクト層(第2コンタクト層)34が互いに離間するように配設される。ソース及びドレインコンタクト層33,34は,チャネル層31及びバリア層32の界面を越えてチャネル層31内に延在する
チャネル層31はAl_(X)Ga_(1-X)N(0≦X≦1),例えば,GaNからなる。バリア層32はAl_(Y)Ga_(1-Y)N(0≦Y≦1,X<Y),例えば,Al_(0.2 )Ga_(0.8 )Nからなる。一方,ソース及びドレインコンタクト層33,34は,エッチングにより溝を形成した後に選択成長により埋込み層を形成するプロセス,或いは,n型不純物のイオン注入と熱処理とを使用するプロセスなどにより形成することが可能である。従って,ソース及びドレインコンタクト層33,34の組成は,プロセスに依存して決定される。しかし,ソース及びドレインコンタクト層33,34は,一般式として,Al_(Z)Ga_(1-Z)N(0≦Z≦1)で表すことができる。
【0045】
ソースコンタクト層33と電気的にコンタクトするようにこの上にソース電極44が配設される。ドレインコンタクト層34と電気的にコンタクトするようにこの上にドレイン電極45が配設される。ソース電極44とドレイン電極45との間でバリア層32上にゲート電極43が配設され,バリア層32を介してチャネル層31と対向する。
【0046】
ソース電極44とドレイン電極45との間でゲート電極43及びバリア層32は絶縁膜46によって被覆される。絶縁膜46上には第1フィールドプレート電極47及び第2フィールドプレート電極48が配設される。第1フィールドプレート電極47はソース電極44と一体的に形成され,従ってソース電極44に電気的に接続される。第2フィールドプレート電極48はドレイン電極45と一体的に形成され,従ってドレイン電極45に電気的に接続される。
【0047】
なお,ソース電極44及びドレイン電極45と,第1及び第2フィールドプレート電極
47,48とは,夫々別々に形成することもできる。この場合,第1フィールドプレート電極47とソース電極44とを外部配線で接続すると共に,第2フィールドプレート電極48とドレイン電極45とを外部配線で接続する。
【0048】
前述のように,装置材料に窒化物系の半導体を用いた場合,高い臨界電界となるため,高耐圧が期待できる。図6図示のパワーHEMTにおいては,これに加えて,耐圧を決めるゲート・ドレイン間に第1及び第2フィールドプレート電極47,48が配設される。このため,ゲート電極43の端部A41とドレイン電極41の端部A42の電界集中が緩和され,耐圧が向上する。
【0049】
また,GaN系パワーHEMTの場合,AlGaN/GaNヘテロ界面に移動度の高い二次元電子ガスが形成され,低オン抵抗が期待できる。図6図示のパワーHEMTにおいては,これに加えて,低抵抗のソース及びドレインコンタクト層33,34を介して,ソース電極44及びドレイン電極45がバリア層32にコンタクトする。このため,コンタクト抵抗が下がり,更にオン抵抗を低下させることができる。」

したがって,引用発明に係るHEMTにおいては,AlGaNバリア半導体層18の導電性やドーピングの有無について特定がなされていないところ,AlGaNバリア半導体層18をノンドープのものとして,相違点3に係る「i-AlGaN障壁層」とすることは,当業者が適宜になし得たことである。
よって,相違点3は当業者が適宜になし得る範囲に含まれる程度のものである。

(5)小括
以上のとおりであるから,本願補正発明は,周知技術及び技術常識を勘案して,引用発明に基づいて当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許を受けることができない。
よって,本願補正発明は,特許出願の際独立して特許を受けることができない。

5.むすび
したがって,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1.本願発明
平成23年2月2日になされた手続補正は上記のとおり却下されたので,本願の請求項1に係る発明は,平成22年3月29日になされた手続補正により補正された明細書,特許請求の範囲及び図面の記載から見て,その請求項1に記載されている事項により特定される以下のとおりのものである。(以下「本願発明」という。)
「 【請求項1】
半導体層上に設けられた絶縁エピタキシャル層であるAlN絶縁層と,該AlN絶縁層上に設けられたSi_(3)N_(4)層とを有するゲート絶縁層,
及び2次元電子ガス層の下側に達する深さで形成されたオーミック電極を具えることを特徴とするMIS型FET。」

2.引用発明
引用発明は,前記第2の4.「(2)刊行物に記載された発明」に記載したとおりのものである。

3.対比・判断
前記第2「1.本件補正の内容」?第2「3.補正の目的の適否及び新規事項の追加の有無についての検討」において記したように,本願補正発明は,本件補正前の請求項1(本願発明)について前記〈補正事項〉に係る限定を付したものである。言い換えると,本願発明は,本願補正発明から前記限定を除いたものである。
そうすると,本願発明の構成要件をすべて含み,これをより限定したものである本願補正発明が,前記第2の4.「(3)補正発明と引用発明との対比」?第2の4.「(5)小括」において検討したとおり,周知技術及び技術常識を勘案して,引用発明に基づいて,当業者が容易に発明をすることができたものであるから,本願発明も当然に,引用発明に基づいて当業者が容易に発明をすることができたものである。
よって,本願発明は特許法第29条第2項の規定により特許を受けることができない。

第4 むすび
以上のとおりであるから,本願は,他の請求項に係る発明について検討するまでもなく,拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2012-05-31 
結審通知日 2012-06-12 
審決日 2012-06-25 
出願番号 特願2006-260684(P2006-260684)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 松嶋 秀忠  
特許庁審判長 北島 健次
特許庁審判官 近藤 幸浩
西脇 博志
発明の名称 MIS型FET  
代理人 岡田 宏之  
代理人 大垣 孝  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ