• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G11C
審判 査定不服 5項独立特許用件 特許、登録しない。 G11C
管理番号 1261308
審判番号 不服2010-25702  
総通号数 153 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-09-28 
種別 拒絶査定不服の審決 
審判請求日 2010-11-15 
確定日 2012-08-08 
事件の表示 特願2004-95529「エラー訂正機能を有したフラッシュメモリ装置」拒絶査定不服審判事件〔平成16年11月4日出願公開、特開2004-311010〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、平成16年3月29日(パリ条約に基づく優先権主張 2003年4月3日、大韓民国)の特許出願であって、平成20年3月26日付けの拒絶理由通知に対して同年6月30日に意見書及び手続補正書が提出され、さらに平成21年6月3日付けの最後の拒絶理由通知に対して同年9月9日に意見書及び手続補正書が提出されたが、平成22年7月6日付けで、平成21年9月9日に提出された手続補正書による補正が却下されるとともに拒絶査定がなされた。
それに対して、平成22年11月15日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成23年9月6日付けで審尋がなされ、同年11月17日に回答書が提出された。

第2.補正の却下の決定
【補正の却下の決定の結論】
平成22年11月15日に提出された手続補正書による補正を却下する。

【理由】
1.補正の内容
平成22年11月15日に提出された手続補正書による補正(以下「本件補正」という。)は、補正前の特許請求の範囲(平成20年6月30日に提出された手続補正書により補正された特許請求の範囲)の請求項1?28を補正して、補正後の特許請求の範囲の請求項1?28とするものであり、補正前後の請求項1及び11は各々次のとおりである。
(補正前)
「【請求項1】
メモリセルアレイとバッファとを備えた不揮発性メモリを含むメモリ装置の第1位置に貯蔵されている原データを第2位置に転送する方法であって、
第1のコマンド及びアドレスを受信する第1の段階と、
前記第1のコマンド及びアドレスに応答して、前記メモリセルアレイの前記第1位置の前記原データを前記バッファに貯蔵する第2の段階と、
前記バッファに貯蔵された前記原データのビットエラーを検出する第3の段階と、
検出された前記ビットエラーを訂正する第4の段階と、
第2のコマンド及びアドレスを受信する第5の段階と、
前記訂正後に前記第2のコマンド及びアドレスに応答して、前記メモリセルアレイの前記第2位置に訂正された前記原データを複写する第6の段階と、
を備えたことを特徴とする方法。」

「【請求項11】
第1位置に原データを貯蔵する不揮発性メモリセルアレイと、
前記第1位置の前記原データを一時的に貯蔵するバッファと、
前記バッファに貯蔵された前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、エラー訂正後に、訂正された前記原データを前記不揮発性メモリセルアレイの第2位置に複写することを特徴とするメモリ装置。」

(補正後)
「【請求項1】
メモリセルアレイとページバッファとエラー訂正回路とを備えた不揮発性メモリの前記メモリセルアレイの第1位置に貯蔵されている原データを前記不揮発性メモリの外部に読み出すことなく第2位置に転送するコピーバック方法であって、
第1のコマンド及びアドレスを受信する第1の段階と、
前記第1のコマンド及びアドレスに応答して、前記第1位置に貯蔵されている前記原データを前記ページバッファへ複写して貯蔵する第2の段階と、次いで、
前記ページバッファに貯蔵された前記原データを前記エラー訂正回路に供給して前記原データのビットエラーを検出する第3の段階と、
検出された前記ビットエラーを前記エラー訂正回路で訂正し、前記ページバッファに伝送する第4の段階と、
第2のコマンド及びアドレスを受信する第5の段階と、
前記訂正後に前記第2のコマンド及びアドレスに応答して、前記メモリセルアレイの前記第2位置に訂正された前記原データを転写する第6の段階と、
を備えたことを特徴とするコピーバック方法。」

「【請求項11】
第1位置に原データを貯蔵する不揮発性メモリセルアレイと、
前記第1位置の前記原データを一時的に複写して貯蔵するページバッファと、
前記ページバッファに貯蔵された前記原データをメモリ装置の外部に読み出すことなく前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、
エラー訂正後に、訂正された前記原データを前記ページバッファを介して前記不揮発性メモリセルアレイの第2位置に転写することを特徴とするメモリ装置。」

2.本件補正による補正事項
本件補正における補正事項を整理すると、以下のとおりである。
(1)補正事項1
補正前の請求項1を補正して、補正後の請求項1とすること。

(2)補正事項2
補正前の請求項2を補正して、補正後の請求項2とすること。

(3)補正事項3
補正前の請求項3を補正して、補正後の請求項3とすること。

(4)補正事項4
補正前の請求項4を補正して、補正後の請求項4とすること。

(5)補正事項5
補正前の請求項5を補正して、補正後の請求項5とすること。

(6)補正事項6
補正前の請求項6を補正して、補正後の請求項6とすること。

(7)補正事項7
補正前の請求項7を補正して、補正後の請求項7とすること。

(8)補正事項8
補正前の請求項8を補正して、補正後の請求項8とすること。

(9)補正事項9
補正前の請求項9を補正して、補正後の請求項9とすること。

(10)補正事項10
補正前の請求項10を補正して、補正後の請求項10とすること。

(11)補正事項11
補正前の請求項11を補正して、補正後の請求項11とすること。

(12)補正事項12
補正前の請求項12を補正して、補正後の請求項12とすること。

(13)補正事項13
補正前の請求項13を補正して、補正後の請求項13とすること。

(14)補正事項14
補正前の請求項14を補正して、補正後の請求項14とすること。

(15)補正事項15
補正前の請求項15を補正して、補正後の請求項15とすること。

(16)補正事項16
補正前の請求項17を補正して、補正後の請求項17とすること。

(17)補正事項17
補正前の請求項18を補正して、補正後の請求項18とすること。

(18)補正事項18
補正前の請求項19を補正して、補正後の請求項19とすること。

(19)補正事項19
補正前の請求項20を補正して、補正後の請求項20とすること。

(20)補正事項20
補正前の請求項21を補正して、補正後の請求項21とすること。

(21)補正事項21
補正前の請求項22を補正して、補正後の請求項22とすること。

(22)補正事項22
補正前の請求項23を補正して、補正後の請求項23とすること。

(23)補正事項23
補正前の請求項24を補正して、補正後の請求項24とすること。

(24)補正事項24
補正前の請求項25を補正して、補正後の請求項25とすること。

(25)補正事項25
補正前の請求項26を補正して、補正後の請求項26とすること。

(26)補正事項26
補正前の請求項27を補正して、補正後の請求項27とすること。

(27)補正事項27
補正前の請求項28を補正して、補正後の請求項28とすること。

3.新規事項の追加の有無、及び補正の目的の適否についての検討
(1)補正事項1について
補正事項1は、補正前の請求項1に係る発明の発明特定事項である「メモリセルアレイとバッファとを備えた不揮発性メモリを含むメモリ装置の第1位置に貯蔵されている原データを第2位置に転送する方法」、「第2の段階」、「第3の段階」、「第4の段階」及び「第6の段階」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項1は、特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる特許請求の範囲の減縮及び同第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項1は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項1により補正された部分は、本願の願書に最初に添付した明細書(以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。)の0016?0023段落等に記載されているものと認められるから、補正事項1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって、補正事項1は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)に規定する要件を満たす。

(2)補正事項2?5について
補正事項2?5は、補正事項1による補正後の請求項1と整合を取るために請求項2?5に記載された用語を補正するものであるから、特許法第17条の2第4項第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項2?5は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項2?5が特許法第17条の2第3項に規定する要件を満たすことは明らかである。

(3)補正事項6について
補正事項6は、補正前の請求項6に係る発明の発明特定事項である「不揮発性メモリを含むメモリ装置の第1位置に貯蔵されている原データを第2位置に転送する方法であって、前記メモリ装置は不揮発性メモリを含み、不揮発性メモリはバッファと前記不揮発性メモリを制御するメモリコントローラとを備えているもの」、「第1の段階」、「第2の段階」、「第3の段階」及び「第4の段階」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項6は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮及び同第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項6は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項6により補正された部分は、当初明細書の0016?0023段落等に記載されているものと認められるから、補正事項6は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって、補正事項6は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。

(4)補正事項7?10について
補正事項7?10は、補正事項3による補正後の請求項6と整合を取るために請求項7?10に記載された用語を補正するものであるから、特許法第17条の2第4項第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項7?10は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項7?10が特許法第17条の2第3項に規定する要件を満たすことは明らかである。

(5)補正事項11について
補正事項11は、補正前の請求項11に係る発明の発明特定事項である「バッファ」、「エラー訂正回路」及び「エラー訂正後に、訂正された前記原データを前記不揮発性メモリセルアレイの第2位置に複写すること」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項11は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮及び同第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項11は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項11により補正された部分は、当初明細書の0016?0023段落等に記載されているものと認められるから、補正事項11は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって、補正事項11は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。

(6)補正事項12?15について
補正事項12?15は、補正事項11による補正後の請求項11と整合を取るために請求項12?15に記載された用語を補正するものであるから、特許法第17条の2第4項第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項12?15は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項12?15が特許法第17条の2第3項に規定する要件を満たすことは明らかである。

(7)補正事項16について
補正事項16は、補正前の請求項17に係る発明の発明特定事項である「メモリセルアレイとバッファとを備えた不揮発性メモリを含むメモリ装置の第1位置に貯蔵されている原データを第2位置に転送する方法」、「第1の段階」、「第2の段階」、「第3の段階」及び「第4の段階」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項16は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮及び同第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項16は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項16により補正された部分は、当初明細書の0016?0023段落等に記載されているものと認められるから、補正事項16は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって、補正事項16は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。

(8)補正事項17?27について
補正事項17?27は、補正事項16による補正後の請求項17と整合を取るために請求項18?28に記載された用語を補正するものであるから、特許法第17条の2第4項第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項17?27は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項17?27が特許法第17条の2第3項に規定する要件を満たすことは明らかである。

(9)新規事項の追加の有無、及び補正の目的の適否についてのまとめ
以上検討したとおりであるから、本件補正は特許法第17条の2第3項及び第4項に規定する要件を満たす。
そして、本件補正は特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。

4.独立特許要件について
(1)補正後の発明
本願の本件補正による補正後の請求項1?28に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1?28に記載されている事項により特定されるとおりのものであり、そのうちの請求項11に係る発明(以下「補正発明」という。)は、請求項11に記載されている事項により特定される、上記1.に補正後の請求項11として記載したとおりのものであり、再掲すると次のとおりである。
「【請求項11】
第1位置に原データを貯蔵する不揮発性メモリセルアレイと、
前記第1位置の前記原データを一時的に複写して貯蔵するページバッファと、
前記ページバッファに貯蔵された前記原データをメモリ装置の外部に読み出すことなく前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、
エラー訂正後に、訂正された前記原データを前記ページバッファを介して前記不揮発性メモリセルアレイの第2位置に転写することを特徴とするメモリ装置。」

(2)引用刊行物に記載された発明
(2-1)本願の優先権主張の日前に日本国内又は外国において頒布され、原査定の根拠となった平成21年6月3日付けの最後の拒絶理由通知、及び平成22年7月6日付けの補正の却下の決定において引用された刊行物である国際公開01/22232号(以下「引用例」という。)には、図1、2及び4?7と共に次の記載がある(ここにおいて、下線は当合議体が付加したものである。)。
a.「技術分野

本発明は半導体メモリを記憶媒体とする記憶装置に関連し、特に記憶するデータの信頼性を向上するために誤り訂正符号を用いた記憶装置に関する。

背景技術

情報機器の発展に伴い、情報データの種類や容量の飛躍的増大により、記憶装置は著しい発展を遂げている。そして記憶容量の増大を促進するために記憶媒体に対して記憶密度を向上する技術開発がすすめられている。しかし、一時的に記憶する、すなわち書き換え可能な記憶媒体にデータを記録する場合には、相変化の磁気や、電荷の蓄積などを利用するため、必ずしも格納データの安全性が保証されるものではなく、記憶密度を向上するとその信頼性は低下して行くのが一般的である。
例えばフラッシュメモリを用いた記憶装置では、メモリ素子に蓄えられた電荷が少しずつ漏れ出すことなどにより、データが破壊されることがある。そのため、これら記憶装置にはほとんどのものに誤り訂正符号を用いたデータ保護機能が備えられている。」(明細書1ページ3行?18行)

b.「発明を実施するための最良の形態

本発明の実施の形態について、以下に図を用いて説明する。図1は、本発明の半導体記憶装置、特に不揮発性半導体記憶装置の全体構成の概要図である。図1に示す本発明の記憶装置101は、本記憶装置にデータの読み書きを要求するホストのシステムバス102に接続される。記憶装置101の記憶媒体である書き換え可能な不揮発性メモリ(チップ、モジュール、ユニットなど様々な形態が考えられる)103に含まれ、通常使用するデータ格納領域104は、複数のブロック(データのアクセス単位)に分割されている。不揮発性メモリ103に含まれ、通常使用するデータ格納領域の管理情報が格納される通常管理領域105によって、データ格納領域104の分割されたブロック単位が管理される。不良のデータ格納領域を代替するために割り当てられている代替えデータ格納領域106は、複数のブロックに分割されている。代替えデータ格納領域の管理情報(通常データ格納領域との対応関係、代替えデータに対するエラー検出訂正コードなど)が格納される代替え管理領域107によって、代替えデータ格納領域106の分割されたブロック単位が管理される。即ち、本発明の記憶装置では、データのアクセス単位であるデータのブロック毎にデータ格納領域の制御が行われる。記憶装置101は、さらに、記憶装置101内部の制御を司るコントロールユニット108、不揮発性メモリに格納されるデータのエラー(誤り)検出訂正回路109、及びシステムバスから送られるデータやシステムバスへ送るデータを一時的に格納するバッファメモリ110を含む。
次に、記憶装置101の動作を説明する。ホストはシステムバスを通して記憶装置101に対してデータの格納や、格納データの読み出しを要求する。コントロールユニット108はホストからの要求時に同時に指示される論理アドレスから、不揮発性メモリの該当する物理アドレスを割り出し、要求のアクセスに従った処理を行う。」(同4ページ10行?5ページ13行)

c.「本発明は格納データの読み出しの際に効果を発揮するため、読み出し動作について説明を行う。読み出しの要求の場合には、コントロールユニット108では不揮発性メモリの該当する物理アドレスを割り出したらその物理アドレスに該当する通常データ格納領域104の特定の領域のデータと通常管理領域105の特定の領域の管理情報を読み出す。読み出したデータ及び管理情報をエラー検出訂正回路109に入力してエラー検出を行うと共に、バッファメモリ110に格納する。」(同5ページ14行?20行)

d.「図3のフローチャートでリード処理の動作を示す。本フローチャートはホストからシステムバスを通してリードアクセスの要求があったところから開始されている。コントロールユニット108では物理的な格納場所を特定してデータおよび管理情報の読み出しを行う(ｓｔeｐ301)。このときエラー検出訂正回路109に読み出したデータや管理情報を入力することにより、エラーが発生したかどうかを確認できる(ｓｔeｐ302)。もしこの時エラーが発生していなければ、そのデータをそのままホストに提供して構わないため、読み出しデータの出力を行う(ｓｔeｐ310)。一方、エラーが検出された場合には、エラー検出訂正回路109での処理結果に基づいて、エラー訂正可能な範囲かどうかを判定する(ｓｔeｐ303)。この時エラー訂正が不可能な程度のエラーが発生していたら、そのデータを読み出しても仕方がないため、読み出し不可能な旨をホストに報告する(ｓｔeｐ304)。もしエラー訂正可能な程度のエラー発生であった場合には、エラー訂正を実行する(ｓｔeｐ305)とともに、エラー訂正回数をインクリメントして管理情報を更新する(ｓｔeｐ306)。
次に、エラー訂正回数の判定を行い、エラー訂正回数最大値(Eｒｒｏｒ Cｏｒｒecｔ Maｘ:ECM)との大小比較を行う(ｓｔeｐ307)。ECMとの比較で、これよりエラー訂正回数が小さかった場合にはデータ領域はまだ使用可能状態であり、訂正データを同じ場所に再書き込みしてデータ領域を引き続き使用する(リフレッシュ処理、ｓｔeｐ308)。一方、エラー訂正回数がECMより大きくなってしまった場合には、もはやデータ領域は使用不可能であると判断して、代替え処理を行う(ｓｔeｐ309)。つまり、代替えデータ格納領域106から未使用ブロックを選んで代替え領域として割り当てる。この際、通常データ格納領域104との対応を示す情報を作成して管理情報の該当箇所に書き込む必要がある。ｓｔeｐ308あるいはｓｔeｐ309の処理が終了したら訂正したデータをホストに出力してリード処理を完了する(ｓｔeｐ310)。」(同7ページ2行?8ページ2行)

e.「図5及び図6はデータの書き直しの動作を示した図である。領域501は通常データ領域のあるブロックの格納データ部分であり、領域502はそのエラー検出訂正コード(Eｒｒｏｒ deｔecｔ and cｏｒｒecｔ cｏde:ECC)である。領域503はその他の管理情報であり、詳細は図2に例を示している。領域504は格納データを読み出した際に一時的にデータを格納するバッファメモリである。格納データ501は読み出されるとエラー検出訂正回路109に入力されると同時に、バッファメモリ504に格納される(ｓｔeｐ601)。
このときECC502もエラー検出訂正回路109に入力され、エラーの検出を行う。エラーが検出された場合には、図4に示すように、エラーの個数やエラー訂正回数に基づいて、データの書き直し処理(リフレッシュ処理)を実行すべきかどうかを判別する(ｓｔeｐ602)。もしリフレッシュ処理をすべきでないと判断したら別の処理を行って終了する(ｓｔeｐ603)。一方、リフレッシュ処理をすべきと判断したら、さらにエラー検出訂正回路109を動作させることによりエラー箇所とエラーパターンの特定が行われ、バッファメモリ上で誤りの訂正を行う(ｓｔeｐ604)。そしてエラー訂正回数のインクリメントを行い(ｓｔeｐ605)、格納データを同じ場所に書き戻す(ｓｔeｐ606)。以上の動作は先の説明と順序等が異なっているが、効果としては問題ないため適宜入れ替えることが可能である。」(同8ページ15行?9ページ8行)

f.「図7は代替え処理について説明した図であり、訂正を行う動作については図5で説明した通りであるが、その後、訂正したデータは別のブロック701を選定してそこに格納する。このとき、ECC502は格納データ501が変わっていないため同じデータとなるのでエラーが発生していなければそのまま書き込むがエラーが発生していたら訂正して書き込むことになる。また、Miｓc.情報(ECC以外の管理情報)503は適宜更新して書き込むことになる。」(同9ページ9行?15行)

(2-2)ここにおいて、摘記事項d.の「ｓｔeｐ308あるいはｓｔeｐ309の処理が終了したら訂正したデータをホストに出力してリード処理を完了する(ｓｔeｐ310)。」という記載から、図1に記載された「不揮発性半導体記憶装置」は、読み出しデータにエラーが検出されたときに訂正されたデータをホストに出力していることが明らかであるが、摘記事項e.に「エラー検出訂正回路109を動作させることによりエラー箇所とエラーパターンの特定が行われ、バッファメモリ上で誤りの訂正を行う」と記載されているように、データの訂正は「バッファメモリ504」上で行われているのであるから、図1に記載された「不揮発性半導体記憶装置」は、読み出しデータにエラーが検出されたときには、訂正されたデータを「バッファメモリ504」からホストへ転送する構成となっているものと認められる。

(2-3)したがって、引用例には次の発明(以下「引用発明」という。)が記載されているものと認められる。
「あるブロックの格納データ501が格納される書き換え可能な不揮発性メモリ103、前記不揮発性メモリ103に格納されるデータのエラー検出訂正回路109、及び前記格納データ501を読み出した際に一時的にデータを格納するバッファメモリ504を備えた不揮発性半導体記憶装置101であって、
前記格納データ501は、読み出されると前記エラー検出訂正回路109に入力されると同時に、前記バッファメモリ504に格納され、このときECC502も前記エラー検出訂正回路109に入力され、エラーの検出を行い、エラーが検出された場合には前記バッファメモリ504上で誤りの訂正を行い、
その後、訂正されたデータを上記バッファメモリ504からホストへ転送する不揮発性半導体記憶装置101。」

(3)補正発明と引用発明との対比
(3-1)補正発明と引用発明とを対比する。
引用発明の「あるブロック」、「格納データ501」、「書き換え可能な不揮発性メモリ103」は、各々補正発明の「第1位置」、「原データ」、「不揮発性メモリセルアレイ」に相当する。
したがって、補正発明と引用発明とは、「第1位置に原データを貯蔵する不揮発性メモリセルアレイ」を備えている点で一致する。

(3-2)引用発明の「前記格納データ501を読み出した際に一時的にデータを格納するバッファメモリ504」と補正発明の「前記第1位置の前記原データを一時的に複写して貯蔵するページバッファ」とは、「前記第1位置の前記原データを一時的に複写して貯蔵するバッファ」である点で一致する。

(3-3)引用発明の「エラー」は、補正発明の「ビットエラー」に相当する。
そして、引用発明の「エラー検出訂正回路109」は、「読み出されると前記エラー検出訂正回路109に入力され」、「エラーの検出を行い、エラーが検出された場合には前記バッファメモリ504上で誤りの訂正を行」うものであるから、引用発明の「エラー検出訂正回路109」と、補正発明の「前記ページバッファに貯蔵された前記原データをメモリ装置の外部に読み出すことなく前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路」とは、「前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路」である点で一致する。

(3-4)引用発明の「その後、訂正されたデータを上記バッファメモリ504からホストへ転送する」構成と、補正発明の「エラー訂正後に、訂正された前記原データを前記ページバッファを介して前記不揮発性メモリセルアレイの第2位置に転写する」構成とは、「エラー訂正後に、訂正された前記原データをバッファを介して所定箇所に転送する」構成である点で一致する。
また、引用発明の「不揮発性半導体記憶装置101」が補正発明の「メモリ装置」に相当することは当業者にとって明らかである。

(3-5)したがって、補正発明と引用発明とは、
「第1位置に原データを貯蔵する不揮発性メモリセルアレイと、
前記第1位置の前記原データを一時的に複写して貯蔵するバッファと、
前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、
エラー訂正後に、訂正された前記原データを前記バッファを介して所定箇所に転送することを特徴とするメモリ装置。」

である点で一致し、次の点で相違する。
(相違点1)
「バッファ」が、補正発明では「ページバッファ」であるのに対して、引用発明では「ブロックの格納データ501」を格納する「バッファメモリ504」である点。

(相違点2)
「エラー訂正回路」が「原データのビットエラーを検出」するに際して、補正発明では、「バッファに貯蔵された前記原データ」の「ビットエラーを検出」しているのに対して、引用発明では、読み出された「前記格納データ501」に対して直接エラー検出を行っている点。

(相違点3)
補正発明は、「バッファに貯蔵された前記原データをメモリ装置の外部に読み出すこと」がなく、「訂正された前記原データを」「前記不揮発性メモリセルアレイの第2位置に転写する」構成となっているのに対して、補正発明は、「訂正されたデータを上記バッファメモリ504から」「不揮発性半導体記憶装置101」の外部である「ホスト」に転送する、すなわち「ホスト」に読み出す構成となっている点。

(4)相違点についての当審の判断
(4-1)相違点1について
(4-1-1)引用発明は、「バッファメモリ504」が「ブロックの格納データ501」を格納するものであるが、引用例の摘記事項b.の「通常使用するデータ格納領域104は、複数のブロック(データのアクセス単位)に分割されている。」という記載から明らかなように、引用発明の「ブロック」とは、「データのアクセス単位」であることが明らかである。
一方、本願の明細書の0017段落に「各ページは読み出し及び書き込みの基本単位になる。」と記載されているように、補正発明の「ページ」もデータのアクセス単位であることが明らかである。
したがって、引用発明の「ブロック」は補正発明の「ページ」に相当し、引用発明の「ブロックの格納データ501」を格納する「バッファメモリ504」は、補正発明の「ページバッファ」に相当するものと認められるから、相違点1は実質的なものではない。

(4-1-2)また、仮に、「ブロックの格納データ501」を格納する「バッファメモリ504」が、補正発明の「ページバッファ」に相当するものとまではいえず、相違点1が実質的なものであったとしても、一般に不揮発性半導体メモリ装置において、バッファをページ単位で設けることは、例えば、本願の優先権主張の日前に日本国内又は外国において頒布された刊行物である下記周知例1にも記載されているように、当業者における慣用技術である。
したがって、仮に相違点1が実質的なものであったとしても、当該相違点1は当業者が適宜なし得た範囲に含まれる程度のものである。

a.周知例1:特開平9-180477号公報
上記周知例1には次の記載がある。
「【0001】
【発明の属する技術分野】本発明は、電気的消去可能でプログラム可能な不揮発性半導体メモリ装置に関し、中でも特に、NAND形フラッシュメモリに関する。
【0002】
【従来の技術】他のメモリ同様に不揮発性半導体メモリでも、高密度集積化と共に性能及び動作速度の向上が図られている。EEPROMに代表される不揮発性半導体メモリは、フローティングゲート形のMOSトランジスタをメモリセルとして使用しており、この多数のメモリセルを行と列のマトリックス形態で配列し、そして、同じ行にあるメモリセルの制御ゲートをワードラインに、同じ列にあるメモリセルのドレインをビットラインに接続してメモリセルアレイが構成される。
【0003】このような不揮発性半導体メモリにおいては、動作速度を向上するために、いずれか一本の選択ワードラインと接続した全メモリセルのデータを対応するビットラインを通じ一括して読出すページ読出が遂行される。この際の多数のビットラインに一括読出されたデータは、ページバッファと呼ばれるビットラインごとのデータラッチを備えたデータ貯蔵手段に一時的に貯蔵される。一方、書込すなわちプログラム動作は、データ入出力パッドを通して入力されるデータをページバッファに順次貯蔵した後、その貯蔵データを一本の選択ワードラインに接続したメモリセルへ一括プログラムするページプログラムで遂行される。このページ読出とページプログラムについては、大韓民国公開特許第94-18870号などに詳しい。」

したがって、上記周知例1には、不揮発性半導体メモリ装置であるEEPROMにおいて、バッファをページ単位で設ける(ページバッファを設ける)ことが記載されているものと認められる。

(4-1-3)以上検討したとおり、相違点1は実質的なものではなく、また、仮に実質的なものであったとしても当業者が容易になし得た範囲に含まれる程度のものである。

(4-2)相違点2について
(4-2-1)一般に、メモリからデータを読み出してバッファに格納する際にエラー検出を行うに当たり、メモリから読み出されたデータに対して直接エラー検出を行うか、あるいは読み出されてバッファに格納されたデータに対してエラー検出を行うかは、回路構成や動作速度等を勘案して、当業者が適宜選択し得る設計的事項であり、読み出されてバッファに格納されたデータに対してエラー検出を行うことは、例えば、本願の優先権主張の日前に日本国内又は外国において頒布された下記周知例2及び3にも記載されているとおり、当業者において普通に行われていることである。

a.周知例2:国際公開第02/17330号
上記周知例2には、図1と共に次の記載がある。
「技術分野
本発明は、半導体不揮発性メモリのアーキテクチャの技術分野およびその処理方法に関し、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ(EEPROM)に適用される。

背景

フラッシュEEPROM装置の一般的応用として、電子デバイス用大容量データ記憶装置のサブシステムとしての応用がある。このようなサブシステムは、複数のホストシステムの中へ挿入可能なリムーバブル・メモリカードとして、又は、ホストシステム内の非リムーバブルな組み込み型記憶装置としてのいずれかとして一般に実現される。上記双方の実現時に、サブシステムは、1以上のフラッシュ装置を含み、またサブシステム・コントローラを含む場合も多い。
(途中略)
消去ブロックの中に複数のセクタを含むこのようなシステムの作動時に、1つのセクタのデータ内容を消去した別のセクタにコピーすることが時折必要となる場合がある。このような必要性は、例えば、ホストがサブシステムへ書き込む新しいデータによりブロックのセクタの一部のデータを取り替える場合などに生じることがあるが、その場合、ブロック内に存在する、影響を受けないその他のセクタのデータへの、原セクタの新しいデータの物理的近接を維持する必要がある。図1は、この近接の維持を可能にする方法を示す図である。影響を受けないこのセクタのデータは原ブロックから読み出され、別のブロック内の消去されたセクタの中へその後プログラムされる。ホストからの新しいデータも新しいブロック内の消去されたセクタの中へ同様にプログラムされる。これらの処理の完了後、取って替わられたデータを持つ原ブロックが消去される。」(明細書1ページ4行?2ページ16行の訳文)
「図2は、典型的な従来技術によるフラッシュEEPROM装置の内部アーキテクチャ4000を示す。主な特徴として含まれるものに、外部コントローラとインタフェースするI/Oバス411と制御信号412、コマンド用、アドレス用および状態用レジスタを備えた内部メモリ処理を制御するメモリ制御回路450、各アレイがそれ自身の行復号器(XDEC)401と列復号器(YDEC)402とを備えた、フラッシュEEPROMセルの1以上のアレイ400と、1グループのセンス・アンプおよびプログラム制御回路構成(SA/PROG)454と、データレジスタ404とがある。」(同3ページ17行?22行の訳文)
「16個のデータ・ブロックのセクタ7からセクタ9に新しいデータの再書き込みを行うことを望む場合の例として、書き込みシーケンスは以下のようになる。
1.セクタ書き込み処理用として未使用ブロック(消去ブロック1)を割り当てる。
2.原ブロックのアドレスを選択し、原ブロックのページ0を読み出してデータレジスタの中へ入れる。
3.新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロック内でプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する。
4.メモリ状態レジスタとデータの有効性状態とをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す。
5.ページ1から6についてステップ2から4を反復する。
6.新しく割り当てたブロックのアドレスを選択し、コントローラからフラッシュEEPROMへページ7用の新しいデータを転送し、新しく割り当てたブロック内でプログラム処理を開始する。
7.メモリ状態レジスタをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す。
8.ページ8と9についてステップ6と7を反復する。
9.原ブロックのアドレスを選択し、原ブロックのページ10を読み出してデータレジスタの中へ入れる。
10.新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロックでページ10のプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する。
11.メモリ状態レジスタとデータの有効性状態とをチェックする。
12.ページ11から15についてステップ9から11を反復する。誤りがあれば、誤り回復メカニズムを呼び出す。」(同8ページ7行?30行の訳文)

ここにおいて、「データレジスタ」が読み出しデータを一時的に貯蔵するバッファとして機能していることは明らかであるから、上記周知例2には、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ(EEPROM)において、読み出されてバッファに格納されたデータに対してデータの有効性をチェックすること(エラー検出を行うこと)が記載されているものと認められる。

b.周知例3:特開2000-260179号公報
上記周知例3には、図7と共に次の記載がある。
「【0002】
【従来の技術】デジタルオーディオに用いられるCDをデジタルデータの読み出し専用メモリ(ROM)として活用するCD-ROMシステムを搭載したパーソナルコンピュータにおいて、スリープモードを有するものが実用化されている。」
「【0007】図7はCD-ROMデコーダ6とバッファRAM7をより詳細に示したブロック図である。CD-ROMデコーダ6は入力インターフェイス11、エラー検出訂正回路12、ホストインターフェイス13、メモリ制御部14、基準クロック作成回路20、リフレッシュ信号作成回路24を有し、バッファRAM7に接続されている。
【0008】入力インターフェイス11は、デジタル信号処理された所定のフォーマットのCD-ROMデータが入力され、ディスクランブル処理を施して、メモリ制御部14の制御に従ってバッファRAM7に出力する。エラー検出訂正回路12は、バッファRAM7に記憶された1ブロック分のCD-ROMデータを読み出し、CD-ROMデータに含まれる誤りを検出し、検出した誤りを訂正する。訂正処理の結果、内容が変更されたデータについては、メモリ制御部14の制御に従ってバッファRAM7の内容を書き換える。」

したがって、上記周知例3には、CD-ROMシステムにおいて、読み出されてバッファRAM7に格納されたデータに対して誤りを検出すること(エラー検出を行うこと)が記載されているものと認められる。

(4-2-2)したがって、引用発明において、読み出された「前記格納データ501」に対して直接エラー検出を行う構成に換えて、読み出されて「バッファメモリ504に」格納されたデータに対してエラー検出を行う構成とすること、すなわち、補正発明のように、「バッファに貯蔵された前記原データ」の「ビットエラーを検出」する構成とすることは、当業者が適宜なし得たことである。
したがって、相違点2も当業者が適宜なし得た範囲に含まれる程度のものである。

(4-3)相違点3について
(4-3-1)引用発明は、補正発明の「不揮発性メモリセルアレイ」に相当する「書き換え可能な不揮発性メモリ103」から読み出したデータを、「不揮発性半導体記憶装置101」の外部である「ホスト」に転送する構成となっている。
ところで、引用例の上記(2)(2-1)摘記事項a.の「例えばフラッシュメモリを用いた記憶装置では、メモリ素子に蓄えられた電荷が少しずつ漏れ出すことなどにより、データが破壊されることがある。・・・」という記載から、引用例においては、引用発明の「不揮発性半導体記憶装置101」をフラッシュメモリを用いて実現すること(「不揮発性メモリ103」をフラッシュメモリとすること)が想定されていることが明らかであるが、一般に、フラッシュメモリにおいて、高速な動作を実現するために、読み出したデータを、ホストなどの外部に出力するのではなく、内部の異なる位置にコピーするという動作を行うことは、例えば、本願の優先権主張の日前に日本国内又は外国において頒布された刊行物である上記周知例1及び2の下記部分にも記載されているとおり、当業者において従来から行われてきている周知技術である。

a.周知例1:特開平9-180477号公報(再掲)
上記周知例1には、図1及び3と共に次の記載がある。
「【0001】
【発明の属する技術分野】本発明は、電気的消去可能でプログラム可能な不揮発性半導体メモリ装置に関し、中でも特に、NAND形フラッシュメモリに関する。」
「【0004】ページ読出及びページプログラム(書込)は、メモリセルアレイ内の任意の行データを他の行へ複写する場合に応用される。この複写動作は、読出とプログラムの複合的遂行によって行われる。その一手法として、複写する行のデータを読出してセルアレイとは別途の外部記憶回路に一旦貯蔵し、そして複写先行のアドレスを入力してから外部記憶回路の貯蔵データを再入力し、一括プログラムする方法がある。」
「【0010】この複写技術では外部記憶回路400を必要としており、ページ単位で読出した複写データを一旦外へ出力した後に再入力する方法であるため、複写時間が長くなるという不具合がある。・・・そこで図3に示すような、外部記憶回路400を使用せずにメモリセルアレイ100及びページバッファ300のみでページ複写動作を遂行する技術が提案されている。
【0011】図3に示す技術の特徴は、複写行101のデータをページバッファ300に一括貯蔵した後、該ページバッファ300から直接的に複写先行102へプログラムを行う点にある。従って、外部記憶回路を必要とせず、図1の技術に比べて複写時間が短縮される。」

したがって、上記周知例1には、フラッシュメモリにおいて、読み出したメモリセルアレイ内の複写行101のデータを、外部に読み出すことなく他の複写先行102にコピーすることが記載されているものと認められる。

b.周知例2:国際公開第02/17330号(再掲)
上記周知例2には、図1と共に次の記載がある。
「本発明は、半導体不揮発性メモリのアーキテクチャの技術分野およびその処理方法に関し、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ(EEPROM)に適用される。」(明細書1ページ5行?7行の訳文)
「背景
フラッシュEEPROM装置の一般的応用として、電子デバイス用大容量データ記憶装置のサブシステムとしての応用がある。このようなサブシステムは、複数のホストシステムの中へ挿入可能なリムーバブル・メモリカードとして、又は、ホストシステム内の非リムーバブルな組み込み型記憶装置としてのいずれかとして一般に実現される。上記双方の実現時に、サブシステムは、1以上のフラッシュ装置を含み、またサブシステム・コントローラを含む場合も多い。
(途中略)
消去ブロックの中に複数のセクタを含むこのようなシステムの作動時に、1つのセクタのデータ内容を消去した別のセクタにコピーすることが時折必要となる場合がある。このような必要性は、例えば、ホストがサブシステムへ書き込む新しいデータによりブロックのセクタの一部のデータを取り替える場合などに生じることがあるが、その場合、ブロック内に存在する、影響を受けないその他のセクタのデータへの、原セクタの新しいデータの物理的近接を維持する必要がある。図1は、この近接の維持を可能にする方法を示す図である。影響を受けないこのセクタのデータは原ブロックから読み出され、別のブロック内の消去されたセクタの中へその後プログラムされる。ホストからの新しいデータも新しいブロック内の消去されたセクタの中へ同様にプログラムされる。これらの処理の完了後、取って替わられたデータを持つ原ブロックが消去される。」(同1ページ8行?2ページ16行の訳文)
「図2は、典型的な従来技術によるフラッシュEEPROM装置の内部アーキテクチャ4000を示す。主な特徴として含まれるものに、外部コントローラとインタフェースするI/Oバス411と制御信号412、コマンド用、アドレス用および状態用レジスタを備えた内部メモリ処理を制御するメモリ制御回路450、各アレイがそれ自身の行復号器(XDEC)401と列復号器(YDEC)402とを備えた、フラッシュEEPROMセルの1以上のアレイ400と、1グループのセンス・アンプおよびプログラム制御回路構成(SA/PROG)454と、データレジスタ404とがある。」(同3ページ17行?22行の訳文)
「16個のデータ・ブロックのセクタ7からセクタ9に新しいデータの再書き込みを行うことを望む場合の例として、書き込みシーケンスは以下のようになる。
1.セクタ書き込み処理用として未使用ブロック(消去ブロック1)を割り当てる。
2.原ブロックのアドレスを選択し、原ブロックのページ0を読み出してデータレジスタの中へ入れる。
3.新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロック内でプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する。
4.メモリ状態レジスタとデータの有効性状態とをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す。
5.ページ1から6についてステップ2から4を反復する。
6.新しく割り当てたブロックのアドレスを選択し、コントローラからフラッシュEEPROMへページ7用の新しいデータを転送し、新しく割り当てたブロック内でプログラム処理を開始する。
7.メモリ状態レジスタをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す。
8.ページ8と9についてステップ6と7を反復する。
9.原ブロックのアドレスを選択し、原ブロックのページ10を読み出してデータレジスタの中へ入れる。
10.新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロックでページ10のプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する。
11.メモリ状態レジスタとデータの有効性状態とをチェックする。
12.ページ11から15についてステップ9から11を反復する。誤りがあれば、誤り回復メカニズムを呼び出す。」(同8ページ7行?30行の訳文)

ここにおいて、「データレジスタ」は、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ(EEPROM)の内部に設けられているものであるから、上記周知例2には、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ(EEPROM)において、読み出した原ブロックのセクタのデータを、外部に出力することなく新しく割り当てたブロックにコピーすることが記載されているものと認められる。

(4-3-2)そして、動作を高速にすることは、不揮発性半導体記憶装置に限らずメモリ全般において当業者が常に念頭に置いている課題であることに加え、読み出したデータを内部にコピーする場合においても、ホストに出力する場合と同様に、エラー訂正が重要であることは、例えば、引用例の上記(2)(2-1)摘記事項f.に、エラー訂正済みのデータを「バッファメモリ504」から内部の別のブロックにコピーすることが記載されていることからも分かるように、当業者が直ちに察知し得たことである。
したがって、引用発明に接した当業者であれば、引用発明の「不揮発性半導体記憶装置101」をフラッシュメモリを用いて実現するに際し、上記周知技術を適用し、「訂正されたデータを上記バッファメモリ504からホストへ転送する」構成に換え、「訂正されたデータを上記バッファメモリ504から」、「不揮発性メモリ103」の別のブロックに転送する構成とすること、すなわち、補正発明のように、「バッファに貯蔵された前記原データをメモリ装置の外部に読み出すこと」がなく、「訂正された前記原データを」「前記不揮発性メモリセルアレイの第2位置に転写する」構成とすることは、当業者が容易になし得たことである。
よって、相違点3は当業者が容易になし得た範囲に含まれる程度のものである。

(4-4)相違点についての判断のまとめ
補正発明と引用発明との相違点については以上のとおりであるから、補正発明は、周知・慣用技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。

(5)独立特許要件についてのまとめ
以上検討したとおり、補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができない。
したがって、本件補正は、補正後の特許請求の範囲の請求項11に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第17条の2第5項において準用する同法第126条第5項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項をいう。以下同じ。)の規定に適合しない。

5.補正の却下の決定のむすび
本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3.本願発明について
平成22年11月15日に提出された手続補正書による補正は上記のとおり却下され、平成21年9月9日に提出された手続補正書による補正も原審において却下されているので、本願の請求項1?28に係る発明は、平成20年6月30日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1?28に記載されている事項により特定されるとおりのものであり、そのうちの請求項11に係る発明(以下「本願発明」という。)は、請求項11に記載されている事項により特定される、上記第2.1.に補正前の請求項11として記載したとおりのものである。
一方、本願の優先権主張の日前に日本国内又は外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である国際公開01/22232号(引用例)には、上記第2.4.(2)に記載したとおりの事項及び発明(引用発明)が記載されているものと認められる。
そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第2.4.において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。

第4.むすび
以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2012-03-08 
結審通知日 2012-03-13 
審決日 2012-03-27 
出願番号 特願2004-95529(P2004-95529)
審決分類 P 1 8・ 575- Z (G11C)
P 1 8・ 121- Z (G11C)
最終処分 不成立  
前審関与審査官 小林 紀和  
特許庁審判長 北島 健次
特許庁審判官 小川 将之
近藤 幸浩
発明の名称 エラー訂正機能を有したフラッシュメモリ装置  
代理人 萩原 誠  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ