• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1263646
審判番号 不服2009-17500  
総通号数 155 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-11-30 
種別 拒絶査定不服の審決 
審判請求日 2009-09-17 
確定日 2012-09-19 
事件の表示 特願2004-521525「トレンチ型ショットキ・バリア・ダイオード」拒絶査定不服審判事件〔平成16年 1月22日国際公開、WO2004/008529、平成17年10月27日国内公表、特表2005-532698〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、2003年7月2日(パリ条約による優先権主張外国庁受理2002年7月11日、米国)を国際出願日とする出願であって、平成17年3月7日に翻訳文が提出され、平成20年4月21日付けの拒絶理由通知に対して、同年11月6日に意見書及び手続補正書が提出されたが、平成21年5月8日付けで拒絶査定がなされ、これに対し、同年9月17日に審判請求がされるとともに手続補正書が提出され、平成23年1月19日付けでなされた当審よりの審尋に対して、同年7月21日に回答書が提出されたものである。
そして、平成23年9月20日付けの当審よりの拒絶理由通知に対して、平成24年3月27日に意見書及び誤訳訂正書が提出されたものである。


第2.本願発明に対する判断
1.本願発明
本願の請求項1ないし請求項17に係る発明は、平成24年3月27日に提出された誤訳訂正書により誤訳訂正及び補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし請求項17に記載されるとおりのものであって、そのうちの、請求項1に係る発明(以下「本願発明」という。)は次のとおりのものである。

【請求項1】
「第1の導電型を有するシリコン基板の表面の上に、窒化膜を直に形成する工程と、
前記窒化膜に、互いに離間した複数のウィンドーを区画するため、パターン形成する工程と、
前記ウィンドーを介してエッチングを行い、前記シリコン基板の表面から内部に向かって下方に延びる、互いに離間した複数のトレンチを形成する工程と、
犠牲酸化膜の形成とエッチングを行わないことにより、前記互いに離間した複数のトレンチの内壁の頂部に酸化膜を形成することなく、前記互いに離間した複数のトレンチの内壁を最終的に使用される酸化膜によって被覆する工程と、
前記互いに離間した複数のトレンチを、第2の導電型をもつ導電体によって充填する工程と、
前記導電体の頂面が前記シリコン基板の前記表面より下になるように、前記導電体のエッチングを行うことにより、前記シリコン基板の前記表面から前記導電体を除去する工程と、を含むことを特徴とするトレンチ型ショットキ・バリア半導体装置の製造方法。」

2.当審の拒絶理由
平成23年9月20日付けで当審から通知した拒絶の理由の概要は、次のとおりである。

「1.この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
2.この出願は、明細書の記載が下記の点で、特許法第36条第4項、第6項第1号及び2号に規定する要件を満たしていない。

記 (引用刊行物(以下「引用例」という。)については引用例一覧参照)

・理由1
・請求項1
・引用例1、2
・備考
……(中略)……
(3)したがって、相違点1、2に係る構成とすることは、当業者が容易に想到し得るものである。
……(中略)……
<引用例一覧>
1.特開2002-050773号公報
2.特開平05-283518号公報
3.国際公開第01/57915号
4.米国特許第6,078,090号明細書」

3.引用例の表示
引用例1:特開2002-050773号公報
引用例2:特開平05-283518号公報

4.引用例1の記載、引用発明、引用例2の記載
4-1.引用例1の記載
当審の拒絶理由通知で「引用例1」として引用され、本願の優先権主張の日前に日本国内において頒布された刊行物である特開2002-050773号公報(以下「引用例1」という。)には、「半導体装置」(発明の名称)に関して、図面とともに、次の記載がある(下線は、参考のため、当審において付した。以下、他の刊行物についても同様。)。

ア.発明の属する分野
・「【0001】
【発明の属する分野】本発明は半導体装置、特にショットキバリアダイオードの構造に関する物である。」

イ.従来の技術
・「【0002】
【従来の技術】ショットキバリアダイオードSBDは順方向電圧が低くスイッチング速度が速い反面、逆方向漏れ電流が大きく、逆方向降伏電圧が低いと言う欠点がある。又、ショットキダイオードの順方向電圧(V_(F))と逆方向電流(J_(R))にはトレードオフの関係がある事が知られている。V_(F)とJ_(R)はショットキダイオードの損失の原因であるため、トレードオフ関係を改善する為に種々の構造が提案されてきた。図11(a)?(d)は夫々従来構造を示す。図11(a)は一般的なショットキダイオードの構造を示す。メタルとシリコンの間には、金属と半導体の仕事関数の差によって約0.5?0.7eVのショットキバリアが生じる。逆バイアス印加時の漏れ電流は、熱電子電流と呼び、バリア高さによって決まっている。逆バイアスの増加に伴い、バリア高さは鏡像力によって低くなる為、バリアを超える熱電子電流は増加し、漏れ電流は徐々に増加する。ショットキダイオードの順電圧はショットキバリアの高さとチャネル抵抗によって決まっている。チャネル抵抗を低減し、耐圧を落さず、漏れ電流が増加しないよう工夫すれば、V_(F)-J_(R)トレードオフを低減できる。」

ウ.発明が解決しようとする課題
・「【0006】
【発明が解決すべき課題】この発明が解決しようとする課題は次の通りである。従来のショットキダイオードはV_(F)-J_(R)トレードオフがあり、これを改善する事はできないとされていた。これに対し、JBSや超接合型構造のように、電界を緩和し耐圧を高める事でチャネル抵抗を低減しV_(F)-J_(R)トレードオフを改善する素子では、周辺部で耐圧が制限されてしまうため、これを防ぐために周辺部に深いガードリング拡散をおこなう必要があった。また、従来のトレンチMOSショットキダイオードは、濃度分布に傾斜を持たせなくては高い耐圧が得られなかった。本発明は、ガードリング拡散をおこなう事無く周辺部の耐圧を改善する事ができ、濃度分布を傾斜させる事無く100Vを超える高い耐圧が得られ、V_(F)-J_(R)トレードオフを改善する事ができるショットキダイオードを提供する。」

エ.課題を解決するための手段
・「【0007】
【課題を解決するための手段】上記課題を解決するため請求項1の発明は、一導電型の第一半導体層と、該第一半導体層より低不純物濃度の一導電型の第二半導体層とを積層して成る半導体基板と、該第二半導体層表面に所定の幅と間隔をもって形成された複数の環状トレンチ部と、該環状トレンチ部の内壁に設けたシリコン酸化膜と該トレンチ部を充填するポリシリコンと、該第二半導体層表面と該ポリシリコン表面に連接して形成されたショットキー金属層を備えた半導体装置において、前記シリコン酸化膜の膜厚を7000Å以上にしたことを特徴とする。」

オ.実施例
・「【0008】
【実施の態様】図1、図2は本発明の一実施例を示す正面図及び同図A-A’断面図で、図中6は一導電型の半導体基体、5は該基体1上に積層された低不純物濃度の一導電型の導電層(エピ層)、T_(1)?T_(n)は該導電層5に形成されたトレンチ部で、夫々所定の巾S、深さd、間隔wをもって配設されている。又、該トレンチ部(T_(1)?T_(n))は夫々直線部分aと曲線部分bから成る環状に形成されている。そして隣接するトレンチ部(例T_(1)とT_(2))の間隔(W)(メサ巾)は全て一定であり又、夫々曲線部分bの曲率は全て同一である。
【0009】次に8は夫々トレンチ部の内壁に形成されたシリコン酸化膜(SiO_(2))、10は該酸化膜上に充填されたポリシリコン、1はショットキ金属層、3は最外郭のトレンチ部T_(n)に囲まれた半導体層5に形成された逆導電型の半導体層(P^(+))である。
【0010】この構造によれば、周辺部は、酸化膜厚が750nm以上に厚く、トレンチ側壁酸化膜とフィールドプレートが連続した構造になっており、フィールドプレートにトレンチ底と同じ電圧が印加される。フィールドプレートの直下の半導体には電圧はほとんど印加されない。したがって、フィールドプレート直下で降伏は生じない。幅の狭いシリコンメサで周辺を取り囲む事で、周辺部の耐圧を、内側より高くする事ができる。シリコンメサの表面には、薄いP^(+)3を拡散しPN接合を作っても良い。この処理をする事により、表面からの熱電子電流をカットし、周辺部の漏れ電流を小さくする事ができる。P^(+)の深さは薄くしないと、P^(+)を拡散した部分がショットキ接合部より耐圧が低くなってしまう。メサ幅を狭くする事により、ピンチオフを増加し耐圧を高める事ができる。又、シリコンメサ部2はリング構造となっている。リングに垂直の断面は全て同じ構造になっており、チャネル内部の電界分布は任意の垂直断面で同じである為、耐圧は任意の位置で一定である。」
・「【0013】図9は本発明の他の実施例構造を示すもので環状トレンチ部を全て直線を構成したストライプ型としたものでこれによっても同様に効果が得られ、更に漏れ電流が少ないことが確認された。」
・「【0014】図10は本発明のショットキバリアダイオードの製法を示す製造工程断面図で、先ずシリコンを酸化し、その上にLPCVD等の手段によってSi_(3)N_(4)膜を堆積する。Si_(3)N_(4)膜を写真によってパターニングし、フィールド酸化膜として残す部分を決定し、全面にPSGを堆積する。SiO_(2)/Si_(3)N_(4)/PSG複合膜が得られる。一例としてSi_(3)N_(4)膜は120nm、SiO_(2)は40nm、PSG膜は1.200μmである。積層マスクの目的は、1つはトレンチエッチの為のハードマスクで、もう1つはトレンチ側壁と周辺SiO_(2)膜との選択酸化である。
【0015】次に写真によってこの複合膜をパターニングし、これをハードマスクとしてトレンチエッチをおこなう。トレンチの深さは、6μm?7μmである。トレンチエッチは一例として反応性イオンエッチング(Reactive Ion Etching:RIE)装置を用いる。ガス組成の代表例としてはHBr:20sccm,NF_(3):20sccm,圧力 20mmTorrである。エッチング時間は210秒である。トレンチエッチの後、PエッチによってPSG膜のみを選択除去する。時間は約8minである。Pエッチ液によりPSG膜のみを選択的にエッチングする事ができる。図10(a)
【0016】トレンチエッチの後、ケミカルドライエッチ(CDE)等の装置によりトレンチ底部の角を丸める。省略すると、酸化の際にSiO_(2)膜がトレンチの底の角の部分で薄くなり、電界が集中する。CDEのガスの組成は一例としてCF_(4):O_(2)=1:3、圧力は50Paである。この後、7000?8000Åの厚いSiO_(2)膜をトレンチ側壁に形成する。Si_(3)N_(4)膜が無いとショットキ表面に厚いSiO_(2)膜が形成される。SiO_(2)膜が形成されないよう、事前にショットキ表面にSi_(3)N_(4)膜を堆積してある。また、表面に酸化膜が露出する面積をできるだけ小さくする為に窒化膜を堆積してある。選択酸化の後、Si_(3)N_(4)膜をCDEでエッチングした。ガスの組成の一例はCF_(4):O_(2):N_(2)=6:6:1である。周辺部の窒化膜の無い部分は、フィールドSiO_(2)膜となって残り、耐圧を保つ働きをする。図10(b)
【0017】引き続き、縦型LPCVDによりポリシリコンを埋め込み、ポリシリコンのエッチバックをおこなう。側壁酸化後、トレンチ内に導電性のポリシリコンを充填する。メタルを直接堆積する事は、トレンチが深くなると難しい。ポリシリコンは、縦形LP-CVD装置により、ボロンドープポリシリコンを堆積した。一例として、温度は550℃、堆積膜厚は1.024μm、時間は10時間、後処理として850℃30分の熱処理をおこなう。堆積したポリシリコンをエッチバックで平坦化し、ショットキ面を露出させる。ポリシリコンのエッチバックにはCDEを用いた。エッチバックガスはCF_(4):O_(2)=1:2で、圧力は70Pa、時間は約400秒を要する。エッチバックによって、ポリシリコン面に約1.0μm弱の窪みが生じるが、シリコン面はSi_(3)N_(4)膜で保護されているので侵されない。図10(c)
【0018】次にSi_(3)N_(4)膜及びSiO_(2)膜除去の後表面にショットキバリアメタル1を堆積する。図10(d)」

カ.効果
・「【0019】
【発明の効果】以上の説明から明らかなように本発明によれば逆方向電圧が高く、かつ逆方向漏れ電流の少ないダイオードが提供でき実用上の効果は大きい。」

キ.図面
・「本発明の一実施例(断面図)」(「【図面の簡単な説明】」)を図示する図2には、n^(+)の半導体層とn型の半導体層とを積層してなる半導体基板の、前記n型の半導体層に複数のトレンチ部が形成されていることが、開示されている。
・同図から、「トレンチTは底の角を丸くし、又、酸化膜8は周辺部フィールドプレートに連続している。基板及びトレンチ上面を平坦化」し「てショッキー金属層1を接合させる。最外側のトレンチ間に薄いp^(+)拡散層を形成する。」という、引用例1の第1頁左下欄第10?14行に記載された態様が、見て取れる。
・「本発明実施例の製造工程断面図」(「【図面の簡単な説明】」)を図示する図10には、半導体基板上に、複数のトレンチ構造を同時に形成することが、開示されている。

4-2.引用発明
前記オの段落【0017】に、図10(c)を説明して、「堆積したポリシリコンをエッチバックで平坦化し、ショットキ面を露出させる。」と記載されている。しかし、図10(c)には、n型のシリコン層の表面に形成されたSiO_(2)膜が露出していることが図示されているので、前記「ショットキ面を露出させる」とは、ショットキ面となるn型のシリコン層がそのまま露出することを意味するのではなく、SiO_(2)膜が形成されたショットキ面となるn型のシリコン層が露出することを意味することは、明らかである。
また、前記オの段落【0018】に、図10(d)を説明して、「次にSi_(3)N_(4)膜及びSiO_(2)膜除去の後」と記載されている。しかし、前記オの段落【0016】には「選択酸化の後、Si_(3)N_(4)膜をCDEでエッチングした。」と記載され、前記図10(c)には既にSi_(3)N_(4)膜は図示されていない。したがって、前記段落【0018】の上記記載は、「次にSiO_(2)膜除去の後」の誤記であることは、明らかである。

したがって、ア?キから、引用例1には、次の発明(以下「引用発明」という。)が記載されている。
「n^(+)の半導体層とn型のシリコン層とを積層してなる半導体基板の、前記n型のシリコン層の表面を酸化してSiO_(2)膜を形成し、その上にSi_(3)N_(4)膜及びPSG膜をこの順で堆積する工程と、
前記SiO_(2)膜、Si_(3)N_(4)膜及びPSG膜からなる複合膜を、複数箇所のトレンチエッチの為のハードマスクにするため、写真によってパターニングする工程と、
前記トレンチエッチを行い、夫々所定の巾、深さ、間隔をもって配設されている複数のトレンチを、前記n型のシリコン層に形成する工程と、
前記トレンチエッチの後、前記PSG膜のみを選択除去し、また、ケミカルドライエッチにより前記トレンチの底部の角を丸める工程と、
その後、前記Si_(3)N_(4)膜を、ショットキ表面に厚いSiO_(2)膜が形成されないようにするとともに該SiO_(2)膜が表面に露出する面積をできるだけ小さくする選択酸化に利用して、前記厚いSiO_(2)膜を各トレンチの側壁に形成する工程と、
前記選択酸化の後、前記Si_(3)N_(4)膜をエッチングする工程と、
引き続き、前記各トレンチ内に導電性のボロンドープポリシリコンを堆積・充填する工程と、
前記堆積したポリシリコンをエッチバックで平坦化して、前記SiO_(2)膜が形成された前記ショットキ表面を露出させて、前記エッチバックによって、前記ポリシリコンの表面に約1.0μm弱の窪みを生じさせる工程と、
前記SiO_(2)膜を除去した後に、前記ショットキ表面及び前記ポリシリコン表面にショットキバリアメタル1を堆積する工程と、
を含むことを特徴とするショットキバリアダイオードの製法。」

4-3.引用例2の記載
当審の拒絶理由通知で「引用例2」として引用された、本願の本願の優先権主張の日前に日本国内において頒布された刊行物である特開平05-283518号公報(以下「引用例2」という。)には、「半導体装置の製造方法」(発明の名称)に関して、図面とともに、次の記載がある。

ア.「【0009】
【作用】上記のような発明において、耐酸化性被膜をマスクとしシリコン基板を酸化し第一のシリコン酸化膜を形成する際、図3に示すように、幅の狭い溝103aには、第一のシリコン酸化膜103は薄く成長し凹部が残存する。また、幅の広い溝103bには、第一のシリコン酸化膜103は厚く成長し凹部をほぼ埋める。その後更に、シリコン基板全面に第二のシリコン酸化膜104を堆積させ、幅の狭い溝103a内の上記凹部を埋め込み、表面を平坦しシリコン基板をエッチバックするのでシリコン基板の素子分離領域となる多種の幅のフィ-ルド領域にシリコン酸化膜を完全に埋め込むことができる。」

イ.「【0011】まず図1に示すように、シリコン基板101上に薄い例えば約1000?2000オングストロ-ム程度の厚さのシリコン窒化膜102を形成する。更に、周知のリソグラフィ-技術を用いて耐酸化性被膜、例えばシリコン窒化膜102を所定のパタ-ンに形成する。上記シリコン窒化膜102は、素子分離領域の形成予定位置に溝を形成するためのもので、素子分離領域幅に対応した幅の窓部102a、102bを有している。次に図2に示すように、上記シリコン窒化膜102を用いて所望の深さまでシリコン基板101をエッチング、例えばスパッタエッチングして複数の溝、例えば幅の狭い溝103a及び幅の広い溝103bを形成する。具体的には、一面のシリコン窒化膜102を形成した後、溝103a、103bをきるためにレジストをマスクとしてシリコン窒化膜102及びシリコン基板101を反応性スパッタエッチングする。例えば、CF_(4)ガスを用い、ガス圧5×10^(-5)torr、RF入力0.5W/cm^(2)の条件でエッチングを行う。反応性粒子が試料界面に垂直に衝突し、スパッタリングと化学反応とによりエッチングが進行するため、サイドエッチングがなくエッチング壁面の傾斜角はほとんどなく溝はほぼ垂直となる。次に図3に示すように、例えば、1atm、1000℃で5時間、酸素及び水蒸気雰囲気中で、シリコン基板を酸化させる。一方、図12は、縦軸は、第一の酸化膜(フィ-ルド酸化膜)の膜厚を示し、横軸は、パタ-ン化されたシリコン窒化膜間の幅を示した図である。これによると、シリコン窒化膜間の幅が大きいほど、即ち幅の広い溝ほど第一の酸化膜の膜厚は大きく、シリコン窒化膜間の幅が小さいほど、即ち幅の狭い溝ほど第一の酸化膜の膜厚は小さい。これより、幅の広い溝では幅の狭い溝に比べ、縦方向への酸化剤の拡散が活発であることがわかる。以上より、図3において、幅の狭い溝103aには、第一のシリコン酸化膜103は薄く成長し凹部が残存する。また、幅の広い溝103bには、第一のシリコン酸化膜103は厚く成長し凹部をほぼ埋める。次に図4に示すように、シリコン基板101上のシリコン窒化膜102を剥離除去し、更に、CVD法によりシリコン基板101全面に第二のシリコン酸化膜104を堆積させ、上記幅の狭い溝103aの凹部を埋め込み、表面を平坦にする。次に図5に示すように、上記第一、第二のシリコン酸化膜103、104をエッチバックし素子形成領域のシリコン基板101を露出させ、素子分離領域を形成する。その後、素子形成領域に通常の方法により所望の素子を形成する。」

ウ.図3からは、シリコン窒化膜102の下のシリコン基板101上に、前記シリコン窒化膜102の下までシリコン酸化膜103が形成されていること、幅の狭い溝103aにおいては、前記シリコン窒化膜102の下の前記シリコン基板102の当該幅の狭い溝103aの側面に前記シリコン酸化膜103が成長していることが、開示されている。

5.対比
5-1.対比
本願発明と引用発明とを対比する。

ア.引用発明の「n^(+)の半導体層とn型のシリコン層とを積層してなる半導体基板」は、本願発明の「第1の導電型を有するシリコン基板」に相当する。
したがって、引用発明の「n^(+)の半導体層とn型のシリコン層とを積層してなる半導体基板の、前記n型のシリコン層の表面を酸化してSiO_(2)膜を形成し、その上にSi_(3)N_(4)膜及びPSG膜をこの順で堆積する工程」と、本願発明の「第1の導電型を有するシリコン基板の表面の上に、窒化膜を直に形成する工程」とは、いずれも、第1の導電型を有するシリコン基板の表面の上に、窒化膜を形成する工程である点で共通する。

イ.引用発明の「前記SiO_(2)膜、Si_(3)N_(4)膜及びPSG膜からなる複合膜を、複数箇所のトレンチエッチの為のハードマスクにするため、写真によってパターニングする工程」において、「複合膜」は「パターニング」により「複数箇所のトレンチエッチの為のハードマスク」になるのであるから、該「パターニング」によって、互いに離間した複数のエッチング用のウィンドーが形成されることは明らかである。
したがって、引用発明の「前記SiO_(2)膜、Si_(3)N_(4)膜及びPSG膜からなる複合膜を、複数箇所のトレンチエッチの為のハードマスクにするため、写真によってパターニングする工程」と、本願発明の「前記窒化膜に、互いに離間した複数のウィンドーを区画するため、パターン形成する工程」とは、いずれも、膜に、互いに離間した複数のウィンドーを区画するため、パターン形成する工程である点で共通する。

ウ.引用発明の「前記トレンチエッチを行い、夫々所定の巾、深さ、間隔をもって配設されている複数のトレンチを、前記n型のシリコン層に形成する工程」は、本願発明の「前記ウィンドーを介してエッチングを行い、前記シリコン基板の表面から内部に向かって下方に延びる、互いに離間した複数のトレンチを形成する工程」に相当する。

エ.引用発明は「その後、前記Si_(3)N_(4)膜を、ショットキ表面に厚いSiO_(2)膜が形成されないようにするとともに該SiO_(2)膜が表面に露出する面積をできるだけ小さくする選択酸化に利用して、前記厚いSiO_(2)膜を各トレンチの側壁に形成する工程」を有している。そして、引用発明の「ショットキバリアダイオードの製法」は、前記「厚いSiO_(2)膜を各トレンチの側壁に形成する工程」を実行するまでに、犠牲酸化膜を形成することも、該犠牲酸化膜をエッチングすることも、行っていない。
したがって、引用発明の「その後、前記Si_(3)N_(4)膜を、ショットキ表面に厚いSiO_(2)膜が形成されないようにするとともに該SiO_(2)膜が表面に露出する面積をできるだけ小さくする選択酸化に利用して、前記厚いSiO_(2)膜を各トレンチの側壁に形成する工程」と、本願発明の「犠牲酸化膜の形成とエッチングを行わないことにより、前記互いに離間した複数のトレンチの内壁の頂部に酸化膜を形成することなく、前記互いに離間した複数のトレンチの内壁を最終的に使用される酸化膜によって被覆する工程」とは、いずれも、犠牲酸化膜の形成とエッチングを行うことなく、前記互いに離間した複数のトレンチの内壁を最終的に使用される酸化膜によって被覆する工程である点で共通する。

オ.引用発明の「引き続き、前記各トレンチ内に導電性のボロンドープポリシリコンを堆積・充填する工程」において、「ポリシリコン」は、「ボロン」が「ドープ」されることで、p型のシリコンという導電体になっている。そして、「各トレンチ」は、前記「間隔をもって配設されている複数のトレンチを、前記n型のシリコン層に形成する工程」において、「間隔をもって配設され」るように「n型のシリコン層に形成」されたものであるから、互いに離間している。
したがって、引用発明の「引き続き、前記各トレンチ内に導電性のボロンドープポリシリコンを堆積・充填する工程」は、本願発明の「前記互いに離間した複数のトレンチを、第2の導電型をもつ導電体によって充填する工程」に相当する。

カ.引用発明の「前記堆積したポリシリコンをエッチバックで平坦化して、前記SiO_(2)膜が形成された前記ショットキ表面を露出させて、前記エッチバックによって、前記ポリシリコンの表面に約1.0μm弱の窪みを生じさせる工程」により、「前記SiO_(2)膜が形成された前記ショットキ表面」が「露出」するように、「堆積」した「導電性のボロンドープポリシリコン」が「エッチングバック」されて除去されると認められる。
したがって、引用発明の「前記堆積したポリシリコンをエッチバックで平坦化して、前記SiO_(2)膜が形成された前記ショットキ表面を露出させて、前記エッチバックによって、前記ポリシリコンの表面に約1.0μm弱の窪みを生じさせる工程」と、本願発明の「前記導電体の頂面が前記シリコン基板の前記表面より下になるように、前記導電体のエッチングを行うことにより、前記シリコン基板の前記表面から前記導電体を除去する工程」とは、いずれも、前記導電体のエッチングを行うことにより、前記シリコン基板の前記表面から前記導電体を除去する工程である点で共通する。

キ.そして、引用発明の「ショットキバリアダイオード」は「トレンチ」構造を有している。
したがって、引用発明の「ショットキバリアダイオードの製法」は、本願発明の「トレンチ型ショットキ・バリア半導体装置の製造方法」に相当する。

5-2.一致点及び相違点
そうすると、本願発明と引用発明の一致点及び相違点は、次のとおりとなる。

《一致点》
「第1の導電型を有するシリコン基板の表面の上に、窒化膜を形成する工程と、
膜に、互いに離間した複数のウィンドーを区画するため、パターン形成する工程と、
前記ウィンドーを介してエッチングを行い、前記シリコン基板の表面から内部に向かって下方に延びる、互いに離間した複数のトレンチを形成する工程と、
犠牲酸化膜の形成とエッチングを行うことなく、前記互いに離間した複数のトレンチの内壁を最終的に使用される酸化膜によって被覆する工程と、
前記互いに離間した複数のトレンチを、第2の導電型をもつ導電体によって充填する工程と、
前記導電体のエッチングを行うことにより、前記シリコン基板の前記表面から前記導電体を除去する工程と、を含むことを特徴とするトレンチ型ショットキ・バリア半導体装置の製造方法。」

《相違点》
《相違点1》
本願発明は、第1の導電型を有するシリコン基板の表面の上に「窒化膜を直に形成する」のに対して、引用発明は、前記n型のシリコン層の表面を「酸化してSiO_(2)膜を形成し、その上にSi_(3)N_(4)膜及びPSG膜をこの順で堆積する」点。

《相違点2》
本願発明は「窒化膜」に「パターン形成する」のに対して、引用発明は「SiO_(2)膜、Si_(3)N_(4)膜及びPSG膜からなる複合膜」を「パターニングする」点。

《相違点3》
本願発明は「前記互いに離間した複数のトレンチの内壁の頂部に酸化膜を形成することなく」前記互いに離間した複数のトレンチの内壁を最終的に使用される酸化膜によって被覆するのに対して、引用発明は「前記Si_(3)N_(4)膜を、ショットキ表面に厚いSiO_(2)膜が形成されないようにするとともに該SiO_(2)膜が表面に露出する面積をできるだけ小さくする選択酸化に利用して」前記厚いSiO_(2)膜を各トレンチの側壁に形成する点。

《相違点4》
本願発明は「前記導電体の頂面が前記シリコン基板の前記表面より下になるように、前記導電体のエッチングを行う」のに対して、引用発明は「前記堆積したポリシリコンをエッチバックで平坦化」して「前記エッチバックによって、前記ポリシリコンの表面に約1.0μm弱の窪みを生じさせる」点。

6.当審の判断
6-1.各相違点についての検討
ア.まず、本願発明の「犠牲酸化膜の形成とエッチングを行わないことにより、前記互いに離間した複数のトレンチの内壁の頂部に酸化膜を形成することなく、前記互いに離間した複数のトレンチの内壁を最終的に使用される酸化膜によって被覆する工程」における、「トレンチの内壁の頂部」に「形成すること」がない「酸化膜」の意義について検討する。

イ.上記の点に関して、本願明細書には、
「【0003】
図1?図4は、トレンチ型ショットキ・ダイオードを形成するためのLOCOS(局所酸化)プロセスを示す。シリコンウエハ10は、N^(+)型基板と、この上に形成されたN^(-)型エピタキシャル層とからなっている。シリコンウエハ10の上には、厚さ200?500Åの二酸化ケイ素からなる公知のパッド用酸化膜12が形成されている。また、パッド用酸化膜12の上には、窒化膜14(Si_(3)N_(4))が蒸着されている。
【0004】
次に、トレンチ形成用のマスクを形成し、さらにフォトリソグラフィー技術を用いて、これに複数の平行なウィンドーを形成する。シリコンウエハ10には、エッチングによって、図2に示すようなトレンチ16が、平行に複数個形成される。この後、犠牲酸化膜を成長させるが、この犠牲酸化膜は、ウェットエッチングされる。この間、パッド用酸化膜も、図2に示すように、エッチングされ、アンダーカット部分が生じる。
【0005】
ついで、ゲート酸化膜(厚さ500Å)を、トレンチ16の内壁に成長させる。この間、窒化膜14の突出した縁部は、アンダーカット部分で成長するゲート酸化膜によって押し上げられる。ついで、窒化膜14を除去した後、ポリシリコン層を蒸着する。このポリシリコン層は、ホウ素イオンをドーピングした後、エッチバックされる。
【0006】
最後に、パッド用酸化膜をエッチングすると、トレンチの入口縁部には、図4に示すような鳥のくちばし形状の酸化物が残るが、これは、完成後の半導体装置のリーク電流特性を低下させる。」、
「【0010】
これらの工程を省くことによって、マスクの数と、これに関連する工程を削減することができる。さらに、トレンチの縁部に有害な「鳥のくちばし」形状の酸化物が形成されるのを回避することもできる。したがって、本発明によれば、半導体装置のリーク電流特性を改善して、収率を高めることができる。」、
と記載されている。

すなわち、本願明細書の発明の詳細な説明には、
パッド用酸化膜12の上に窒化膜14が形成されたシリコンウエハ10にトレンチ16を複数個形成した後、犠牲酸化膜を成長させ、この犠牲酸化膜をエッチングすると、前記パッド用酸化膜もエッチングされ、トレンチの入口縁部にアンダーカット部分が生じる。ついで、前記トレンチ16の内壁にゲート酸化膜を成長させた後、最後に、前記パッド用酸化膜もエッチングすると、トレンチの入口縁部には、前記ゲート酸化膜を成長させた際に前記アンダーカット部分で成長したゲート酸化膜が、鳥のくちばし形状の酸化物となって残ってしまうこと、しかし、前記犠牲酸化膜の成長と該犠牲酸化膜のエッチングの各工程を省くことにより、トレンチの縁部に有害な「鳥のくちばし」形状の酸化物が形成されることを回避できること、が記載されている。
そして、本願明細書の発明の詳細な説明には、「トレンチの内壁の頂部」の近傍に「形成」されると好ましくない、有害な「酸化膜」については、「犠牲酸化膜の形成とエッチング」を行うことにより形成される前記トレンチの縁部の「鳥のくちばし形状の酸化物」の他には記載がない。

さらに、審判請求書には、「請求の理由」として、「3.本願発明が特許されるべき理由」の「2)拒絶理由に対する意見」の項には、
「本願発明は、請求項1における「シリコン基板の上に、窒化膜を直に形成する工程」を有する点、及び請求項13における「第1の導電型を有するシリコン基板の片面に、直に窒化膜を形成する工程」を有する点において共通した特徴を有し、これにより、「トレンチ内壁の頂部に酸化膜を形成することなく、トレンチの内壁を最終的に使用される酸化膜によって被覆」、及び「窒化膜と半導体基板の界面に、前記メサに沿って、互いに離間した複数の鳥のくちばし形状の酸化物が形成されることのないよう、犠牲酸化膜を形成することなく、トレンチの側壁と底面に酸化膜を形成」することが可能となり、マスク数や工程数を削減することができ、トレンチの縁部における不所望な「鳥のくちばし」形状の酸化物の形成を回避することができます(出願当初明細書の段落0010)。」、
と記載されている。すなわち、請求項1における「トレンチ内壁の頂部」の「酸化膜」と、前記「トレンチの縁部における不所望な「鳥のくちばし」形状の酸化物」とを、同等のものとして記載している。

したがって、本願発明の「犠牲酸化膜の形成とエッチングを行わないことにより」、「形成すること」がない「前記互いに離間した複数のトレンチの内壁の頂部」の「酸化膜」とは、本願明細書の発明の詳細な説明に記載された、「犠牲酸化膜の形成とエッチング」を行うことにより「トレンチの内壁の頂部」の縁部に「形成」されてしまう鳥のくちばし形状の「酸化膜」を意味すると認められる。

ウ.これに対して、引用発明の「n型のシリコン層」上には「Si_(3)N_(4)膜」の下に「SiO_(2)膜」が形成されるものの、引用発明の「ショットキバリアダイオードの製法」は、前記「5-1.対比」の項のエで指摘したように、「厚いSiO_(2)膜を各トレンチの側壁に形成する工程」を実行するまでに、犠牲酸化膜を形成することも、該犠牲酸化膜をエッチングすることも、行わない。
したがって、引用発明において、「前記Si_(3)N_(4)膜」を「選択酸化に利用して、前記厚いSiO_(2)膜を各トレンチの側壁に形成する」に際して、本願発明における上記の意味での「複数のトレンチの内壁の頂部」に「形成」される「酸化膜」は、当然に形成されない。
よって、引用発明は、本願発明と同様に、「犠牲酸化膜の形成とエッチングを行わないことにより、前記互いに離間した複数のトレンチの内壁の頂部に酸化膜を形成することなく」、「選択酸化」によって「前記厚いSiO_(2)膜を各トレンチの側壁に形成する工程」を有するものである。
以上から、相違点3は実質的な相異点ではない。

エ.ところで、本願の請求項1の「犠牲酸化膜の形成とエッチングを行わないことに」より「トレンチ」「内壁の頂部に酸化膜を形成することなく」との発明特定事項は、平成20年11月6日に提出された手続補正書に基づく手続補正によるものであるが、同日に提出された意見書において、この補正を説明して、「請求項1については、「前記トレンチ内壁の頂部に鳥のくちばし形状の酸化物が残存することのないよう」を削除し、表現を若干訂正しました。」としている。
すなわち、本願発明の「複数のトレンチの内壁の頂部」に「形成」されてしまう「酸化膜」は、「トレンチ内壁の頂部」に残存してしまう「鳥のくちばし形状の酸化物」以外の「酸化膜」に必ずしも限定されない旨を、前記意見書は主張していると認められる。
もっとも、前記イで指摘したように、本願明細書の発明の詳細な説明には、「トレンチの内壁の頂部」の近傍に「形成」されると好ましくない「酸化膜」については、「犠牲酸化膜の形成とエッチング」を行うことにより形成される前記「鳥のくちばし形状の酸化物」以外には記載されていない。
しかしながら、平成20年11月6日に提出された意見書の主張を踏まえ、本願発明の「前記互いに離間した複数のトレンチの内壁の頂部」の「酸化膜」を、仮に、「犠牲酸化膜の形成とエッチング」を行うことにより「トレンチの内壁の頂部」の縁部に「形成」されてしまう鳥のくちばし形状の「酸化膜」に必ずしも限定されない、単なる、前記「トレンチの内壁の頂部」の近傍の「酸化膜」を意味するとして、相違点1?3について検討する。

オ.さて、引用発明は、「n型のシリコン層の表面を酸化してSiO_(2)膜を形成し、その上にSi_(3)N_(4)膜及びPSG膜をこの順で堆積する」ことで形成した「前記SiO_(2)膜、Si_(3)N_(4)膜及びPSG膜からなる複合膜」を利用して、「ショットキバリアダイオード」を製造している。そのため、引用発明は、「前記PSG膜のみを選択除去」する工程と、「前記Si_(3)N_(4)膜をエッチングする工程」と「前記SiO_(2)膜を除去」する工程とが、それぞれ、別々に必要である。

カ.ここで、製造工程の工程数を低減するとともに、製造工程におけるエッチング等の工程において一時的に必要となる膜をより単純化することは、半導体装置の製造方法一般に共通する課題である。

キ.そして、引用例2には、前記「4-3.引用例2の記載」の項で摘記したように、シリコン基板上に直に薄いシリコン窒化膜を形成し、リソグラフィ-技術を用いて前記シリコン窒化膜を所定のパタ-ンにし、前記シリコン窒化膜を用いて前記シリコン基板をエッチングして所望の深さを有する幅の狭い溝を形成し、前記シリコン基板を熱酸化させることで、前記シリコン基板の前記幅の狭い溝の側面に、シリコン酸化膜を薄く成長させて凹部を残存させることが、記載されている。
上記の、半導体基板上に直に形成した窒化膜のみをマスクとして用いて、前記半導体基板をエッチングして所望の深さを有するトレンチ等の幅の狭い溝を形成するとともに、前記窒化膜のみを用いて、前記トレンチ等の幅の狭い溝の側面に酸化膜を成長させるという方法は、引用例2に加えて以下のス及びセにも記載され、トレンチ等の幅の狭い溝の側面に酸化膜を成長させる方法として、従来より周知の技術である。

また、窒化膜のみを、ポリシリコンのエッチングに際してのエッチングストッパ用の膜として用いることは、半導体製造方法において周知慣用の技術であるが(要すれば、特開平07-254594号公報の段落【0015】?【0018】、及び、特開2000-228503号公報の段落【0029】?【0031】を参照のこと。)、さらに、半導体基板に設けられたトレンチ等の開口部にポリシリコンを充填するに際して利用するために、前記半導体基板表面に窒化膜のみを形成し、前記窒化膜上に堆積されたポリシリコンをエッチングするときに前記窒化膜をエッチングストッパ用の膜として用いることも、以下のソ及びタに記載されるように、従来より周知の技術である。

ク.引用発明の「トレンチ」は、引用例1の図2及び図10を参照すれば、十分に幅の狭い溝であると認められる。
したがって、引用発明の「ショットキバリアダイオードの製法」の製造工程をより単純化させるとともに、その「SiO_(2)膜、Si_(3)N_(4)膜及びPSG膜からなる複合膜」をより単純化するために、引用発明において、「トレンチエッチ」におけるマスクのウィンドを区画するための「膜」として「n型のシリコン層の表面を酸化してSiO_(2)膜を形成し、その上にSi_(3)N_(4)膜及びPSG膜をこの順で堆積」して、前記「SiO_(2)膜、Si_(3)N_(4)膜及びPSG膜からなる複合膜」を「写真によってパターニングする」ことに代えて、上記各周知の技術のように、窒化膜である「Si_(3)N_(4)膜」のみを「n型のシリコン層の表面」に直に形成するとともに、前記窒化膜である「Si_(3)N_(4)膜」を「パターニングする」ことは、当業者であれば、当然に想起し得たものと認められる。

ケ.ところで、引用例1の一実施例を示す図10(c)を見ると、各トレンチの側壁に厚いSiO_(2)膜を形成した後に、各トレンチの側壁の頂部の直上において、n型のシリコン層の表面に露出していること、同図10(d)を見ると、前記n型のシリコン層の表面に露出した各トレンチの側壁及びポリシリコンの上に「ショットキバリアメタル1」が「堆積」されていることが、見て取れる。
しかしながら、同様に引用例1の一実施例を示している図2には、前記「4-1.引用例1の記載」の「キ.図面」の項で記載したとおり、「基板及びトレンチ上面を平坦化」し「てショッキー金属層1を接合させる。」という構成が開示されている。すなわち、「SiO_(2)膜を除去した」後の「n型のシリコン層の表面」である「ショットキ表面」とトレンチ上面である「ポリシリコン表面」とが概ね面一であり、その上に「ショットキバリアメタル1」が「堆積」されているという態様が、図示されている。
そして、引用発明の「前記厚いSiO_(2)膜を各トレンチの側壁に形成する工程」は、「前記Si_(3)N_(4)膜を、ショットキ表面に厚いSiO_(2)膜が形成されないようにするとともに該SiO_(2)膜が表面に露出する面積をできるだけ小さくする選択酸化に利用して」行う工程である。
してみれば、引用発明において、「n型のシリコン層の表面を酸化してSiO_(2)膜を形成し、その上にSi_(3)N_(4)膜及びPSG膜をこの順で堆積する」ことに代えて、窒化膜である「Si_(3)N_(4)膜」のみを「n型のシリコン層の表面」に直に形成するときにおいても、「ショットキ表面に厚いSiO_(2)膜が形成されないようにするとともに該SiO_(2)膜が表面に露出する面積をできるだけ小さくする」ために、「選択酸化」によって「前記厚いSiO_(2)膜を各トレンチの側壁に形成する」に際して、引用例1の図2のように「基板及びトレンチ上面を平坦化」するために、「形成」する「厚いSiO_(2)膜」が各トレンチの側壁の頂部の直上において基板をなす「n型のシリコン層」の表面に「露出」しないように、「選択酸化」の条件を設定することは、当業者が容易に想到し得たものと認められる。

コ.以上、オ?ケから、引用発明において、「トレンチエッチ」におけるマスクのウィンドを区画するための「膜」として、窒化膜である「Si_(3)N_(4)膜」のみを「n型のシリコン層の表面」に直に形成して相違点1に係る構成とするとともに、前記窒化膜である「Si_(3)N_(4)膜」を「パターニング」して相違点2に係る構成とし、前記「膜」を利用して行う、「ショットキ表面に厚いSiO_(2)膜が形成されないようするとともに該SiO_(2)膜が表面に露出する面積を小さく」して「厚いSiO_(2)膜を各トレンチの側壁に形成する」前記「選択酸化」の条件を、「形成」する前記「厚いSiO_(2)膜」が「各トレンチの側壁」の頂部の直上において「n型のシリコン層」の表面に「露出」しないように設定することにより、「各トレンチの側壁」の頂部に「SiO_(2)膜」が形成されないようにして相違点3に係る構成とすることは、当業者が容易に想到し得たものと認められる。

サ.そして、引用発明は「前記ポリシリコンをエッチバックする」ことで、「前記堆積したポリシリコンを平坦化して、前記SiO_(2)膜が形成された前記ショットキ表面を露出させて、これによって、前記ポリシリコンの表面に約1.0μm弱の窪みを生じさせる」ものである。
したがって、上記コのように、窒化膜である「Si_(3)N_(4)膜」のみを「n型のシリコン層の表面」に直に形成するとともに、「厚いSiO_(2)膜」が「各トレンチの側壁」の頂部の直上において「n型のシリコン層」の表面に「露出」しないように「選択酸化」された「半導体基板」上に「堆積・充填」された「導電性のボロンドープポリシリコン」を「エッチバックする」とき、前記「厚いSiO_(2)膜」が「各トレンチの側壁」の頂部の直上において「n型のシリコン層」の表面に「露出」していないのであるから、「ショットキ表面」となる「露出」した「n型のシリコン層の表面」と「各トレンチ」部分の「ポリシリコン表面」とは、概ね面一になるものの、「各トレンチ」部分の「ポリシリコン表面」には「約1.0μm弱の窪み」が形成されると認められる。
このとき、当然に、「前記ポリシリコンの表面」は「前記ショットキ表面」より下になり、相違点4に係る構成となると認められる。

シ.付言すれば、本願発明の「前記互いに離間した複数のトレンチの内壁の頂部に酸化膜」の語句の意味を、本願明細書の記載に基づいて解釈するときは、相違点3が実質的な相異点でなくなるのであるから、相違点1、相違点2及び相違点4に係る構成とすることは、上記と同じ理由により、当業者が容易に想到し得たものと認められる。

ス.本願の本願の優先権主張の日前に日本国内において頒布された刊行物である特開平11-054608号公報には、「半導体装置及びその製造方法」(発明の名称)に関して、図2(a)?(c)とともに、次の記載がある。
・「【0001】
【発明の属する技術分野】本発明は半導体基板に形成される複数の素子間を分離するためのトレンチ(溝)構造の素子分離構造を有する半導体装置とその製造方法に関する。」

・「【0013】次に、本発明の第2の実施形態を図2を用いて説明する。先ず、図2(a)のように、P型シリコン基板1にイオン注入法などを用いて、Nウェル層2を形成し、かつ、CVD法を用いてシリコン窒化膿13をNウェル層2の表面に堆積する。次に、リソグラフィ法とドライエッチング法などを用いて、幅約0.4μmの素子分離のためのトレンチ3を前記P型シリコン基板1に達するまで形成する。次に、図2(b)のように、前記シリコン窒化膿13をマスクにした熱酸化法により、前記N型ウェル層2の表面の酸化を防止しながら、トレンチ3の側壁と底部を選択的に覆うように厚さ約0.1μmのシリコン酸化膜14を形成する。
【0014】次いで、図2(c)のように、ウェットエッチング法などを用いて、前記シリコン窒化膜13を除去した後、熱酸化法を用いて改めてNウェル層2の表面およびトレンチ3の側壁と底部を覆うように厚さ約5nmのゲート酸化膜4Aを形成する。……(以下、省略)」

セ.本願の本願の優先権主張の日前に日本国内において頒布された刊行物である特開2002-064210号公報には、「ショットキー電界効果トランジスタ」(発明の名称)に関して、図1(a)?(b)、図6(a)?(b)とともに、次の記載がある。
・「【0018】
【発明の実施の形態】本発明に基づくショットキー電界効果トランジスタ(SFET)スイッチ10の断面図を図1(a)及び図1(b)に示す。図1(a)のスイッチ10は電流遮断状態、図1(b)は導電状態のスイッチ10である。本実施例において、スイッチは、高濃度にドープされたn^(+)部分104を有するシリコン基板102から形成されており、n^(+)部分104上には低濃度にドープされたn^(-)エピタキシャル層(エピ層)またはドリフト領域106が成長している。n^(+)部分104は通常ドーピング濃度が2×10^(19)cm^(-3)になるまでヒ素でドープする。セグメント108A及び108Bからなるトレンチ108は、基板102上に形成され、トレンチセグメントはメサ110によって隔絶されている。金属層112を基板102上に蒸着し、メサ110の上部表面で整流性ショットキーインターフェイス114を形成した。各トレンチセグメント108A、108B(集合的にトレンチ108と呼ぶこともある)は、n型ドーパント(通常はリン)でドープされた導電ゲート材料(本実施例ではポリシリコン)を含む。ポリシリコンゲートは、誘電層118によって基板102及び金属層112から絶縁されている。誘電層118は、本実施例では二酸化ケイ素である。図示されている通り、誘電層118はトレンチ108の側壁に隣接する薄層部分と、トレンチ上部及びの底部の厚層部分118A、118Bを有する。」

・「【0025】或る実施例では、図1(a)及び図1(b)に示すように、p型領域120はメサ110外部での移植によって基板102内に形成される。p型領域は基板102の残りのn型部分とpn接合122を形成する。これは、所望の電圧においてトレンチ構造を保護し、特にゲート誘電層118にホットキャリヤが注入される点に電界強さが達しないようにするようなクランピングダイオードに相当する。……(以下、省略)」

・「【0028】図1に示したSFET10の製造工程の段階を図6(a)及び図6(b)に示す。公知のn型エピタキシャルリアクタを用いてn^(+)シリコン部分104上にn-エピ層106を成長させた。本実施例においてはエピ層106には2層以上の副層(sublayer)が含まれ、上部副層は厚さ3.7μmで平均ドーピング濃度が2×10^(15)cm^(-3)であり、下部副層は厚さ0.5μmで平均ドーピング濃度が3×10^(17)cm^(-3)である。薄いパッド酸化層602及び窒化ケイ素層604をエピ層106の上部表面に形成し、トレンチ108が配置される位置にある開口によりパターンをなした。例えば、パッド酸化層602の厚さを30nm、窒化ケイ素層604の厚さを150nmとすることができる。トレンチ108は、好適にはドライエッチングによりエピ層を貫通してn^(+)シリコンまでカッティングして形成した。トレンチの壁上に犠牲酸化層を成長させ、トレンチ形成中に発生した欠陥を削除するべくエッチバックした。或る実施例において、トレンチ108は、幅0.8μm、深さ2.2μmで、横方向に0.4μm離れていた。
【0029】図6(a)に示すように、トレンチの側壁及び床部にゲート酸化層118を熱成長させた。例えば、1990年4月3日に公開されたBlanchardの米国特許第4,914,058号及び2000年6月8日に出願されたGilesらの米国出願[Attorney Docket No. M-8200 US](これらは引用を以って本明細書の一部となす)に記載されている技術を用いて、厚層部分118Bをトレンチ108の下部に形成することが可能である。或いは、誘電層の厚層部分にポリシリコンプラグを入れてもよい。このことは、上記で参照した米国出願[Attorney Docket No. M-8200 US]及び2000年6月8日に出願されたNg らの[Attorney Docket No. 8492]に開示されており、これらの引用を以って本明細書の一部となす。例えば、トレンチ壁上の酸化層118の厚さを50nm、厚層部分118Bの厚さを200nmとすることができる。ポリシリコンをトレンチ内に蒸着し、エピ層106の表面より下のレベルまでエッチバックしてゲート電極116を形成した。ポリシリコンは、濃度10^(19)cm^(-3)のn型材料でドープした。例えば、ポリシリコンのエッチバックは、深さ0.1μmとすることができる溝606で開始した。
【0030】図6(b)に示すように、例えば、構造の上部表面に厚層部分118A及び通常平坦なトポロジーを形成するべく窒化層604をマスクとして用い、露出ポリシリコンを酸化厚さ0.2μmまで熱酸化した。窒化ケイ素層604及びパッド酸化層602を従来のエッチング剤で除去し、接触面積の自己配列定義(self-alignment definition)を生じさせる。専用のマスク及びドライエッチング(反応性イオンエッチング)工程を用いて厚層部分118Aを貫通してゲートへのコンタクト窓を開放させている場所もある。図1(a)及び図1(b)を参照されたい。金属層112をメサ110の上部表面及び厚層酸化層118Aに蒸着させ、ショットキーインターフェイス114を形成した。ポリシリコンゲートのドーピング濃度が高いため、金属層112はゲートコンタクト窓の位置にポリシリコンでオーム接点を形成した。フォトレジストマスクを用いて金属層112にパターンをなし、アノード及びゲート電極を形成した。金属層(図示せず)をn^(+)基板の裏側に蒸着し、カソードとのオーム接点を形成した。」
(なお、上記刊行物には、「トレンチの壁上に犠牲酸化層を成長させ、トレンチ形成中に発生した欠陥を削除するべくエッチバック(段落【0028】)」することが記載されている。しかし、「ショットキーインターフェイス114」となるのは、「窒化ケイ素層604」のみが直に形成された「エピ層106」の「メサ110の上部表面」であるから、上記刊行物のものにおいて、本願明細書に記載された「鳥のくちばし形状の酸化物」である「酸化膜」が形成されないことは明らかである。)

ソ.本願の本願の優先権主張の日前に日本国内において頒布された刊行物である特開2000-269220号公報には、「半導体装置の製造方法」(発明の名称)に関して、図4?図5とともに、次の記載がある。
・「【0043】次に、図4(d)に示すごとく、SiN層44をマスクにして、対SiNとの非常に高いエッチング条件を用いて(40(mTorr),1400(w),C_(4)F_(8)/CO/Ar=10/50/200(sccm))、下層部の層間絶縁層42にコンタクトホールのエッチングを行い、アルカリのウエット処理を行う。
【0044】次に図5(e)に示すごとく、配線材料43をコンタクトホールに成膜した。
【0045】次に図5(f)に示すごとく、CMPによりSiN層44をストッパーとして配線材料43の平坦化を行った。
【0046】次に図5(g)に示すごとく、層間絶縁層42′を成膜し、再度、層間絶縁層42′にコンタクトホールを形成した。
【0047】SiN層44はコンタクトホール形成エッチングプロセスでは、ボーダレスエッチングのストッパーとして寄与する。これにより、ボーダレスエッチングを抑制し、容易に配線を形成する事が可能である。特に、フリンジ幅の狭い混載のLogic部分、及びLogic部分には、非常に有効な技術である。
【0048】今回は、配線の材料として、Al,Al-Cuを使用しているが、ポリシリコン、タングステン、WSi,Nb等でも構わない。」

タ.本願の本願の優先権主張の日前に日本国内において頒布された刊行物である特開2001-007323号公報には、「半導体装置の製造方法」(発明の名称)に関して、図1?図4とともに、次の記載がある。
・「【0021】次に、2000Å程度のシリコン酸化膜4をLPCVD法によって堆積する。さらに、シリコン酸化膜4上には、LPCVD法によって、100Å程度の第2シリコン窒化膜5を形成する。この第2シリコン窒化膜5は、後に形成するポリシリコン層に対するエッチングストッパーとして機能する。
【0022】次に、図2に示すように、図示しないホトレジストをマスクとして、第2シリコン窒化膜5、シリコン酸化膜4及び第1シリコン窒化膜3を順次、エッチングし、ゲート電極の形成領域に開口部6を形成する。そして、この開口部6から、ボロンをイオン注入して、パンチスルー防止用のp型層7を形成する。このときの、イオン注入の加速電圧は、40KeV、ドーズ量は8×1012/cm2程度がパンチスルー防止効果を得るために適当である。
【0023】次に、図3に示すように、開口部6を充填すると共に、第2シリコン窒化膜5上に3000Åのポリシリコン層9をLPCVD法によって形成する。いま、開口部6の開口幅が0.4μm(4000Å)とすると、開口部6はポリシリコン層9によって充填される。開口部6の開口幅が0.3μmであるとすると、ポリシリコン層9の膜厚は2000Åあれば足りる。なお、ポリシリコン層9に代えてアモルファスシリコン層を用いても良い。ポリシリコン層9、アモルファスシリコン層は、後にゲート電極に加工されるため、リンをドープすることにより低抵抗化する。
【0024】次に、図4に示すように、ポリシリコン層9を全面エッチングして開口部6に充填されたポリシリコン層9のみを残す。第2シリコン窒化膜は、エッチングストッパーとして機能する。この部分がゲート電極10となる。この全面エッチングは、エッチバックでもよいが、CMP(Chemical Mechanical Polishing)によって行うことが好ましい。これにより、開口部6にのみ、精度良くポリシリコン層9を残すことができる。また、素子分離膜としてトレンチ分離膜2を用い、ポリシリコン層9及びシリコン酸化膜4を平坦化しているので、CMPを行うのに適しており、高精度にゲート電極10を加工できる。」
(なお、上記刊行物には、段落【0022】に「第2シリコン窒化膜5、シリコン酸化膜4及び第1シリコン窒化膜3を順次」設けることが記載されている。しかし、図2から明らかなように、前記「シリコン酸化膜4及び第1シリコン窒化膜3」は、エッチングされた部分が「開口部6」を形成しており、シリコン基板の一部をなすものである。)

6-3.小括
したがって、引用発明において、上記相違点1?4に係る構成とすることは、周知の技術を参酌すれば、当業者が容易に想到し得るものである。そして、本願発明の効果も、引用発明及び周知の技術から、当業者が予期し得たものである。


第3.結言
以上のとおり、本願発明は、引用発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2012-04-23 
結審通知日 2012-04-24 
審決日 2012-05-08 
出願番号 特願2004-521525(P2004-521525)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 棚田 一也青鹿 喜芳  
特許庁審判長 鈴木 匡明
特許庁審判官 近藤 幸浩
西脇 博志
発明の名称 トレンチ型ショットキ・バリア・ダイオード  
代理人 杉村 憲司  
代理人 竹沢 荘一  
代理人 英 貢  
代理人 荒木 淳  
代理人 森 浩之  
代理人 大倉 昭人  
代理人 下地 健一  
代理人 中馬 典嗣  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ