• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1263665
審判番号 不服2010-23960  
総通号数 155 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-11-30 
種別 拒絶査定不服の審決 
審判請求日 2010-10-25 
確定日 2012-09-19 
事件の表示 特願2004-191362「半導体装置及び強誘電体メモリ、半導体装置の製造方法」拒絶査定不服審判事件〔平成18年 1月12日出願公開、特開2006- 13319〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、平成16年6月29日の出願であって、平成21年12月25日付けの拒絶理由通知に対して、平成22年3月4日に手続補正書及び意見書が提出されたが、同年7月23日付けで拒絶査定がされ、これに対し、同年10月25日に審判請求がされるとともに手続補正書が提出され、平成23年12月9日付けの当審よりの審尋に対して、平成24年2月7日に回答書が提出されたものである。


第2.平成22年10月25日に提出された手続補正書による補正(以下「本件補正」という。)についての却下の決定

[補正却下の決定の結論]
本件補正を却下する。

[理由]
1.本件補正の内容
本件補正は、特許請求の範囲、明細書の発明の名称並びに発明の詳細な説明を補正するものであり、その内容は以下のとおりである。

〈補正事項a〉
本件補正前の請求項1の「前記第2電極と配線部材とを電気的に絶縁する第2絶縁部材」との記載を、本件補正後の請求項1においては、「前記第2電極と前記配線部材とを電気的に絶縁する第2絶縁部材」に補正する。

〈補正事項b〉
本件補正前の請求項1の、「導電部材が埋め込まれた複数の第1プラグ」、「電気的に接続するための複数の第2プラグ」及び「前記複数の第1プラグ及び前記複数の第2プラグ」との記載を、本件補正後の請求項1においては、それぞれ、「導電部材が埋め込まれた第1プラグ」、「電気的に接続するための第2プラグ」及び「前記第1プラグ及び前記第2プラグ」に補正する。

〈補正事項c〉
本件補正前の請求項1の「前記第1絶縁部材に形成され……埋め込まれた」との記載を、本件補正後の請求項1においては、「前記第1絶縁部材を貫通するように形成された第1コンタクトホールに……埋め込まれた」に補正する。

〈補正事項d〉
本件補正前の請求項1の「前記第2絶縁部材に形成され」との記載を、本件補正後の請求項1においては、「前記スタック型キャパシタを覆うように形成されたバリア層及び前記第2絶縁部材を貫通するように形成された第2コンタクトホールに配置される」に補正する。

〈補正事項e〉
本件補正前の請求項3を削除し、これに伴い、本件補正前の請求項4を繰り上げて本件補正後の請求項3とするとともに、その引用する請求項を、「請求項1から3のいずれか1項」から「請求項1または2」に補正する。
また、本件補正前の請求項3の削除に伴い、本件補正前の請求項5を繰り上げて本件補正後の請求項4とするとともに、その引用する請求項を、「請求項1から4のいずれか1項」から「請求項1から3のいずれか1項」に補正する。

〈補正事項f〉
本件補正前の請求項4の「前記複数の第1プラグと前記複数の第2プラグ」との記載を、本件補正後の請求項3においては、「前記第1プラグと前記第2プラグ」に補正する。

〈補正事項g〉
本件補正前の明細書の発明の名称である「半導体装置及び強誘電体メモリ、半導体装置の製造方法」を、本件補正後にあっては、「半導体装置及び強誘電体メモリ」に補正する。

〈補正事項h〉
本件補正前の明細書の段落【0007】及び段落【0017】の記載を、前記補正事項a?d、gの補正に整合するように補正する。

2.新規事項の有無
補正事項a?hは、いずれも、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものと認められるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項の規定に適合する。
したがって、次に、特許請求の範囲についてする本件補正の補正目的の適否について検討する。

3.補正目的の適否
(1)補正事項aについて
補正事項aは、本件補正前の請求項1にあっては、「第2絶縁部材」により「前記第2電極」と「電気的に絶縁」される「配線部材」と、「前記第2電極の上方に設けられた配線部材」との関係が記載されていなかったが、本件補正後の請求項1にあっては、「前記第2電極と前記配線部材とを電気的に絶縁する第2絶縁部材」と補正することにより、「第2絶縁部材」により「前記第2電極」と「電気的に絶縁」される「配線部材」と、「前記第2電極の上方に設けられた配線部材」とが、同じ「配線部材」であることを明らかにしたものである。
したがって、補正事項aについての本件補正は、誤記の訂正ないしは明りょうでない記載の釈明を目的とする補正に該当する。

(2)補正事項bについて
補正事項bについての本件補正は、平成22年7月23日付けの拒絶査定における、「「複数の第1プラグ」及び「複数の第2プラグ」を備える点は、発明の詳細な説明に記載されていないから、請求項1?5に係る発明は、発明の詳細な説明に記載されたものでない」との指摘に基づき、請求項1の記載を本願明細書の発明の詳細な説明の記載に整合させたものであるから、平成24年2月7日に審判請求人が提出した回答書に記載されるとおり、誤記の訂正を目的とする補正に該当する。
なお、補正事項bにおいて、本件補正前の、導電部材が埋め込まれた「第1プラグ」を、本件補正後の、導電部材が埋め込まれた「第1プラグ」とする補正は、「1」を全角に統一する補正であるから、誤記の訂正を目的とする補正に該当する。

(3)補正事項cについて
補正事項cについての本件補正は、「第1プラグ」が、本件補正前の請求項1においては、「前記第1絶縁部材」に「形成され」るとともに「埋め込まれた」ものであったものを、本件補正後の請求項1においては、「前記第1絶縁部材を貫通するように形成された第1コンタクトホール」に「埋め込まれた」ものに限定された。
したがって、補正事項cについての本件補正は、特許請求の範囲の減縮(発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。)を目的とする補正に該当する。

(4)補正事項dについて
補正事項dについての本件補正は、「第2プラグ」が、本件補正前の請求項1においては、単に「前記第2絶縁部材に形成され」たものであったものを、本件補正後の請求項1においては、「前記スタック型キャパシタを覆うように形成されたバリア層及び前記第2絶縁部材を貫通するように形成された第2コンタクトホールに配置される」ものに限定された。
したがって、補正事項dについての本件補正は、特許請求の範囲の減縮(発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。)を目的とする補正に該当する。

(5)補正事項eについて
補正事項eについての本件補正は、請求項を削除を目的とする補正に該当する。

(6)補正事項fについて
補正事項fについての本件補正は、補正事項bについての本件補正と同様に、誤記の訂正を目的とする補正に該当する。

(7)補正目的の適否のまとめ
以上の(1)?(6)から、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の規定に適合している。

以上のように、本件補正後の請求項1についての本件補正は、特許請求の範囲の減縮(発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。)を目的とする補正を含んでいるから、次に、本件補正後の特許請求の範囲に記載された発明が、特許出願の際独立して特許を受けることができるものか否かを、本件補正後の請求項1に係る発明(以下「本件補正発明」という。)について検討する。

4.独立特許要件を満たすかどうかの検討
(1)本件補正発明
本件補正発明は、次のとおりである。

【請求項1】
「局所導電層と、
前記局所導電層上に設けられた第1絶縁部材と、
前記第1絶縁部材上に設けられた第1電極と、前記第1電極上に設けられた強誘電体と、前記強誘電体上に設けられた第2電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部と、
前記第2電極の上方に設けられた配線部材と、
前記第2電極と前記配線部材との間に形成され、前記第2電極と前記配線部材とを電気的に絶縁する第2絶縁部材と、
前記第1絶縁部材を貫通するように形成された第1コンタクトホールに、前記局所導電層と前記第1電極とを電気的に接続するための導電部材が埋め込まれた第1プラグと、
前記スタック型キャパシタを覆うように形成されたバリア層及び前記第2絶縁部材を貫通するように形成された第2コンタクトホールに配置される、前記第2電極と前記配線部材とを電気的に接続するための第2プラグと、
を備え、
前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成されることを特徴とする半導体装置。」

(2)引用例の表示
引用例:特開平06-188386号公報

(3)引用例の記載と引用発明
(3-1)引用例の記載
原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物である、特開平06-188386号公報(以下「引用例」という。)には、「強誘電体集積回路及びその製造方法」(発明の名称)に関して、図面とともに、次の記載がある(下線は、参考のため、当審において付したもの。以下、他の刊行物についても同様である。)。

ア.発明の背景等
・「【0001】
【産業上の利用分野】本発明は、集積回路の構造並びに製法、特に、強誘電体を有する集積回路並びに強誘電体を有する集積回路を製造する方法に関する。」

・「【0011】ジェイ・エフ・スコット(J.F.Scｏｔｔ)、シー・エー・パズ・デ・アラウジョ(C.A.Paｚ De Aｒaｕjｏ)並びにエル・ディ・マクミラン(L.D.McMillian)による文献“Inｔegｒaｔed Feｒｒｏelecｔｒicｓ”(Cｏndenｓed Maｔｔeｒ Neｗｓ,Vｏl.1,Nｏ.3,1992,ｐｐ.16-20)には、強誘電体集積回路における最新技術の開示がある。これには、集積化された強誘電体装置での少くとも16の最新プログラムがリストアップされている。しかし、これらプログラムは全て高密度で、簡単で、製造の容易な装置を提供することはできない。従って、信頼性があって、低コストで、高密度な集積回路装置となる強誘電体集積回路構造並びに製造方法が要求されている。」

・「【0013】本発明は、コンパクトで信頼性のある集積回路構造の製造を可能にするバリア層を提供する。このバリア層は、好ましくは、窒化チタニウム(TiN)、タングステンチタニウム(TiW)、タンタル(Ta)、チタニウム(Ti)、タングステン(W)、モリブデン(Mｏ)、並びにクロミウム(Cｒ)の1つもしくは複数よりなる。しかし、この方法は強誘電体材料と通常の集積回路材料との間の相互拡散を阻止する他の材料の使用が可能である。
【0014】問題を解決するための重要なポイントは、二酸化シリコンもしくは他の絶縁材上に形成された強誘電体キャパシタは良好な強誘電体特性を有するという、発見もしくは認識である。
【0015】本発明は、活性領域のコンタクト孔に対して大きなサイズのキャパシタを提供する。また、本発明は、活性領域並びにこれに隣接した領域を覆う導電性バリア層上に積層された強誘電体キャパシタを提供する。コンタクト領域の強誘電体キャパシタの強誘電体特性は低下するが、隣接した絶縁体で覆われた領域のキャパシタの強誘電体特性は良好で有る。かくして、この発見により、DRAMの通常のキャパシタと実質的に同じ場所に強誘電体キャパシタを形成することができる。従って、通常のDRAMと実質的に同じ信頼性のある強誘電体DRAMが可能となる。」

イ.課題を解決するための手段
・「【0017】本発明は、また、上記のような構造を得るための簡単な製造方法を提供する。本発明の方法に従えば、バリア層と、キャパシタの底部電極層と、強誘電体層と、キャパシタの上部電極層とは、通常のシリコンウエハ上に、露出した活性領域を利用して積層される。そして、1回のマスク工程がキャパシタとバリア層とを得るために使用される。この結果、本発明の製造方法は比較的低コストとなる。
【0018】幾つかの実施例において、バリア層は、自身が底部電極として使用される。これにより製造方法がより簡単になる。さらに、ポリシリコン、シリサイドもしくはポリサイドのようなシリコンをベースとした材料が底部電極、上部電極もしくは両者として使用されると、良好な強誘電体特性が得られることが見出だされた。このようなシリコンをベースとした材料は活性領域に直接設けられ得る。かくして、シリコンをベースとした材料はバリア層として、また機能し得る。ある場合には、強誘電体材料をアニールする工程において、薄い二酸化シリコン層もしくは他の絶縁体の層が電極と強誘電体材料との間に形成される。好ましくは、この絶縁層は5nmもしくはこれ以下で、浮遊キャパシタの発生を防止する。」

・「【0022】
【課題を解決するための手段】本発明は、半導体基板と、この基板に形成され、トランジスタゲートを有するトランジスタと、前記トランジスタゲートを覆う絶縁層と、この絶縁層に形成され基板に達するコンタクト孔と、前記絶縁層の少なくとも一部とトランジスタゲートの少なくとも一部を覆い、前記コンタクト孔を介して基板と接触する導電性バリア層と、前記導電性バリア層の少なくとも一部とトランジスタゲートの少なくとも一部とを覆う強誘電体層を有する強誘電体装置とを具備する強誘電体集積回路を提供する。」

ウ.実施例
・「【0034】[実施例]
1.全体の概要;図1は、強誘電体のDRAMセル10の回路を示す。このセル10はトランジスタ12と強誘電体スイッチングキャパシタ14とを有する。このトランジスタ12のゲート12Aはワード線16に接続されており、一方のソース/ドレイン12Bはビット線18に接続されており、そして他方のソース/ドレイン12Cはキャパシタ14の“底部”電極14Aに接続されている。このキャパシタ14の“上部”電極14Bは、集積回路で“プレート線”もしくは単に“プレート”と一般に称されている基準電圧源19に接続されている。
【0035】本発明に係わる集積回路DRAMチップの1個のセル部分の断面図の形態で回路10が図9に示されている。DRAMを示す図は、実際の半導体装置の特別な部分の本当の断面図とは一致しないが、他の可能な方法よりも本発明の構造と方法とをより明らかで充分に示すために使用されている単に理想化した表示であることが理解し得よう。幾つかの例において、既知の金属、半導体もしくは絶縁体のよう材料は所定の材質を表すためのハッチングが付されていない。例えば、図7のプラチナの電極14A、14Bには金属としてのハッチングが付されていない。これは、全ての層にハッチングを付すと、隣りの、金属、半導体、もしくは絶縁体の層との区別が付き難くなるためである。
【0036】前記トランジスタ12、キャパシタ14、ビット線18並びに他の要素は、図9にて図1と同じ符号が付されている。前記ワード線16は集積回路10のゲート12Aと同じ要素として考えられている。絶縁層24はトランジスタ12を覆い、フィールド酸化領域34と共に基板30の大部分を覆っている。孔26が絶縁層24、34を貫通しソース/ドレイン活性領域12Cに達している。通常のキャパシタの誘電体の所に、強誘電体キャパシタ14は強誘電体層20を有している。本発明の好ましい実施例では、窒化チタニウム(TiN)、タングステンチタニウム(TiW)、タンタル(Ta)、チタニウム(Ti)、タングステン(W)、モリブデン(Mｏ)、もしくはクロミウム(Cｒ)のような導電材、ポリシリコン、シリサイドもしくはポリサイドのようなシリコンをベースとした材料、もしくは酸化インジウムー錫(InSnO)、二酸化錫(SnO_(2))、酸化ルテニウム(Rｕ_(2)O_(3))等の導電性酸化物により形成されたバリア層22は、底部電極14Aとソース/ドレイン活性領域12Cとの間に形成され、絶縁層24を覆っている。図9から明らかなように、強誘電体キャパシタ14はセル10の重要な部分を覆うように大きなサイズとなっている。これは、また絶縁層24を通って活性領域12Cに達するコンタクト孔26に対向して位置している。“大きなサイズ”の用語を明確にするために、これは、絶縁層24を覆っている総面積がソース/ドレイン12Cの約倍もしくはそれ以上であることを、本発明では意味している。本発明の態様では、強誘電体キャパシタ14は、積層キャパシタDRAMの通常の誘電体キャパシタと位置並びにサイズについてはほとんど同じであるが、この強誘電体キャパシタは通常のキャパシタよりもより効率的であるために、通常のキャパシタと同じように大きくかつ複雑にする必要はない。かくして、本発明に係わる集積回路DRAMは、従来のDRAM集積回路と同じか、これ以上の集積度とすることができる。」

・「【0037】2.集積回路DRAN並びにこれの製造方法の詳細な説明;本発明をより詳細に説明するために、図2は、本発明を従来と区別する工程を実施するの直前の、単一のDRAMセルを有する集積回路ウエハの一部の好ましい実施例の断面を示す。このウエハは、好ましくは、少し不純物がドープされたｐ型の単結晶シリコン基板30を有する。この基板30は、既知の方法、好ましくはLOCOS(シリコンの局部的酸化)の方法で酸化されて、薄いゲート絶縁層32と、厚いフィールド酸化領域34とが形成されており、インプランテーション方法によりn型の不純物が露出面よりドープされて活性領域12B、12Cが形成されている。好ましくは、不純物がドープされたポリシリコンで形成され、DRAM構造ではワード線として称されているトランジスタのゲート導電層12Aと、好ましくは二酸化シリコンで形成された絶縁保護層24とは、既知の方法により形成されている。しかし、説明する種々の要素は変更し得る。例えば、ゲート導電層12A、即ちワード線は、この分野で知られているように、異なる導電体の複合層により構成され得る。
【0038】図3に示す次の工程で、コンタクト孔26が活性領域12Cへの開口を形成するように形成される。ここを介して、後でキャパシタの底部電極が活性領域12Cに接続される。この孔26は、ホトマスク工程と、これに続くRIE(反応イオンエッチング)とのような標準の方法で開口される。この後、ホトレジストは除去される。図4にて、キャパシタコンタクト36が活性領域12Cと接触するようにして形成されている。このコンタクト36は、好ましくはPｔSi,MｏSi,PbSiもしくは他の同様の導電材料で、単層もしくは多重層に形成され得、また、好ましくは、既知のセルフーアラインメントーコンタクト工程により形成され得る。これは、スパッタリングもしくは他の金属沈着と、これに続く高温シンタリングもしくは他の溶融とによるようなシリサイド形成方法、もしくは良好なオーミックコンタクトを得ることができる他の方法を使用して、形成され得る。以下に説明するように、このコンタクト形成工程は、バリア層22(図5)が活性領域12C上に直接沈着されている場合には、省略され得る。
【0039】図5において、底部電極層14Aが、拡散バリア層22に続いてウエハ上に形成されている。このバリア層22は、コンタクト36と底部電極14Aとからなる要素相互の層間拡散を防ぐ。このバリア層22は、好ましくは窒化チタニウム(TiN)、タングステンチタニウム(TiW)、タンタル(Ta)、チタニウム(Ti)、タングステン(W)、モリブデン(Mｏ)、もしくはクロミウム(Cｒ)のような金属により形成されている。…(中略)…底部電極14Aは、好ましくはプラチナで、また好ましくはDCマグネトロンースパッタリングもしくはRFスパツタリングを使用して形成される。コンタクト層36の有無に係わらず、バリア層22はソース/ドレイン活性領域12Cと実質的には物理的に接触している。この“実質的には物理的に接触している”とは、実際に物理的に接触している場合もしくはオーミック層内で接触している場合を意味し、ここでオーミック層は約50nmの厚さの導電材である。
【0040】……(中略)……
【0041】前記キャパシタ14の形成の後、図8に示すように、パシベーションのために絶縁層38でウエハ全体が覆われる。このパシベーションのための絶縁層38は、ボロンーリンーシリコンガラス(BPSG)もしくは他のシリコンガラスで好ましくは形成され得るが、二酸化シリコンもしくはSi_(3)N_(4)のような他の適当な絶縁材によっても形成され得る。図9に示すように、コンタクト孔40,41が、ホトマスク並びにエッチング工程、好ましくはRIEもしくはウエットエッチングを使用して形成されている。ビット線18と、ビット線コンタクト18Aと、電極19と、キャパシタの上部電極コンタクト19Aとが形成されている。ビット線18と、ビット線コンタクト18Aとは一体的に形成されているが、これらは別の材料により別の工程で形成されても良い。同様に、電極19と、上部電極コンタクト19Aとは図示のように一体的に形成されているが、別々にも形成され得る。これらビット線18と、コンタクト18Aと、電極19と、コンタクト19Aとは、既知のDRAMとコンタクトをとるように、タングステン、アルミニウム、ドープーシリコン等のような適当な金属により形成されており、また、多くの異なる既知の方法により形成され得る。」

・「【0042】図10は、トランジスタ12と、強誘電体キャパシタ14と、ワード線(ゲート導電層)12A、ビット線コンタクト18A、キャパシタ/トランジスタコンタクト領域36並びに上部電極コンタクト19Aにより占められて領域を示す図9のDRAMセルの上面からのレイアウトを示す。」

エ.強誘電体DRAMの実施例
・「【0043】図11,図12並びに図13は、コンパクトなセル構造体を形成するように実用上実施され得る本発明に係わる強誘電体DRAMの実施例を示す。図11は上面図、図12は図11の12-12線に沿う断面図、そして図13は強誘電体キャパシタ50の拡大断面図である。図12には、DRAMウエハ51の一つのセル65が示されている。このセル65は、トランジスタ42とキャパシタ50とを有する。またこのトランジスタ42はゲート/ワード線42Aと、ソース/ドレイン活性領域42B,42Cとを有する。ビット線/コンタクト48は活性領域42Bと符号43で示す箇所で接触している。前記キャパシタ50は、上部電極54と、強誘電体セル層56と、底部電極58とを有する。パシベーション層52は、キャパシタ50並びにウエハ51の他の部分を覆い、またビット線/コンタクト48と電極/コンタクト49とが貫通している。この電極/コンタクト49は、符号47で示す箇所でキャパシタの上部電極と接触している。バリア層60がキャパシタ50の下側に設けられており、活性領域42Cと符号45で示す箇所で接触している。前記ウエハ51は、また通常のシリコン基板62と、フィールド酸化領域64と、絶縁層66とを有する。この実施例では、バリア層60と活性領域42Cとの間にはコンタクト層は設けられていないが、これらが良好な所望のオーミックコンタクトを取らない場合には、バリア層60の幾つかの選定に加えて、コンタクト層を介在させても良い。この実施例における材質並びに製法は、図2ないし図10に示す実施例に関連して説明したものと同様である。窒化チタニウム(TiN)並びにタングステンチタニウム(TiW)はバリア層の材料として望ましいが、前述した他の全てのものが使用され得る。
【0044】図11において、2つのセル65,66を有するDRAMウエハ51の部分が示されている。この図で、トランジスタの領域は実線でアウトラインが示され、キャパシタの領域は点線でアウトラインが示されている。両セル65,66はL字形状をなす。一方のセル65はトランジスタ42とキャパシタ50とを有し、他方のセル66は、トランジスタ44とキャパシタ51とを有する。キャパシタ50とトランジスタ42とは、キャパシタ51とトランジスタ44とのようにオーバラップしている。この構造において、2つのメモリセル65,66が相互に織り込まれて共通電極49Aを共有している。この共通電極49Aにより高密度のアレイとなり、DRAM構造全体のサイズを減じることができる。図11には、種々の部材のおおよそのサイズわかるように、距離スケールが付されている。これらサイズは概略であり、ある場合、特に、コンタクトの厚さのような、層の厚さの場合には、相対的厚さは図面に全ての部材を描き易いようにするために拡大もしくは縮小されている。」

オ.DRAMの他の実施例
・「【0049】図18には、導電性酸化物が強誘電体キャパシタ130の底部電極120を形成するために使用された本発明に係わるDRAMの他の実施例が示されている。この実施例の詳細は、以下の点を除いては、図15の実施例と同じである。即ち、この場合、酸化インジウムー錫(InSnO)、二酸化錫(SnO_(2))、酸化ルテニウム(Rｕ_(2)O_(3))等の導電性酸化物でできた底部電極120が活性領域137のコンタクト領域136に直接接続されている。この導電性酸化物層120は次のいずれかの方法で形成され得る。1)スズ、ルテニウム等の金属を沈着した後に、加圧酸素の存在のもとで高温熱処理をして(好ましくは、1ないし2気圧の酸素圧力を使用して500ないし600℃の温度)、金属ー酸化物を形成する。2)導電性酸化物を直接スパッタリングにより沈着する。導電性酸化物内の酸素イオンが、底部電極のフェルミ準位をインタヘフェイス層内に残るように、強誘電体インターフェイスの所で酸素欠陥領域を補償することが信じられている。この結果、ほとんど電極の外で生じる電荷補償が果たされる。」

・「【0051】図20は、底部電極172と上部電極176が導電性酸化物、または、酸化物層を含まないポリシリコン、もしくはシリサイド、この中でも特に好ましくは金属シリサイド、もしくはポリサイドにより形成されている実施例を示す。この実施例の詳細は、次の点を除いては図15の実施例と同じで有る。即ち、電極172,176がシリコンーベース材料で形成されている場合、キャパシタは酸化物層が形成されないようなアニール温度と短時間で、図19の実施例で説明したのと同様に形成されている。電極172,176が、酸化インジウムー錫(InSnO)、二酸化錫(SnO_(2))、酸化ルテニウム(Rｕ_(2)O_(3))等の導電性酸化物で形成されている場合、これら電極172,176は以下のいずれかの方法で形成され得る。1)スズ、ルテニウム等の金属を沈着した後に、加圧酸素の存在のもとで高温熱処理をして(好ましくは、1ないし2気圧の酸素圧力を使用して500ないし600℃の温度)、金属ー酸化物を形成する。2)導電性酸化物を直接スパッタリングにより沈着する。導電性酸化物内の酸素イオンが、底部電極のフェルミ準位をインタヘフェイス層内に残るように、強誘電体インターフェイスの所で酸素欠陥領域を補償することが信じられている。この結果、ほとんど電極の外で生じる電荷補償が果たされる。この実施例で使用する上記材料の各々、並びに上記製造方法の全てにおいて、材料は活性領域181のコンタクト領域180に直接形成されることが好ましいが、他の場合と同様に、コンタクトのオーミック特性を改良するために付加的な材料が使用され得る。」

カ.発明の効果
・「【0060】[発明の効果]本発明は、信頼性に優れ、高密度で比較的簡単な構成の強誘電体集積回路並びにその製造方法を提供できる。」

キ.図面
段落【0043】に「この電極/コンタクト49は、符号47で示す箇所でキャパシタの上部電極と接触している。バリア層60がキャパシタ50の下側に設けられており、活性領域42Cと符号45で示す箇所で接触している。」と、段落【0044】に「図11において、2つのセル65,66を有するDRAMウエハ51の部分が示されている。この図で、トランジスタの領域は実線でアウトラインが示され、キャパシタの領域は点線でアウトラインが示されている。両セル65,66はL字形状をなす。一方のセル65はトランジスタ42とキャパシタ50とを有し、他方のセル66は、トランジスタ44とキャパシタ51とを有する。キャパシタ50とトランジスタ42とは、キャパシタ51とトランジスタ44とのようにオーバラップしている。」と記載されている。
上記各記載を念頭に「実際のDRAMに実施された本発明の実施例のDRAMの一部を示す上面図」(図面の簡単な説明)である図11を見ると、同図には、前記「符号47で示す箇所」で「電極/コンタクト49」と「接触」し、前記「符号45で示す箇所」で「活性領域42C」と「接触」している「キャパシタ50」の、「点線でアウトライン」が示されている「キャパシタの領域」は、矩形形状を有すること、前記「符号47で示す箇所」及び前記「符号45で示す箇所」は、前記「上面図」において、前記「キャパシタの領域」の矩形形状の中心から互いに離れた位置に設けられていること、前記「電極/コンタクト49」として共通電極49Aが帯状に設けられていることが、それぞれ、記載されている。

(3-2)引用発明
前記エの「図12には、DRAMウエハ51の一つのセル65が示されている。このセル65は、トランジスタ42とキャパシタ50とを有する。またこのトランジスタ42はゲート/ワード線42Aと、ソース/ドレイン活性領域42B,42Cとを有する。」との記載、前記ウの「このウエハは、好ましくは、少し不純物がドープされたｐ型の単結晶シリコン基板30を有する。この基板30は、既知の方法、好ましくはLOCOS(シリコンの局部的酸化)の方法で酸化されて、薄いゲート絶縁層32と、厚いフィールド酸化領域34とが形成されており、インプランテーション方法によりn型の不純物が露出面よりドープされて活性領域12B、12Cが形成されている。」との記載から、引用例には、DRAMウエハ51のシリコン基板62の露出面より不純物がドープされて設けられたソース/ドレイン活性領域42B,42Cが記載されている。

前記エの「前記ウエハ51は、また通常のシリコン基板62と、フィールド酸化領域64と、絶縁層66とを有する。」との記載、前記ウの「二酸化シリコンで形成された絶縁保護層24とは、既知の方法により形成されている。」との記載から、引用例には、前記ソース/ドレイン活性領域42B,42C上に設けられた絶縁層66が記載されていると認められる。

前記イの「この絶縁層に形成され基板に達するコンタクト孔」との記載、前記エの「バリア層60がキャパシタ50の下側に設けられており、活性領域42Cと符号45で示す箇所で接触している。」との記載、前記ウの「孔26が絶縁層24、34を貫通しソース/ドレイン活性領域12Cに達している。」及び「コンタクト孔26が活性領域12Cへの開口を形成するように形成される。ここを介して、後でキャパシタの底部電極が活性領域12Cに接続される。」との記載から、引用例には、前記絶縁層66に形成され、前記絶縁層66を貫通して前記活性領域42Cに達するように開口された第1のコンタクト孔が記載されている。

前記イの「前記コンタクト孔を介して基板と接触する導電性バリア層」との記載、前記エの「バリア層60がキャパシタ50の下側に設けられており、活性領域42Cと符号45で示す箇所で接触している。」との記載から、引用例には、キャパシタ50の下側に設けられ、前記第1のコンタクト孔を介して前記活性領域42Cと接触する導電性のバリア層60が記載されている。

前記エの「前記キャパシタ50は、上部電極54と、強誘電体セル層56と、底部電極58とを有する。」との記載、前記ウの「底部電極層14Aが、拡散バリア層22に続いてウエハ上に形成されている。」との記載、図12の図示態様、及び、前記キから、引用例には、前記導電性のバリア層60の上に設けられた底部電極58と、前記底部電極58上に設けられた強誘電体セル層56と、前記強誘電体セル層56上に設けられた上部電極54とからなり、キャパシタの領域が矩形形状を有するキャパシタ50が記載されている。

前記エの「パシベーション層52は、キャパシタ50並びにウエハ51の他の部分を覆い」との記載、前記ウの「パシベーションのために絶縁層38でウエハ全体が覆われる。このパシベーションのための絶縁層38は、ボロンーリンーシリコンガラス(BPSG)もしくは他のシリコンガラスで好ましくは形成され得るが、二酸化シリコンもしくはSi_(3)N_(4)のような他の適当な絶縁材によっても形成され得る。」との記載から、引用例には、絶縁材によって形成されて、キャパシタ50並びにDRAMウエハ51の他の部分を覆うパシベーション層52が記載されている。

前記キ、及び、図12の図示態様から、引用例には、前記パシベーション層52上に設けられた帯状の共通電極49Aが記載されている。

前記エの「バリア層60がキャパシタ50の下側に設けられており、活性領域42Cと符号45で示す箇所で接触している。」との記載、前記ウの「コンタクト孔26が活性領域12Cへの開口を形成するように形成される。ここを介して、後でキャパシタの底部電極が活性領域12Cに接続される。」、「キャパシタコンタクト36が活性領域12Cと接触するようにして形成されている。」及び「底部電極層14Aが、拡散バリア層22に続いてウエハ上に形成されている。」との記載、図12の図示態様から、引用例には、導電性のバリア層60に続いて底部電極58が形成されることで、前記底部電極58を活性領域42Cに接続する、前記第1のコンタクト孔内に形成されたバリア層60及び底部電極58からなるキャパシタコンタクトが記載されている。

前記エの「パシベーション層52は、キャパシタ50並びにウエハ51の他の部分を覆い、またビット線/コンタクト48と電極/コンタクト49とが貫通している。この電極/コンタクト49は、符号47で示す箇所でキャパシタの上部電極と接触している。」との記載、前記ウの「コンタクト孔40,41が、ホトマスク並びにエッチング工程、好ましくはRIEもしくはウエットエッチングを使用して形成されている。ビット線18と、ビット線コンタクト18Aと、電極19と、キャパシタの上部電極コンタクト19Aとが形成されている。」及び「電極19と、上部電極コンタクト19Aとは図示のように一体的に形成されているが、別々にも形成され得る。」との記載から、引用例には、前記パシベーション層52を貫通して設けられた第2のコンタクト孔内に形成され、上部電極54と共通電極49Aとを接続する電極/コンタクト49が記載されている。

前記キ及びエから、引用例には、キャパシタコンタクト及び電極/コンタクト49は、キャパシタ50を上面から観察すると、矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられていることが記載されている。
以上を総合すると、引用例には、次の発明(以下「引用発明」という。)が記載されているといえる。

「DRAMウエハ51のシリコン基板62の露出面より不純物がドープされて設けられたソース/ドレイン活性領域42B,42Cと、
前記ソース/ドレイン活性領域42B,42C上に設けられた絶縁層66と、
前記絶縁層66に形成され、前記絶縁層66を貫通して前記活性領域42Cに達するように開口された第1のコンタクト孔と、
キャパシタ50の下側に設けられ、前記第1のコンタクト孔を介して前記活性領域42Cと接触する導電性のバリア層60と、
前記導電性のバリア層60の上に設けられた底部電極58と、前記底部電極58上に設けられた強誘電体セル層56と、前記強誘電体セル層56上に設けられた上部電極54とからなり、キャパシタの領域が矩形形状を有する前記キャパシタ50と、
絶縁材によって形成されて、前記キャパシタ50並びに前記DRAMウエハ51の他の部分を覆うパシベーション層52と、
前記パシベーション層52上に設けられた帯状の共通電極49Aと、
前記導電性のバリア層60に続いて前記底部電極58が形成されることで、前記底部電極58を前記活性領域42Cに接続する、前記第1のコンタクト孔内に形成されたバリア層60及び底部電極58からなるキャパシタコンタクトと、
前記パシベーション層52を貫通して設けられた第2のコンタクト孔内に形成され、前記上部電極54と前記共通電極49Aとを接続する電極/コンタクト49と、
を備え、
前記キャパシタコンタクト及び前記電極/コンタクト49は、前記キャパシタ50を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられていることを特徴とする強誘電体DRAM。」

(4)対比
(4-1)本件補正発明と引用発明との対比
次に、本件補正発明と引用発明とを対比する。

ア.引用発明の「活性領域42C」は、「DRAMウエハ51のシリコン基板62の露出面より不純物がドープされて設けられた」領域であるから、前記「DRAMウエハ51のシリコン基板62」に、「不純物がドープされ」た領域として、局所的に設けられた領域であるといえる。そして、前記「活性領域42C」は、「キャパシタコンタクト」により「前記底部電極58」と「接続」されるから、導電性の領域であることは明らかである。
なお、本願明細書には、段落【0018】に「本実施形態の半導体装置は、強誘電体メモリとして構成されている。半導体装置は、不純物が注入された不純物層117を局所導電層として基板に設け、不純物層117上の第1絶縁部材であるSiO_(2)層119上に形成される。」と、段落【0021】に「不純物層117は、基板100上にあるトランジスタ120のソースあるいはドレインである。」と、それぞれ、記載されている。すなわち、本願明細書に記載された「局所導電層」とは、半導体装置の基板に不純物が注入されて設けられて、トランジスタ120のソースあるいはドレインとなる、「不純物層117」を指している。
したがって、引用発明の「DRAMウエハ51のシリコン基板62の露出面より不純物がドープされて設けられたソース/ドレイン活性領域42B,42C」における前記「活性領域42C」は、本件補正発明の「局所導電層」に相当する。

イ.引用発明の「前記ソース/ドレイン活性領域42B,42C上に設けられた絶縁層66」は、本件補正発明の「前記局所導電層上に設けられた第1絶縁部材」に相当する。

ウ.引用発明において、「底部電極58」は、「前記絶縁層66に形成され、前記絶縁層66を貫通」する「第1のコンタクト孔」を「介して前記活性領域42Cと接触する導電性のバリア層60」の「上側に設けられ」ている。すなわち、前記「底部電極58」は、「前記絶縁層66」上の「導電性のバリア層60」の「上側に設けられ」ているから、「前記絶縁層66」の上方に「設けられ」ている。したがって、引用発明の「前記導電性のバリア層60の上側に設けられた底部電極58」と、本件補正発明の「前記第1絶縁部材上に設けられた第1電極」とは、第1絶縁部材の上方に設けられた第1電極である点で共通する。
引用発明の「前記底部電極58上に設けられた強誘電体セル層56」は、本件補正発明の「前記第1電極上に設けられた強誘電体」に相当し、引用発明の「前記強誘電体セル層56上に設けられた上部電極54」は、本件補正発明の「前記強誘電体上に設けられた第2電極」に相当する。
そして、引用発明において、「前記キャパシタ50」が「前記導電性のバリア層60の上側に設けられた底部電極58と、前記底部電極58上に設けられた強誘電体セル層56と、前記強誘電体セル層56上に設けられた上部電極54とからな」ることは、「前記キャパシタ50」がスタック型のキャパシタであるということである。
また、引用発明の「前記キャパシタ50」の「キャパシタの領域が矩形形状を有する」ことは、本件補正発明の「スタック型キャパシタ部」が「平面視において矩形形状を有する」ことに相当する。
以上から、引用発明の「前記導電性のバリア層60の上側に設けられた底部電極58と、前記底部電極58上に設けられた強誘電体セル層56と、前記強誘電体セル層56上に設けられた上部電極54とからなり、キャパシタの領域が矩形形状を有する前記キャパシタ50」と、本件補正発明の「前記第1絶縁部材上に設けられた第1電極と、前記第1電極上に設けられた強誘電体と、前記強誘電体上に設けられた第2電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部」とは、第1絶縁部材の上方に設けられた第1電極と、前記第1電極上に設けられた強誘電体と、前記強誘電体上に設けられた第2電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部である点で共通する。

エ.引用発明において、「帯状の共通電極49A」は、前記キャパシタ50並びに前記DRAMウエハ51の他の部分を覆うパシベーション層52」の「上に設けられ」ている。そして、「前記キャパシタ50」の最上層は「上部電極54」である。すなわち、前記「帯状の共通電極49A」は「上部電極54」の上方に「設けられ」ている。
したがって、引用発明の「前記パシベーション層52上に設けられた帯状の共通電極49A」は、本件補正発明の「前記第2電極の上方に設けられた配線部材」に相当する。

オ.引用発明の「絶縁材によって形成されて、前記キャパシタ50並びに前記DRAMウエハ51の他の部分を覆うパシベーション層52」は、「前記キャパシタ50」を「覆う」部分については、前記「前記キャパシタ50」の最上層である「上部電極54」と前記「帯状の共通電極49A」の間に形成されている。
一方、本件補正発明の「第2絶縁部材」は「前記第2電極と前記配線部材とを電気的に絶縁する」ものであるが、「前記第2電極と前記配線部材」とは「第2プラグ」により「電気的に接続」されている。してみれば、本件補正発明において、「第2絶縁部材」が「前記第2電極と前記配線部材とを電気的に絶縁する」とは、前記「第2絶縁部材」は、「前記第2電極と前記配線部材と」の間に介在する部分において、両者を「電気的に絶縁する」ということを意味することは、明らかである。
したがって、引用発明の「絶縁材によって形成されて、前記キャパシタ50並びに前記DRAMウエハ51の他の部分を覆うパシベーション層52」は、本件補正発明の「前記第2電極と前記配線部材との間に形成され、前記第2電極と前記配線部材とを電気的に絶縁する第2絶縁部材」に相当する。

カ.引用発明の「前記底部電極58を前記活性領域12Cに接続する、前記第1のコンタクト孔内に形成されたバリア層60及び底部電極58からなるキャパシタコンタクト」は、本件補正発明の「前記第1絶縁部材を貫通するように形成された第1コンタクトホールに、前記局所導電層と前記第1電極とを電気的に接続するための導電部材が埋め込まれた第1プラグ」に相当する。

キ.引用発明の「前記パシベーション層52を貫通して設けられた第2のコンタクト孔内に形成され、前記上部電極54と前記共通電極49Aとを接続する電極/コンタクト49」と、本件補正発明の「前記スタック型キャパシタを覆うように形成されたバリア層及び前記第2絶縁部材を貫通するように形成された第2コンタクトホールに配置される、前記第2電極と前記配線部材とを電気的に接続するための第2プラグ」とは、前記第2絶縁部材を貫通するように形成された第2コンタクトホールに配置される、前記第2電極と前記配線部材とを電気的に接続するための第2プラグである点で共通する。

ク.引用発明の「前記キャパシタ50を上面から観察する」ときの「前記矩形形状のキャパシタの領域の中心」は、本件補正発明の「前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点」である前記「スタック型キャパシタ部」の「中心」に相当する。
したがって、引用発明の「前記キャパシタコンタクト及び前記電極/コンタクト49は、前記キャパシタ50を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」ことと、本件補正発明の「前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」こととは、前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心から互いに離れた位置に形成される点で共通する。

ケ.そして、引用発明の「強誘電体DRAM」は、本件補正発明の「半導体装置」に相当する。

(4-2)一致点及び相違点
そうすると、本件補正発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「局所導電層と、
前記局所導電層上に設けられた第1絶縁部材と、
前記第1絶縁部材の上方に設けられた第1電極と、前記第1電極上に設けられた強誘電体と、前記強誘電体上に設けられた第2電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部
前記第2電極の上方に設けられた配線部材と、
前記第2電極と前記配線部材との間に形成され、前記第2電極と前記配線部材とを電気的に絶縁する第2絶縁部材と、
前記第1絶縁部材を貫通するように形成された第1コンタクトホールに、前記局所導電層と前記第1電極とを電気的に接続するための導電部材が埋め込まれた第1プラグと、
前記第2絶縁部材を貫通するように形成された第2コンタクトホールに配置される、前記第2電極と前記配線部材とを電気的に接続するための第2プラグと、
を備え、
前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心から互いに離れた位置に形成されることを特徴とする半導体装置。」

《相違点》
《相違点1》
本件補正発明の「第1電極」は「第1絶縁部材上に設けられ」るのに対し、引用発明の「底部電極58」は「導電性のバリア層60の上に設けられ」る点。

《相違点2》
本件補正発明の「第2プラグ」は、「『前記スタック型キャパシタを覆うように形成されたバリア層』及び第2絶縁部材を貫通するように形成された第2コンタクトホールに配置される」のに対して、引用発明の「電極/コンタクト49」は、「前記パシベーション層52を貫通して設けられた第2のコンタクト孔内に形成され」る、すなわち、引用発明は「前記スタック型キャパシタを覆うように形成されたバリア層」を有していない点。

《相違点3》
本件補正発明の「前記第1プラグ及び前記第2プラグ」は「前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」のに対して、引用発明の「前記キャパシタコンタクト及び前記電極/コンタクト49」は「前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」点。

(5)相違点1?3についての判断
(5-1)相違点1について
ア.引用例の段落【0038】には「底部電極層14Aが、拡散バリア層22に続いてウエハ上に形成されている。このバリア層22は、コンタクト36と底部電極14Aとからなる要素相互の層間拡散を防ぐ。」と記載されている。
してみれば、引用発明の「キャパシタ50の下側に設けられ、前記第1のコンタクト孔を介して前記活性領域42Cと接触する導電性のバリア層60」は、「キャパシタ50の下側」である「底部電極58」と「活性領域42C」との間に設けられて、前記「底部電極58」と「活性領域42C」とをそれぞれ構成する材料の相互拡散を阻止するための層であると認められる。

イ.さて、引用例には、段落【0018】に「幾つかの実施例において、バリア層は、自身が底部電極として使用される。これにより製造方法がより簡単になる。」と記載されており、引用発明の「強誘電体DRAM」とは異なる実施例として、段落【0049】に「図18には、導電性酸化物が強誘電体キャパシタ130の底部電極120を形成するために使用された本発明に係わるDRAMの他の実施例が示されている。この実施例の詳細は、以下の点を除いては、図15の実施例と同じである。即ち、この場合、酸化インジウムー錫(InSnO)、二酸化錫(SnO_(2))、酸化ルテニウム(Rｕ_(2)O_(3))等の導電性酸化物でできた底部電極120が活性領域137のコンタクト領域136に直接接続されている。」と記載されている。

ウ.してみれば、引用発明において、「底部電極58」を形成する材料に応じて、前記「底部電極58」と「活性領域42C」とをそれぞれ構成する材料の相互拡散を阻止するための層である「導電性のバリア層60」を設けないこと、すなわち、前記「底部電極58」を「ソース/ドレイン活性領域42B,42C上に設けられた絶縁層66」上に設けることは、当業者であれば、当然になし得たものと認められる。

(5-2)相違点2について
ア.強誘電体キャパシタの技術分野において、底部電極と強誘電体層と上部電極とが積層された構造を有するスタック型キャパシタを、還元防止用等のバリア層で被覆して、前記強誘電体層を構成する強誘電体材料の特性劣化を防止することは、以下の周知例1?3に記載されるように、周知技術にすぎない。

イ.引用発明においても、「強誘電体セル層56」の「強誘電」特性を劣化させないために、その還元を防止しようとすることは、当然に有する課題であると認められる。
したがって、引用発明において、「底部電極58と、前記底部電極58上に設けられた強誘電体セル層56と、前記強誘電体セル層56上に設けられた上部電極54とから」なる「前記キャパシタ50」を還元防止用等のバリア層で被覆すること、これにより、引用発明の「電極/コンタクト49」を、前記還元防止用等のバリア層と「前記パシベーション層52を貫通して設けられた第2のコンタクト孔内に形成」することは、当業者が容易に想到し得たものと認められる。

ウ.周知例1:特開2002-305288号公報
本願の出願前に日本国内において頒布された刊行物である特開2002-305288号公報には、図面とともに、次の記載がある。
・「【0009】そして、これらの高温アニール処理をすると強誘電体の構成元素が拡散し、強誘電体の組成ずれを起こして特性が変化したり悪化したりする問題がある。本発明は、以上のバリアメタルの酸化、還元雰囲気での強誘電体の劣化、高温アニールでの相互拡散の問題を解決する。」
・「【0013】上部電極も積層構造にして同様に水素などの還元ガスのストッパーとする。界面にトラップされる以外にも白金は特に水素を吸収するので大きな逆向き濃度分布を作る。キャパシタを還元防止膜で覆うことと組み合わせて強誘電体に到達する還元種を抑える。」
・「【0019】強誘電体はPbLaｙZｒｘTi1-ｘ03、あるいはSｒBi2NbｘZｒ2-ｘ09などである。スパッタ法やゾルゲル法で積層したところで強誘電体の結晶化アニールを行う。そして、上部電極を下部電極と同じくPｔ/Iｒ/Pｔ/Iｒといった積層構造で堆積して500℃程度のアニールを行う。アニールは強誘電体と電極間の界面準位を減らしてきれいなショットキー壁を形成するためである。その後、キャパシタ形状に加工する。図ではまっすぐに一括エッチングされたように書いているが、この技術は必ずしも簡単でない。実際にはテーパーがついているか、あるいは雛壇のように段々構造にすることもある。加工により強誘電体の劣化が生じているので回復アニールを行う。
【0020】そして、還元防止膜11を100から500Å程度堆積する。還元防止膜としてはアルミナなどである。酸化膜12を堆積し再び回復アニールを行った後、AlSiCｕなどのメタル配線13を形成する。このあとは、2層目以降のメタル配線層を形成し、パッシベーション膜(窒化膜)を最後に形成する。」

エ.周知例2:特開2003-051582号公報
本願の出願前に日本国内において頒布された刊行物である特開2003-051582号公報には、図面とともに、次の記載がある。
・「【0049】また、酸化シリコン膜9等の中には、H_(2)(水素)やH_(2)O(水)が含有しており、このH_(2)やH_(2)OがPｔ膜上のPZT膜中に侵入することにより、強誘電体膜の分極特性が劣化する。
【0050】しかしながら、本実施の形態によれば、Pｔ膜10内のPｔ結晶の粒界にAl_(2)O_(3)が形成されているので、酸化シリコン膜9等中のH_(2)やH_(2)Oが、このPｔ結晶の粒界を介してPｔ膜上のPZT膜に侵入することを防止することができる。その結果、PZT膜の分極特性の劣化を低減することができる。特に、Pｔ膜10は、触媒作用を有し、H_(2)をラジカル化する。このラジカル水素が、PZT膜中に到達した場合には、還元作用によりその結晶性を破壊してしまう。しかしながら、本実施の形態によれば、Pｔ膜10内のPｔ結晶の粒界にAl_(2)O_(3)が形成されているので、Pｔ結晶表面における触媒作用を抑制することができる。」
・「【0056】次いで、図11に示すように、ハードマスクHM(キャパシタC)および酸化シリコン膜9上に、Al_(2)O_(3)膜S1をスパッタリング法で堆積する。このAl_(2)O_(3)膜S1は、耐還元性バリア膜の役割を果たす。即ち、前述した通り、層間絶縁膜として用いられる酸化シリコン膜中には、H_(2)やH_(2)Oが含有しており、このH_(2)やH_(2)OがPｔ膜上のPZT膜中に侵入することにより、強誘電体膜の分極特性が劣化する。
【0057】従って、キャパシタCをAl_(2)O_(3)膜S1で覆うことにより、キャパシタC上に形成される酸化シリコン膜(13、20)等からPZT膜中に、H_(2)やH_(2)Oが侵入することを防止する。このH_(2)やH_(2)Oは、膜中に存在するだけでなく、成膜中にも発生し得る。また、酸化シリコン膜等よりなる層間絶縁膜形成工程のみならず、プラグ(P2等)の形成工程でも発生し得る。」

オ.周知例3:特開平11-135736号公報
本願の出願前に日本国内において頒布された刊行物である特開平11-135736号公報には、図面とともに、次の記載がある。
・「【0003】こうした半導体装置に用いられるPb(Zｒ,Ti)O_(3)や(Sｒ,Ba)TiO_(3)等の誘電体は、酸化物であるため、還元性雰囲気に曝されると絶縁特性や強誘電体特性が劣化してしまうことが知られている。特に水素に曝されると特性が大きく劣化し、甚だしい場合には電極の剥離等が引き起こされる。
【0004】ところが水素を含んだ雰囲気は、LSI等の半導体装置の製造プロセスで一般的に生じており、回避されないものとなっている。例えば層間絶縁膜に用いられるSiO_(2)膜は通常CVD法により形成されるが、その反応はSiH_(4)+O_(2)→SiO_(2)+2H_(2)で表わされ、これは水素が反応生成物として生成されることを示している。又、水素の微細化に伴い、アスペクト比の大きなコンタクト・ホールの埋め込みにはWのCVDが広く用いられているが、Wの成膜には2WF_(6)+3SiH_(4)→2W+3SiH_(4)+6H_(2)で表わされる反応が用いられ、これは非常に強い還元性雰囲気で行われることを示している。更に、Al配線形成後にMOSトランジスタの特性確保のため、水素を含んだ雰囲気でアニールが行われる。」
・「【0014】[実施例1]図1は、本発明の実施例1に係る半導体装置の基本構成を示した側面断面図である。この半導体装置の構造では、シリコン基板1上に素子分離酸化膜2,層間絶縁膜6,水素バリア膜7,下部電極8,容量絶縁膜9,上部電極10,水素バリア膜11,水素バリア膜12,層間絶縁膜13,及び配線層14がこの順で形成され、下部電極8,容量絶縁膜(誘電体膜)9,及び上部電極10から成る容量部が水素バリア膜7,11,12により完全に覆われると共に、シリコン基板1の不純物拡散領域3間のゲート酸化膜4上にゲート電極5が形成されている。ここでは、容量部のみが水素バリア膜7,11,12により完全に覆われているため、容量部の作製後に還元性雰囲気の製造プロセスにおいても容量部の特性は劣化せず、しかもトランジスタ上部は水素バリア膜が取り除かれているため、水素アニールによりMOS特性確保が妨げられず、トランジスタのVｔばらつき等の問題を生じない。」

(5-3)相違点3について
ア.本願明細書には、段落【0026】に「コンタクトホールやプラグ形成にかかる影響を受けない領域を充分確保するため、コンタクトホール103a、103bを、スタック型キャパシタ部の中心を含む所定の範囲外に設けることが望ましい。さらに、位置合わせのマージンやプロセス特性等の観点から、コンタクトホール103a、103bは、スタック型キャパシタ部外周縁から所定の距離以上離れた範囲に開口することが望ましい。」と記載され、段落【0027】には「以上の点から、本実施形態では、コンタクトホール103a、103bを、図1(a)に示したように、交点C1を含む領域A1の外部であって、外周縁から所定の距離D離れた領域A2に設けるものとした。なお、Dの値は、例えば、本実施形態が適用されるメモリにおけるデザインルールの最小値とすることが考えられる。」と記載されている。
したがって、本件補正発明の「前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」との発明特定事項は、本願明細書の段落【0027】の上記「コンタクトホール103a、103bを、図1(a)に示したように、交点C1を含む領域A1の外部」に「設ける」という記載に基づくものである。すなわち、本件補正発明の「前記中心を含む所定の範囲」とは、本願明細書に記載された上記「交点C1を含む領域A1」を指すものである。
しかしながら、本件補正発明の「中心を含む所定の範囲」とは如何なる領域であるのか、たとえば、「中心」からどの程度の距離を有する領域であるか、前記「中心を含む所定の範囲」を量的・具体的に記述する記載は、本願明細書には存在しない。

イ.したがって、本件補正発明の「前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」との発明特定事項は、本願明細書の発明の詳細な説明の記載を参酌すれば、「前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む」ある「範囲」の「外に形成される」ことを意味するにすぎないものと解される。

ウ.してみれば、引用発明の「前記キャパシタコンタクト及び前記電極/コンタクト49は、前記キャパシタ50を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」ことと、本件補正発明の「前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」こととで、実質的な差異があるとは認められない。
よって、相違点3は実質的な相異点ではない。

エ.なお、引用発明は、引用例の段落【0060】に「本発明は、信頼性に優れ、高密度で比較的簡単な構成の強誘電体集積回路並びにその製造方法を提供できる。」と記載されるとおり、信頼性に優れ、高密度で比較的簡単な構成の強誘電体集積回路を得ることを課題としていると認められる。
そして、引用例の段落【0044】には「図11において、2つのセル65,66を有するDRAMウエハ51の部分が示されている。この図で、トランジスタの領域は実線でアウトラインが示され、キャパシタの領域は点線でアウトラインが示されている。両セル65,66はL字形状をなす。一方のセル65はトランジスタ42とキャパシタ50とを有し、他方のセル66は、トランジスタ44とキャパシタ51とを有する。キャパシタ50とトランジスタ42とは、キャパシタ51とトランジスタ44とのようにオーバラップしている。この構造において、2つのメモリセル65,66が相互に織り込まれて共通電極49Aを共有している。この共通電極49Aにより高密度のアレイとなり、DRAM構造全体のサイズを減じることができる。」と記載されている。
すなわち、引用例には、
・「メモリセル」を、その「トランジスタの領域」と「キャパシタの領域」とを一部で「オーバラップ」させて、全体として「L字形状をなす」ように形成すること、
・前記「L字形状をなす」2つの「メモリセル65,66が相互に織り込まれ」るように配置して、前記2つの「メモリセル65,66」に「共通電極49Aを共有」させることで、「DRAM構造全体のサイズを減じる」ことにより、「高密度で比較的簡単な構成の強誘電体集積回路を得る」という課題を達成していること、
が記載されている。

オ.したがって、引用発明は、「矩形形状」を有する「キャパシタの領域」において「前記キャパシタコンタクト及び前記電極/コンタクト49は、前記キャパシタ50を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設け」ることにより、「キャパシタ50」の「電極/コンタクト49」と、隣り合う「キャパシタ50」の「電極/コンタクト49」とを、同じ「共通電極49A」に「接続」できるように構成していると認められる。
そして、引用発明において、「キャパシタ50」の「キャパシタコンタクト」と「電極/コンタクト49」との間隔が小さすぎる場合は、引用例の図11から、隣り合う2つの「キャパシタ50」のそれぞれの「キャパシタコンタクト」を同じ「共通電極49A」に「接続」できないことは明らかである、

カ.したがって、引用発明において、「キャパシタ50」や「共通電極49A」等の「DRAMウエハ51」におけるレイアウトに応じて、隣り合う2つの「キャパシタ50」のそれぞれの「電極/コンタクト49」を同じ「共通電極49A」に「接続」できるように、「前記キャパシタコンタクト及び前記電極/コンタクト49」を、「前記キャパシタ50を上面から観察すると」「キャパシタの領域」の「矩形形状」が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心と」するとき、「前記キャパシタコンタクト」と「前記電極/コンタクト49」が所定値以上離れるように、「前記中心の周りのある範囲の外に形成」することは、当業者が容易に想到し得たものと認められる。

(5-4)審判請求人の主張について
審判請求人は、平成24年2月7日に提出した回答書において、
本件補正後の請求項1の「前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」との記載を、
「前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成されることにより、前記スタック型キャパシタのリーク電流が低減される」と補正する用意がある、
旨を主張している。
しかし、引用発明は「前記キャパシタコンタクト及び前記電極/コンタクト49は、前記キャパシタ50を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」ものであるから、本願明細書の段落【0009】に「本発明では、プラグ形成によるダメージを強く受ける箇所、コンタクトホール形成によるダメージを強く受ける箇所が、共に蓄電部材の中心からずれる。このため、メモリとして正常に機能する領域を充分に確保し、蓄電部材中を流れるリーク電流を低減することができる。」と記載されているように、引用発明も「スタック型キャパシタのリーク電流が低減される」という効果を奏すると認められる。
よって、審判請求人が提示した補正案を採用することはできない。

(6)独立特許要件を満たすかどうかの検討のまとめ
以上のとおり、引用発明を、上記相違点1?3に係る構成とすることは、周知技術を参酌すれば、当業者が容易に想到できたものである。
そして、本件補正発明の効果も、引用発明及び周知技術から、当業者が予期し得たものと認められる。
したがって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。

5.小括
以上のとおりであるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3.本願発明について
1.本願発明
以上のとおり、本件補正(平成22年10月25日に提出された手続補正書による補正)は却下されたので、本願の請求項1に係る発明(以下「本願発明」という。)は、平成22年3月4日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、次のとおりであると認められる。

【請求項1】
「局所導電層と、
前記局所導電層上に設けられた第1絶縁部材と、
前記第1絶縁部材上に設けられた第1電極と、前記第1電極上に設けられた蓄電部材と、前記蓄電部材上に設けられた第2電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部と、
前記第2電極の上方に設けられた配線部材と、
前記第2電極と前記配線部材との間に形成され、前記第2電極と配線部材とを電気的に絶縁する第2絶縁部材と、
前記第1絶縁部材に形成され、前記局所導電層と前記第1電極とを電気的に接続するための導電部材が埋め込まれた第1プラグと、
前記第2絶縁部材に形成され、前記第2電極と前記配線部材とを電気的に接続するための第2プラグと、を備え、
前記第1プラグ及び前記第2プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する4頂点のうち対向する2頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成されることを特徴とする半導体装置。」

なお、平成22年3月4日に提出された手続補正書の請求項1には、「複数の第1プラグ」、「複数の第1プラグ」、及び、「複数の第2プラグ」が2箇所、それぞれ、記載されていた。
しかしながら、「第2.平成22年10月25日に提出された手続補正書による補正(以下「本件補正」という。)についての却下の決定」の「3.補正目的の適否」の「(2)補正事項bについて」の項で指摘したように、平成22年3月4日に提出された手続補正書の請求項1の記載において、「第1プラグ」、「第1プラグ」及び「第2プラグ」がそれぞれ「複数」であるとの記載は、本願明細書の発明の詳細な説明の記載と整合しない誤記であることは、平成24年2月7日に審判請求人が提出した回答書に、「本審判請求人は、発明の詳細な説明に記載されたものでない「複数の第1プラグ」及び「複数の第2プラグ」とする平成22年3月4日付の手続補正書の請求項1の記載の誤記を、平成22年10月25日付の手続補正書の請求項1において、「第1プラグ」及び「第2プラグ」と補正したものであります。」と記載されるとおりである。
また、平成22年3月4日に提出された手続補正書の請求項1において、「導電部材が埋め込まれた」「第1プラグ」との記載は、同項に「前記複数の第1プラグ」と記載されていることから、さらに、本願明細書の発明の詳細な説明の記載からみても、「導電部材が埋め込まれた」「第1プラグ」の誤記であることは、明らかである。
以上から、本願発明を上記のように認定した。

2.引用例1の記載と引用発明
引用例1の記載と引用発明については、前記「第2.平成22年10月25日に提出された手続補正書による補正(以下「本件補正」という。)についての却下の決定」の「4.独立特許要件を満たすかどうかの検討」の「(3)引用例の記載と引用発明」における、「(3-1)引用例の記載」の項において摘記し、同「(3-2)引用発明」の項において認定したとおりである。

3.対比・判断
前記「第2.平成22年10月25日に提出された手続補正書による補正(以下「本件補正」という。)についての却下の決定」における、「1.本件補正の内容」の項の「〈補正事項c〉」及び「〈補正事項d〉」、「3.補正目的の適否」の「(3)補正事項cについて」及び「(4)補正事項dについて」の項で検討したように、本件補正発明は、本願発明の「第1プラグ」が第1絶縁部材を「貫通するように形成された第1コンタクトホール」に埋め込まれたものであることを限定するとともに、本願発明の「第2プラグ」が第2絶縁部材に加えて「前記スタック型キャパシタを覆うように形成されたバリア層」をも貫通するように形成された「第2コンタクトホールに配置される」ものであることを限定したものである。

そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本件補正発明が、前記「第2.平成22年10月25日に提出された手続補正書による補正(以下「本件補正」という。)についての却下の決定」の「4.独立特許要件を満たすかどうかの検討」における各項において検討したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。


第4.結言
以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2012-07-13 
結審通知日 2012-07-17 
審決日 2012-07-31 
出願番号 特願2004-191362(P2004-191362)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 池渕 立、小川 将之  
特許庁審判長 鈴木 匡明
特許庁審判官 小野田 誠
恩田 春香
発明の名称 半導体装置及び強誘電体メモリ、半導体装置の製造方法  
代理人 宮坂 一彦  
代理人 上柳 雅誉  
代理人 須澤 修  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ