ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01C 審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01C |
|---|---|
| 管理番号 | 1264146 |
| 審判番号 | 不服2010-22247 |
| 総通号数 | 155 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-11-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2010-10-04 |
| 確定日 | 2012-10-05 |
| 事件の表示 | 特願2006-301206「サージ吸収素子」拒絶査定不服審判事件〔平成19年 5月31日出願公開,特開2007-134709〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
1 手続の経緯 本願は,平成18年11月7日(優先権主張2005年11月8日,台湾)の出願であって,平成21年8月10日付けで拒絶理由が通知され,同年12月15日に意見書及び手続補正書が提出されたが,平成22年5月27日付けで拒絶査定がなされ,それに対して,同年10月4日に拒絶査定不服審判が請求されたものである。なお,その後,平成23年1月6日に上申書が提出されている。 2 本願発明の認定 平成21年12月15日付け手続補正書により補正された特許請求の範囲は請求項1ないし9からなるが,その請求項1に係る発明(以下「本願発明」という。)は,明細書,特許請求の範囲及び図面の記載からみて,本願の特許請求の範囲の請求項1に記載された事項により特定される次のとおりのものである。 「【請求項1】 3個のセラミック層,6個の電極及び複数本のリードからなり, 該3個のセラミック層は平行に配置して,順番に第一サージ吸収素子,第二サージ吸収素子及び第三サージ吸収素子とし, 該6個の電極はそれぞれ該第一サージ吸収素子の両面に設置する第一電極及び第二電極,それぞれ該第二サージ吸収素子の両面に設置する第三電極及び第四電極,それぞれ該第三サージ吸収素子の両面に設置する第五電極及び第六電極とし, これら3個のセラミック層からなる第1乃至第3サージ吸収素子が 一体に接合された連続層を構成し 該複数本のリードをこれらの該各電極に接続してそれぞれ保護回路を構成することにより,三相或いは単相のサージ吸収素子を構成することを特徴とするサージ吸収素子。」 3 引用例の記載と引用発明 (1)特開平6-120009号公報 原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である特開平6-120009号公報(以下「引用例」という。)には,「容量性バリスタ」(発明の名称)について,図1ないし図3とともに,次の記載がある。(下線は当審で付加したもの。以下,同様。) ・「【0001】 【産業上の利用分野】本発明は,コンデンサ機能とバリスタ機能とを有する容量性バリスタに関し,特にコンパクトなサイズで大きな静電容量が得られるとともに,表面実装に対応できるようにした構造に関する。」 ・「【0002】 【従来の技術】一般に,SｒTiO_(3 )を主成分とする半導体セラミックからなる容量性バリスタは,サージやノイズを吸収するバリスタとしての機能とともに,コンデンサとしての機能を有しており,電子機器の分野で広く利用されている。この容量性バリスタは,従来,半導体基板の両主面に電極を形成し,該各電極に入出力端子を接続するとともに,該基板の外表面に外装樹脂を被覆した構造となっており,上記半導体セラミックの結晶粒界でバリスタ特性,コンデンサ特性を得ている。従って,上記半導体セラミックの粒界数を制御し,これによりバリスタ電圧,静電容量をコントロールしている。」 ・「【0005】 【課題を解決するための手段】そこで本発明は,半導体基板の両主面に電極が形成された複数のバリスタ素子を積層し,入出力端子の接続部を上記各バリスタ素子が電気的に並列になるように上記各電極に接続し,上記バリスタ素子を外装樹脂で覆うとともに,該外装樹脂の外表面に上記入出力端子の導出部を露出したことを特徴とする容量性バリスタである。」 ・「【0007】 【実施例】以下,本発明の実施例を図について説明する。図1及び図2は本発明の一実施例による容量性バリスタを説明するための図である。図において,1は本実施例の容量性バリスタであり,これは2つのバリスタ素子2,2を重ね合わせて構成されている。この各バリスタ素子2は円板状の半導体基板3の表面,裏面にそれぞれ電極4a,4bを形成して構成されており,この上,下のバリスタ素子2,2の電極4b,4aが互いに対向している。 【0008】上記バリスタ素子2にはストレートに延びる板状の入出力端子5,及び二股状に折り曲げ形成された入出力端子6が接続されている。この両入出力端子5,6はフープ材を金型で打ち抜いて形成してなるもので,この各端子5,6は互いに対峙している。上記一方の入出力端子6はこれの中央部を上方に段状に折り曲げるとともに,両端部を下方に同じく段状に折り曲げてなり,これにより二股状の接続部6a,6bが形成されている。 【0009】上記他方の入出力端子5の接続部5aは上記両バリスタ素子2の対向する電極4b,4a間に挟み込まれており,この両電極4b,4aに半田付け接続されている。また,上記一方の入出力端子6の上側接続部6aは上段のバリスタ素子2の表面電極4aに半田付け接続されており,下側接続部6bは下段のバリスタ素子2の裏面電極4bに半田付け接続されている。これにより上記各バリスタ素子2は電気的に並列に接続されている。 【0010】上記各バリスタ素子2の外表面部分には外装樹脂7が被覆形成されており,上記入出力端子5,6の導出部5b,6cは外方に突出している。上記樹脂7は樹脂浴に浸漬した後,硬化させて形成されたものである。そして上記各導出部5b,6cは上記外装樹脂7の側面7aに沿って折り曲げられており,これにより該導出部5b,6cは上記外装樹脂7の側面7aに露出している。」 ・「【0014】また,上記実施例では,バリスタ素子2を2つ重ねた場合を例にとって説明したが,本発明は勿論これに限られるものではなく,3つ以上のバリスタ素子を積層してもよい。図3は,3つのバリスタ素子2を積層して容量性バリスタ10を構成した例である。この例では,各入出力端子5,6を二股状に形成し,これの各導出部を上記各バリスタ素子2,2,2が電気的並列となるように接続することにより,上記実施例よりさらに大きなバリスタ電圧,静電容量が得られる。」 図3には,3つのバリスタ素子2が,電極が互いに対向するよう,実質的に平行に配置されている構成が,見て取れる。 (2)引用発明 引用例の図3において,入出力端子5の上側の接続部は,上段と中段のバリスタ素子2の間に挟まれるから,図2における入出力端子5の接続部5aと同様の構成を有しており,また,入出力端子5の下側の接続部は,積層された下段のバリスタ素子の裏面に接続するから,図2における入出力端子6の下側接続部6bと同様の構成を有しているものと認められる。同様に,図3の入出力端子6の上側の接続部は,積層された上段のバリスタ素子の表面に接続するから,図2における入出力端子6の上側接続部6aと同様の構成を有しており,また,入出力端子6の下側の接続部は中段と下段のバリスタ素子2の間に挟まれるから,図2における入出力端子5の接続部5aと同様の構成を有しているものと認められる。 よって,上記(1)の記載事項及び図示(特に,図3)の内容を総合すれば,引用例には,次の発明(以下「引用発明」という。)が記載されている。 「3つのバリスタ素子2を積層してなる容量性バリスタ10であって, 各バリスタ素子2は,半導体セラミックからなる円板状の半導体基板3の表面,裏面にそれぞれ電極4a,4bを形成して構成されており, 3つのバリスタ素子2が,電極4a,4bが互いに対向するよう,実質的に平行に配置され, 入出力端子5の上側の接続部は,上段と中段のバリスタ素子2の対向する電極4b,4a間に挟み込まれており,この両電極4b,4aに半田付け接続され,入出力端子5の下側の接続部は,下段のバリスタ素子2の裏面電極4bに半田付け接続され,また,入出力端子6の上側の接続部は,上段のバリスタ素子2の表面電極4aに半田付け接続され,入出力端子6の下側の接続部は,中段と下段のバリスタ素子2の対向する電極4b,4a間に挟み込まれており,この両電極4b,4aに半田付け接続され,これにより上記各バリスタ素子2は電気的に並列に接続されて,大きなバリスタ電圧が得られる容量性バリスタ。」 4 対比 (1)本願発明と引用発明との対応関係 ア 引用発明の「容量性バリスタ10」は,大きなバリスタ電圧が得られるものであって,サージやノイズを吸収するバリスタとしての機能を有しているから,本願発明の「サージ吸収素子」に相当する。そして,引用発明の積層された「下段」の「バリスタ素子2」,「中段」の「バリスタ素子2」及び「上段」の「バリスタ素子2」は,それぞれ,本願発明の「第一サージ吸収素子」,「第二サージ吸収素子」及び「第三サージ吸収素子」に相当する。 イ 引用発明の「半導体セラミックからなる円板状の半導体基板3」は,本願発明の「セラミック層」に相当し,引用発明の「電極4a,4b」,「入出力端子」は,それぞれ,本願発明の「電極」,「リード」に相当する。 ウ 引用発明の下段,中段,上段の各バリスタ素子2は,半導体セラミックからなる円板状の半導体基板3の表面,裏面にそれぞれ電極4a,4bを形成してなるから,引用発明の「下段」の「バリスタ素子2」の「電極4a,4b」,「中段」の「バリスタ素子2」の「電極4a,4b」,「上段」の「バリスタ素子2」の「電極4a,4b」は,それぞれ,本願発明の「第一サージ吸収素子の両面に設置する第一電極及び第二電極」,「第二サージ吸収素子の両面に設置する第三電極及び第四電極」,「第三サージ吸収素子の両面に設置する第五電極及び第六電極」に相当する。 エ 引用発明は,「入出力端子5の上側の接続部は,上段と中段のバリスタ素子2の対向する電極4b,4a間に挟み込まれており,この両電極4b,4aに半田付け接続され」ており,かつ,「入出力端子6の下側の接続部は,中段と下段のバリスタ素子2の対向する電極4b,4a間に挟み込まれており,この両電極4b,4aに半田付け接続され」ているから,上段,中段,下段のバリスタ素子2は,対向する電極4b,4aが入出力端子の接続部を介して半田付け接続されているといえる。したがって,引用発明の「3つのバリスタ素子2を積層してなる容量性バリスタ10」の構成は,本願発明の「これら3個のセラミック層からなる第1乃至第3サージ吸収素子が 一体に接合された連続層を構成」することに相当する。 オ 引用発明の「入出力端子5」及び「入出力端子6」は,本願発明の「複数本のリード」に相当するから,引用発明の入出力端子と電極が接続されて「これにより上記各バリスタ素子2は電気的に並列に接続」された構成は,本願発明の「該複数本のリードをこれらの該各電極に接続してそれぞれ保護回路を構成すること」に相当する。 (2)一致点及び相違点 したがって,上記(1)の対応関係に基づいて,本願発明と引用発明とを対比すると,両者は, 「3個のセラミック層,6個の電極及び複数本のリードからなり, 該3個のセラミック層は平行に配置して,順番に第一サージ吸収素子,第二サージ吸収素子及び第三サージ吸収素子とし, 該6個の電極はそれぞれ該第一サージ吸収素子の両面に設置する第一電極及び第二電極,それぞれ該第二サージ吸収素子の両面に設置する第三電極及び第四電極,それぞれ該第三サージ吸収素子の両面に設置する第五電極及び第六電極とし, これら3個のセラミック層からなる第1乃至第3サージ吸収素子が 一体に接合された連続層を構成し 該複数本のリードをこれらの該各電極に接続してそれぞれ保護回路を構成するサージ吸収素子。」 であることにおいて一致しており,以下の点で相違している。 〈相違点〉 本願発明は,「三相或いは単相のサージ吸収素子を構成する」のに対して,引用発明では,この構成が明記されていない点。 5 判断 (1)相違点について ア 引用発明は,2つの「入出力端子」(5,6)を有し,その間に各バリスタ素子2が電気的に並列に接続された,2端子素子であることは明らかである。 イ 引用例には,容量性バリスタ10の具体的な使用について明記されていないが,容量性バリスタ10は,少なくとも「サージやノイズを吸収するバリスタとしての機能」(段落【0002】)を有するものであるから,引用発明は,サージが生じる可能性のある2本の線間に接続されて,バリスタとして機能するものであることは明らかであり,「単相のサージ吸収素子を構成する」ものであるといえる。 ウ そして,相違点に示された本願発明の構成は,「三相」と「単相」が択一的に記載されているものであって,引用発明は,少なくとも一方の構成である「単相のサージ吸収素子を構成する」と一致するから,本願発明の上記相違点の構成を満たすものであるといえる。 エ したがって,上記相違点は実質的なものではなく,本願発明と引用発明には,実質的な相違点は存在しない。 (2)まとめ したがって,本願発明と引用発明に実質的な相違点は無いから,本願発明は,引用例に記載された発明である。 6 請求人の主張に関して (1)審判請求書及び上申書の主張について ア 請求人は,審判請求書の【請求の理由】において,「本願発明の特徴は,特許請求の範囲に記載されたとおり,サージ吸収素子の構成において『これら3個のセラミック層からなる第1乃至第3サージ吸収素子が一体に接合された連続層を構成し』,また,これら『3個のサージ吸収素子のそれぞれの面,すなわち6つの面にそれぞれ電極を設置して,これらに接続する複数本のリードを設けた』ことにあり,これ等の構成により第1実施例〔図5〕及び第2実施例(図6)に示すとおりL,N,Gの三線間のそれぞれのサージ保護と3つのサージ吸収素子すべてを2線間で保護効果を発揮させることができる。」(平成22年11月10日提出の手続補正書第1ページ3.(a))と主張し,また,平成23年1月6日提出の上申書において,「1.添付した表において,左端側2例は本件発明にかかる図5および図6を示す。また,中央より右に引用文献1,2,3を列挙したものです。 ここで,引用文献1は,本願発明が3つのサージ吸収素子からなることに対して半導体基板3は2つからなり,且つ,入力端子5,6の構造のためにこれらを適用した等価回路の構成は限られてしまい,この3つの半導体3しかない構造と引用文献2および2記載の3つの素子を有する構成と組み合わせても,は本願発明に示した図5,6の構成とすることができません。」と主張している。 イ 請求人の主張は,本願発明により「L,N,Gの三線間のそれぞれのサージ保護と3つのサージ吸収素子すべてを2線間で保護効果を発揮させること」,すなわち,3線間の保護(図5)と2線間の保護(図6)が切替え可能であることを前提とした主張と解されるが,本願発明(請求項1)には,「複数本のリード」が4本であることも,導電通路の付加により,「三相」と「単層」の切替えを行うことも特定されていないから,上記主張は請求項1の記載に基づくものではなく,採用することはできない。 (2)三相のサージ吸収素子について ア 請求人は,各引用文献から,本願発明の図5の構成とすることはできない旨主張するので,上記相違点における,本願発明の「三相」「のサージ吸収素子を構成する」点について,さらに検討する。 イ 引用例には,容量性バリスタ10を「三相のサージ吸収素子」として使用することは開示されていない。しかしながら,引用例には上記3(2)のとおりの引用発明が記載されており,この引用発明は,上記4で検討したとおり,実質的に 「3個のセラミック層,6個の電極及び複数本のリードからなり, 該3個のセラミック層は平行に配置して,順番に第一サージ吸収素子,第二サージ吸収素子及び第三サージ吸収素子とし, 該6個の電極はそれぞれ該第一サージ吸収素子の両面に設置する第一電極及び第二電極,それぞれ該第二サージ吸収素子の両面に設置する第三電極及び第四電極,それぞれ該第三サージ吸収素子の両面に設置する第五電極及び第六電極とし, これら3個のセラミック層からなる第1乃至第3サージ吸収素子が 一体に接合された連続層を構成し 該複数本のリードをこれらの該各電極に接続してそれぞれ保護回路を構成するサージ吸収素子。」 であるといえる。 ウ そして,引用例の図3を参照すると,3つのバリスタ素子2を積層し,上段のバリスタ素子2の表面(上面)から一つの導線が引き出され,上段のバリスタ素子2の裏面と中段のバリスタ素子2の表面の間から一つの導線が引き出され,中段のバリスタ素子2の裏面と下段のバリスタ素子2の表面の間から一つの導線が引き出され,さらに下段のバリスタ素子2の裏面(下面)から一つの導線が引き出されることが,見て取れる。 エ 他方,3個の電圧依存性抵抗体(バリスタ)を重ね合わせて,三本の導線(リード端子)間にそれぞれ電圧依存性抵抗体が接続された,3端子の一体化構造のサージ吸収器を構成することは,以下の周知例1,2に記載されるように,当業者において周知の技術的事項である。 そして,このような一体化構造のサージ吸収器において,3個の重ねた電圧依存性抵抗体(バリスタ)の両最外側電極を接続して一つの導線(リード端子)とし,また,接触する2個の電圧依存性抵抗体(バリスタ)の間にそれぞれ一つの導線(リード端子)を設けて,3つの端子とすることは,通常採用される構造にすぎない。 周知例1:実願昭56-37791号(実開昭57-150906号)のマイクロフィルム(注:原審の拒絶理由における文献2) ・「酸化亜鉛を主成分とする焼結体からなる三ヶの電圧依存性抵抗体を重ね合わせ,二ヶの電圧依存性抵抗体の間に金属板をそれぞれはさみ込み,電圧依存性抵抗体間を電気的に接続し,三ヶの電圧依存性抵抗体の両端の二つの電圧依存性抵抗体を金属板で電気的に接続し,この三枚の金属板にそれぞれ導線を接続し,三ヶの電圧依存性抵抗体,三ヶの金属板,三ヶ所の金属板と導線の接続部を絶縁物で覆い,その外側に絶縁体ケースを有する構造のサージ吸収器。」(実用新案登録請求の範囲) 周知例2:実公昭55-44330号公報 ・「通信回線または配線等の2線間および上記2線と接地間に接続する3個の異常電圧吸収器を並列に列べた非直線性抵抗素子3個と,その各素子間に挿入して各素子の電極面に広く接触させると共にその延長を引出端子を兼ねさせた2枚の金属板と,上記並列3素子の両最外側電極面にのみそれぞれ広く接触すると共にそのばね力にて圧着し上記並列3素子と上記2金属板を一体化する断面コの字状の一端が延長されて引出端子を形成する1枚の弾性金属板とによって圧着一体化構造としたことを特徴とするサージ吸収器。」(実用新案登録請求の範囲) オ そうすると,引用例の図3には,3つの積層されたバリスタ素子2から引き出された4つの導線を,各バリスタ素子が並列接続となるよう接続して2端子素子とした回路図が記載されているが,上記周知の技術的事項を理解する当業者においては,引用例記載のサージ吸収素子の入出力端子の構造を改変して,3つの積層されたバリスタ素子2から引き出された4つの導線のうち,両最外側電極から引き出された導線を接続し,三本の導線(リード端子)間にそれぞれ電圧依存性抵抗体が接続された,三端子の一体化構造のサージ吸収器,すなわち,「三相のサージ吸収素子」とすることは,何の困難もなくなし得ることである。 カ したがって,本願発明の「三相のサージ吸収素子」を構成することも,引用発明及び周知の技術的事項に基づいて,当業者が容易になし得ることである。 7 結言 以上検討したとおり,本願発明(特に,「単相のサージ吸収素子を構成する」もの)は,引用例に記載された発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。 また,本願発明のうち,「三相」「のサージ吸収素子を構成する」ものについても,引用例に記載された発明及び周知の技術的事項に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 したがって,他の請求項について検討するまでもなく,本願は拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2012-05-10 |
| 結審通知日 | 2012-05-14 |
| 審決日 | 2012-05-25 |
| 出願番号 | 特願2006-301206(P2006-301206) |
| 審決分類 |
P
1
8・
113-
Z
(H01C)
P 1 8・ 121- Z (H01C) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 酒井 朋広 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
小野田 誠 加藤 浩一 |
| 発明の名称 | サージ吸収素子 |
| 代理人 | 入交 孝雄 |