• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1264886
審判番号 不服2011-6837  
総通号数 156 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-12-28 
種別 拒絶査定不服の審決 
審判請求日 2011-04-01 
確定日 2012-10-19 
事件の表示 特願2005-103921「半導体装置製造方法」拒絶査定不服審判事件〔平成18年10月19日出願公開,特開2006-286878〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成17年3月31日の出願であって,平成21年10月15日付けで拒絶の理由が通知され,同年12月15日に意見書と手続補正書が提出され,平成22年6月11日付けで最後の拒絶の理由が通知され,同年8月11日に意見書が提出され,平成23年1月5日付けで拒絶査定がなされ,同年4月1日に前記拒絶査定に対する不服審判が請求されるとともに手続補正書が提出され,平成24年1月30日付けで審尋がおこなわれ,同年3月27日に前記審尋に対する回答書が提出されたものである。

第2 平成23年4月1日に提出された手続補正書でした補正の却下の決定

[補正の却下の決定の結論]
平成23年4月1日に提出された手続補正書でした補正を却下する。

[理 由]
1 本件補正の内容
平成23年4月1日に提出された手続補正書でした補正(以下「本件補正」という。)は,特許請求の範囲についてする補正を含むものであり,その特許請求の範囲についてする補正は,補正前に,
「 【請求項1】
基板上に絶縁膜を設ける第1絶縁膜成膜工程と,
前記第1絶縁膜成膜工程で成膜された絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と,
前記キャップ膜成膜工程の後,前記絶縁膜に配線用溝を形成する配線用溝形成工程と,
前記配線用溝形成工程の後,前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と,
前記メタルバリア膜形成工程の後,配線用溝に配線材料を充填する配線膜形成工程と,
前記配線膜形成工程の後,前記キャップ膜を除去するキャップ膜除去工程と,
前記キャップ膜除去工程の後,該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と,
前記ポリベンゾオキサゾール系バリア膜成膜工程の後,該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第2絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。
【請求項2】
配線材料がCｕであることを特徴とする請求項1の半導体装置の製造方法。
【請求項3】
キャップ膜除去工程は,ウェットエッチング,ドライエツチング,アッシング,又は溶媒による除去の技術によって行われることを特徴とする請求項1又は請求項2の半導体装置の製造方法。
【請求項4】
ポリベンゾオキサゾール系バリア膜は,比誘電率が3.5以下のCｕ拡散防止機能を有するものであることを特徴とする請求項1?請求項3いずれかの半導体装置の製造方法。
【請求項5】
ポリベンゾオキサゾール系バリア膜は,比誘電率が3.5以下のN含有樹脂からなることを特徴とする請求項1?請求項4いずれかの半導体装置の製造方法。
【請求項6】
ポリベンゾオキサゾール系バリア膜は,比誘電率が3.5以下で,N含有量が5?25原子%の樹脂からなることを特徴とする請求項1?請求項5いずれかの半導体装置の製造方法。」
とあったものを,補正後に,
「 【請求項1】
基板上にポーラス状絶縁膜を設ける第1絶縁膜成膜工程と,
前記第1絶縁膜成膜工程で成膜されたポーラス状絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と,
前記キャップ膜成膜工程の後,前記ポーラス状絶縁膜に配線用溝を形成する配線用溝形成工程と,
前記配線用溝形成工程の後,前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と,
前記メタルバリア膜形成工程の後,配線用溝にCｕ配線材料を充填する配線膜形成工程と,
前記配線膜形成工程の後,前記キャップ膜を除去するキャップ膜除去工程と,
前記キャップ膜除去工程の後,該キャップ膜が除去されたポーラス状絶縁膜側の表面にN含有量が5?25原子%で比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と,
前記ポリベンゾオキサゾール系バリア膜成膜工程の後,該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第2絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。
【請求項2】
キャップ膜除去工程は,ウェットエッチング,ドライエッチング,アッシング,又は溶媒による除去の技術によって行われることを特徴とする請求項1の半導体装置の製造方法。」
とするものである。

2 補正目的の適否及び新規事項の追加の有無について
本件補正は,補正前の請求項1の「絶縁膜」,「配線材料」を,補正後にそれぞれ「ポーラス状絶縁膜」,「Cｕ配線材料」と補正し,補正前の請求項1の「該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布」を,補正後に「該キャップ膜が除去されたポーラス状絶縁膜側の表面にN含有量が5?25原子%で比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布」と補正し,補正前の請求項2,請求項4-6を削除し,補正前の請求項3の項番号を請求項2と補正するものである。
そして,前記補正の内,「絶縁膜」,「配線材料」を,それぞれ「ポーラス状絶縁膜」,「Cｕ配線材料」とする補正及び「該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布」を,「該キャップ膜が除去されたポーラス状絶縁膜側の表面にN含有量が5?25原子%で比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布」とする補正は,いずれも,絶縁膜,配線材料及びポリベンゾオキサゾール系塗料を具体的に限定するものであるから,特許請求の範囲の減縮を目的とした補正であり,補正前の請求項2,請求項4-6を削除し,補正前の請求項3の項番号を請求項2と補正する補正は,それぞれ,請求項の削除及び明りょうでない記載の釈明を目的とした補正であるといえる。
そうすると,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第1号,第2号及び第4号に掲げる,請求項の削除,特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とした補正といえる。
また,前記補正は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面(以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものと認められるから,本件補正は,当初明細書等に記載した事項の範囲内においてしたものであり,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項に規定する要件を満たすといえる。
以上のとおりであるから,本件補正は,特許法第17条の2第3項及び第4項に規定する要件を満たす。
そして,本件補正は,特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから,本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か,すなわち,本件補正がいわゆる独立特許要件を満たすものであるか否かにつき,以下において更に検討する。

3 独立特許要件について
(1)補正後の発明
本願の本件補正による補正後の請求項1及び2に係る発明は,本件補正により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲の請求項1及び2に記載されている事項により特定されるとおりのものであり,そのうちの請求項1に係る発明(以下「本願補正発明1」という。)は,請求項1に記載されている事項により特定される上記「第2 1 本件補正の内容」の箇所に記載したとおりのものであって,再掲すると次のとおりである。

「基板上にポーラス状絶縁膜を設ける第1絶縁膜成膜工程と,
前記第1絶縁膜成膜工程で成膜されたポーラス状絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と,
前記キャップ膜成膜工程の後,前記ポーラス状絶縁膜に配線用溝を形成する配線用溝形成工程と,
前記配線用溝形成工程の後,前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と,
前記メタルバリア膜形成工程の後,配線用溝にCｕ配線材料を充填する配線膜形成工程と,
前記配線膜形成工程の後,前記キャップ膜を除去するキャップ膜除去工程と,
前記キャップ膜除去工程の後,該キャップ膜が除去されたポーラス状絶縁膜側の表面にN含有量が5?25原子%で比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と,
前記ポリベンゾオキサゾール系バリア膜成膜工程の後,該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第2絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。」

(2)引用例とその記載事項,及び,引用発明
原査定の拒絶の理由に引用され,本願の出願前に頒布された刊行物である下記の引用例1-3には,次の事項が記載されている。(なお,下線は,当合議体において付したものである。以下同じ。)

ア 引用例1:特開2000-77519号公報
(1a)「【請求項1】 下地基板上に形成された第1の絶縁層と,
前記第1の絶縁層に形成された溝内に埋め込まれた配線とを有し,
前記配線の上部が前記第1の絶縁層から突出していることを特徴とする半導体装置。」(【特許請求の範囲】)

(1b)「【請求項3】 請求項1又は2記載の半導体装置において,
前記第1の絶縁層は,シリコン酸化膜,水素若しくはフッ素を添加したシリコン酸化膜,シリコン窒化膜,又は有機薄膜であることを特徴とする半導体装置。
【請求項4】 請求項1乃至3のいずれか1項に記載の半導体装置において,
前記配線又は前記導体プラグは,エッチングが困難な材料より成ることを特徴とする半導体装置。
【請求項5】 請求項4記載の半導体装置において,
前記配線又は前記導体プラグは,Cｕ層,Cｕ合金層,Aｕ層,タングステン層,又はタングステン合金層より成ることを特徴とする半導体装置。」(【特許請求の範囲】)

(1c)「【請求項11】 下地基板上に第1の絶縁層を形成する工程と,
前記第1の絶縁層上に,前記第1の絶縁層とエッチング特性が異なる第2の絶縁層を形成する工程と,
前記第1の絶縁層と前記第2の絶縁層に開口部を形成する工程と,
全面に,導電層を形成し,前記第2の絶縁層の表面が露出するまで前記導電層を研磨することにより,前記開口部内に前記導電層より成る埋め込み層を形成する工程と,
前記第2の絶縁層を除去する工程とを有することを特徴とする半導体装置の製造方法。」(【特許請求の範囲】)

(1d)「【請求項15】 請求項7乃至14のいずれか1項に記載の半導体装置の製造方法において,
前記開口部は,溝であり,
前記埋め込み層は,配線であることを特徴とする半導体装置の製造方法。」(【特許請求の範囲】)

(1e)「【発明の属する技術分野】本発明は,半導体装置及びその製造方法に係り,特に埋め込み配線や埋め込みプラグを用いた半導体装置及びその製造方法に関する。」(【0001】)

(1f)「【従来の技術】近年の半導体装置の動作速度の向上にはめざましいものがあるが,電子機器の情報処理量の増大に伴い,論理演算装置等の半導体装置の更なる動作速度の向上が求められている。半導体装置の動作速度を更に向上するためには,内部配線における信号の遅延時間を更に短くすることが必要であり,従来から広く配線材料として用いられてきたAlを用いることなく,Alより導電率が高いCｕを配線材料として用いることが提案されている。
しかし,Cｕは化学的に安定した金属であるため,Alのように通常のエッチングによりパターニングするのは困難である。そこで,全面に堆積した絶縁層に溝を形成し,その溝内に配線材料としてCｕを用いた埋め込み配線を形成する技術が提案されている。提案されている半導体装置の製造方法を図8を用いて説明する。
まず,シリコン基板110上に,シリコン酸化膜122,シリコン窒化膜132,シリコン酸化膜より成る絶縁層134を順に形成する。次に,フォトリソグラフィ技術により,絶縁層134,シリコン窒化膜132に,シリコン酸化膜122に達する溝138を形成する(図8(a)参照)。次に,全面に,バリア層140,Cｕ膜142を順に形成する。
次に,CMP(Chemical Mechanical Polishing,化学的機械的研磨)法により,絶縁層134の表面が露出するまでCｕ層142及びバリア層140を研磨する。これにより,溝138内に,バリア層140とCｕ層142より成る配線144が形成されることとなる(図8(b)参照)。次に,シリコン窒化膜146,層間絶縁膜148を順に形成する(図8(c)参照)。
こうして,埋め込み配線を有する半導体装置が製造されることとなる。このような半導体装置では,配線の材料として導電率の高いCｕが用いられているので,配線における信号の遅延時間を小さくすることができ,これにより半導体装置の動作速度を向上することが可能となる。
【発明が解決しようとする課題】しかしながら,このような半導体装置の製造方法では,CMP法により溝138内に埋め込み配線144を形成するため,絶縁層134上に金属不純物が残存してしまうことがあった。絶縁層134上に金属不純物が残存していると,配線144間に電圧が印加された場合,絶縁層134とシリコン窒化膜146との界面でリーク電流が生じ,これにより,配線144間で絶縁破壊を生じてしまうことがあった。
また,絶縁層に形成されたコンタクトホール内にCMP法により埋め込みプラグを形成する場合(図示せず)も,上記と同様に,埋め込みプラグ間で絶縁破壊を生じてしまうことがあった。本発明の目的は,埋め込み配線間や埋め込みプラグ間の絶縁耐圧が高い半導体装置及びその製造方法を提供することにある。」(【0002】-【0008】)

(1g)「また,上記目的は,下地基板上に第1の絶縁層を形成する工程と,前記第1の絶縁層上に,前記第1の絶縁層とエッチング特性が異なる第2の絶縁層を形成する工程と,前記第1の絶縁層と前記第2の絶縁層に開口部を形成する工程と,全面に,導電層を形成し,前記第2の絶縁層の表面が露出するまで前記導電層を研磨することにより,前記開口部内に前記導電層より成る埋め込み層を形成する工程と,前記第2の絶縁層を除去する工程とを有することを特徴とする半導体装置の製造方法により達成される。これにより,第2の絶縁層を除去することにより,第2の絶縁層の表面に残存した金属不純物を除去するので,埋め込み層間の絶縁耐圧が高い半導体装置を製造することができる。」(【0015】)

(1h)「【発明の実施の形態】[第1実施形態]本発明の第1実施形態による半導体装置及びその製造方法を図1乃至図4を用いて説明する。図1は,本実施形態による半導体装置を示す断面図である。図2乃至図4は,本実施形態による半導体装置の製造方法を示す工程断面図である。」(【0019】)

(1i)「(半導体装置の製造方法)次に,本実施形態による半導体装置の製造方法について図2乃至図4を用いて説明する。
まず,図2(a)に示すように,シリコン基板10上に,プラズマCVD(Plasma enhanced Chemical Vapor Deposition,プラズマ化学気相成長)法により,膜厚100nmのシリコン酸化膜12を形成する。次に,全面に,プラズマCVD法により,膜厚20nmのシリコン窒化膜(図示せず),膜厚500nmのシリコン酸化膜(図示せず)を形成する。
次に,シリコン酸化膜(図示せず)及びシリコン窒化膜(図示せず)に,シリコン酸化膜12に達する溝を形成する。次に,全面に,膜厚40nmのTiN膜より成るバリア層14を形成する。次に,全面に,電解メッキ法により,膜厚1.5μmのCｕ膜16を形成する。次に,CMP法により,シリコン酸化膜(図示せず)の表面が露出するまで,Cｕ膜16及びバリア層14を研磨する。これにより,溝(図示せず)内に,バリア層14及びCｕ膜16より成る配線18が形成されることとなる。
次に,プラズマCVD法により,膜厚20nmのシリコン窒化膜20を形成し,この後,プラズマCVD法により,膜厚750nmのシリコン酸化膜より成る層間絶縁膜22を形成する(図2(b)参照)。次に,層間絶縁膜22及びシリコン窒化膜20に,配線18の上面に達するコンタクトホール24を形成する(図2(c)参照)。
次に,全面に,膜厚40nmのTiN膜をより成るバリア層26を形成する。次に,全面に,電解メッキ法により,膜厚1μmのCｕ膜28を形成する。次に,CMP法により,層間絶縁膜22の表面が露出するまでCｕ膜28及びバリア層26を研磨する。これにより,コンタクトホール24内に,バリア層26とCｕ層28より成る導体プラグ30が形成されることとなる(図3(a)参照)。
次に,プラズマCVD法により,膜厚20nmのシリコン窒化膜32を形成し,この後,プラズマCVD法により,膜厚500nmのシリコン酸化膜34aを形成する。この後,プラズマCVD法により,膜厚20nmのシリコン窒化膜34bを形成する。これにより,シリコン酸化膜34a及びシリコン窒化膜34bより成る絶縁層34が構成されることとなる(図3(b)参照)。
次に,フォトリソグラフィ技術により,シリコン窒化膜34b,シリコン酸化膜34a,シリコン窒化膜32に,溝38a,38bを形成する。溝38aは,導体プラグ30の上面を露出するように形成する。なお,シリコン窒化膜34bは,溝38a,38bを形成する際のフォトリソグラフィにおいて反射防止膜として機能するものである(図3(c)参照)。
次に,全面に,膜厚40nmのTiN膜をより成るバリア層40を形成する。次に,全面に,電解メッキ法により,膜厚1μmのCｕ膜42を形成する。次に,CMP法により,シリコン窒化膜34bの表面が露出するまでCｕ膜42及びバリア層40を研磨する。これにより,コンタクトホール38a,38b内に,バリア層40とCｕ層42より成る導体プラグ44が形成される。シリコン窒化膜34b上には,金属不純物が残存することととなる(図4(a)参照)。
次に,ドライエッチングを用い,シリコン酸化膜34aに対して高い選択比でシリコン窒化膜34bをエッチングする(図4(b)参照)。エッチングガスについては,例えばCF_(4)を95%,O_(2)を5%とすることができ,エッチング条件については,例えば,圧力を10mTｏｒｒ,RF出力を200Wとすることができる。シリコン窒化膜34bがエッチングされるので,シリコン窒化膜34b上に残存していた金属不純物は,シリコン窒化膜34bとともに除去されることとなる。
次に,プラズマCVD法により,膜厚20nmのシリコン窒化膜46を形成し,この後,プラズマCVD法により,膜厚800nmのシリコン酸化膜より成る層間絶縁膜48を形成する。こうして,本実施形態による半導体装置を製造することができる。このように,本実施形態によれば,溝38a,38b内に配線44を形成した後,絶縁層34の表面を除去する,具体的には,シリコン窒化膜34bを除去するので,絶縁層34の表面に残存した金属不純物をシリコン窒化膜34bごと除去することができ,これにより配線44間の絶縁性を向上することができる。」(【0024】-【0033】)

(1j)「[変形実施形態]本発明は上記実施形態に限らず種々の変形が可能である。例えば,第1実施形態では,絶縁層34をシリコン酸化膜34aとシリコン窒化膜34bとにより構成したが,絶縁層34はシリコン酸化膜34aとシリコン窒化膜34bとにより構成することに限定されるものではなく,互いにエッチング特性が異なる膜を適宜組み合わせて用いることができる。
また,第2実施形態では,絶縁層34としてシリコン酸化膜を用いたが,絶縁層34はシリコン酸化膜に限定されるものではなく,例えば,シリコン窒化膜等あらゆる絶縁膜を用いることができる。また,絶縁層34として,水素若しくはフッ素を添加したシリコン酸化膜や,商品名「SILK」(米国ダウケミカル社),商品名「FLARE」(米国アライドシグナル社)等の有機薄膜等を用いてもよい。水素若しくはフッ素を添加したシリコン酸化膜や有機薄膜等は誘電率が低いため,半導体装置の高周波特性を良好にすることができる。」(【0042】-【0043】)

イ 引用発明
引用例1の上記摘記(1a)-(1j)の記載を総合勘案すれば,引用例1には,以下の発明(以下「引用発明」という。)が記載されていると認められる。
「シリコン基板上に,プラズマCVD法により,膜厚500nmのシリコン酸化膜34aを形成する工程と,
この後,プラズマCVD法により,膜厚20nmのシリコン窒化膜34bを形成する工程と,
次に,フォトリソグラフィ技術により,シリコン窒化膜34b,シリコン酸化膜34a,シリコン窒化膜32に,溝38a,38bを形成する工程と,
次に,全面に,膜厚40nmのTiN膜をより成るバリア層40を形成する工程と,
次に,全面に,電解メッキ法により,膜厚1μmのCｕ膜42を形成し,CMP法により,シリコン窒化膜34bの表面が露出するまでCｕ膜42及びバリア層40を研磨する工程と,
次に,ドライエッチングを用い,シリコン酸化膜34aに対して高い選択比でシリコン窒化膜34bをエッチングする工程と,
次に,プラズマCVD法により,膜厚20nmのシリコン窒化膜46を形成する工程と,
この後,プラズマCVD法により,膜厚800nmのシリコン酸化膜より成る層間絶縁膜48を形成する工程
とを具備する半導体装置の製造方法。」

ウ 引用例2:特開2004-296835号公報
(2a)「【発明の属する技術分野】
本発明は,ダマシン構造を形成する方法に関するものである。
【従来の技術】
集積回路における配線構造の微細化に伴い,かかる配線構造にダマシン構造を適用することが注目されている。一般にダマシン構造が形成される絶縁体部は,金属配線層上に積層されるバリア層と,バリア層上に積層される絶縁体層とを有する。ダマシン構造では,金属配線層上に積層されるバリア層及び絶縁体層にビア孔がRIE(Reactive Ion Etching)によって形成され,絶縁体層にトレンチがRIEによって形成される。ビア孔及びトレンチには配線材料がめっきされ,CMP(Chemical Mechanical Polishing)によって絶縁体層の表面が研磨されることによって,ダマシン構造が形成される。上記のバリア層は,一般にSiNによって構成される。かかるバリア層のエッチングには,SiNへの選択性を得るために,主としてCH_(2)F_(2)を含むプロセスガスが用いられている(例えば特許文献1)。
ところで,近年の配線構造の更なる微細化に伴い,絶縁体層の低誘電率化が進められており,バリア層も低誘電率化が進められている。SiNに代わる低誘電率の材料としては,SiC又はSiCNが用いられている。」(【0001】-【0003】)

エ 引用例3:特開2004-68005号公報
(3a)「【発明の属する技術分野】
(説明)
銅の拡散に対するバリア効果を有する誘電体。
本発明は,ポリ-ｏ-ヒドロキシアミド,その調製のためのプロセス,ポリベンゾオキサゾールおよびその調製のためのプロセス,誘電体としてポリベンゾオキサゾールを含む誘電性成分ならびにこのような誘電性成分の生成のためのプロセスに関する。
【従来の技術】
容量結合によって引き起こされるシグナルの誘導妨害を回避するために,マイクロチップ中の互いに隣接するコンダクタトラックは,コンダクタトラック間に配置される誘電体によって,互いに絶縁される。誘電体として使用される化合物は,種々の要件を満たすべきである。従って,マイクロチップにおけるシグナル通過時間は,コンダクタトラックの材料およびこれらのコンダクタトラック間に配置される誘電体の両方に依存する。この誘電体の誘電率が低くなるほど,シグナル通過時間もまた短くなる。今日まで使用されているシリカベースの誘電体は,約4の誘電率を有する。これらの材料は,実質的により低い誘電率を有する有機誘電体によって徐々に置換されている。これらの材料の誘電率は,一般に3より低い。
現時点での慣用的なマイクロチップにおいて,このコンダクタトラックは,好ましくは,アルミニウム,AlCｕまたはAlCｕSiからなる。メモリチップの集積密度の増大と共に,アルミニウムと比較したそのより低い電気抵抗に起因して,コンダクタトラック材料としての銅への切り替えが存在する。銅は,より短いシグナル通過時間を可能にし,従って,コンダクタトラックの断面積の減少を可能にする。誘電体がコンダクタトラック間のトレンチを満たす,現在の慣用的な技術とは対照的に,この銅ダマスカス(damaｓcene)技術において,誘電体は最初に構造化される。得られたトレンチは,最初に銅で満たされ,次いで過剰の銅が機械的に研磨除去される。従って,誘電体は,研磨のために使用される材料に対して安定であるべきであり,そして機械的研磨プロセスの間に剥離することを回避するために,基板に十分に接着されるべきである。さらに,誘電体はまた,マイクロチップのさらなる成分が生成される後に続く処理工程において,十分な安定性を有するべきである。この目的のために,これらは,例えば,十分な熱安定性を有するべきであり,そして400℃より高い温度でさえ分解を受けてはならない。さらに,この誘電体は,処理化学物質(例えば,溶媒,ストリッパー,塩基,酸またはアグレッシブガス)に対して安定であるべきである。さらなる要件は,誘電体が生成される前駆体の良好な溶解性および十分な有効期限である。
マイクロチップのための誘電体として適切であるために,コンダクタトラックの金属が,上昇した温度でさえ誘電体内に拡散しないことが非常に重要である。マイクロチップの生成は,400℃またはそれより高温までの熱負荷を引き起こす生成段階(例えば,気相からの酸化物沈着,銅焼きなましまたはタングステン沈着)を含む。誘電体への金属の拡散を回避するために,誘電体と金属との間にバリアが提供される。このようなバリアは,例えば,窒化チタン,窒化ケイ素,シリコンカーバイドまたは窒化タンタルからなる。このバリアは,良好な誘電体としてでも良好なコンダクタとしてでもなく作用する。しかし,これは空間を必要とする。なぜなら,誘電体への金属の拡散を効率的に抑制するために,バリアの特定の層の厚みが必要とされるからである。集積密度の増大,すなわち,コンダクタトラックの幅の減少と共に,バリアによって占められる空間の割合は,コンダクタトラックの幅に対して実質的に増大する。コンダクタトラックの幅が100nm以下である場合,このバリアは,必要に応じて,利用可能な幅の10%までを占め得る。従って,半導体成分のさらなる小型化は,より困難になる。従って,マイクロチップのさらなる小型化のために,バリアの幅は,さらに減少されるべきであるか,または最も好ましくは,完全に無しで済まされるべきである。
ポリベンゾオキサゾール(PBO)は,非常に高い熱耐性を有するポリマーである。この物質は,マイクロチップにおける保護層および絶縁層の生成のためにすでに使用されている。ポリベンゾオキサゾールは,ポリ-ｏ-ヒドロキシアミドの環化によって調製され得る。このポリ-ｏ-ヒドロキシアミドは,有機溶媒における良好な溶解性および良好なフィルム形成特性を有する。ポリ-ｏ-ヒドロキシアミドは,スピンコーティング技術により単純な様式で,電子的成分に適用され得る。ポリ-ｏ-ヒドロキシアミドが環化されてポリベンゾオキサゾールを生じる熱処理において,所望の特性を有するポリマーが得られる。ポリベンゾオキサゾールはまた,その環化形態で直接処理され得る。しかし,この場合,一般に,ポリマーの溶解性に伴う困難性がある。ポリ-ｏ-ヒドロキシアミドについての構築ブロックは,例えば,特許文献1において記載される。」(【0001】-【0006】)

(3b)「すでに述べたように,環化により式Iのポリ-ｏ-ヒドロキシアミドから得られたポリベンゾオキサゾールは,有利な特性を有する。マイクロチップ技術に適切な表面(例えば,ケイ素,炭化ケイ素,炭化窒化ケイ素,窒化ケイ素,シリカ,チタン,タンタル,窒化チタン,窒化タンタル,または酸化窒化ケイ素)への式Iのポリ-ｏ-ヒドロキシアミドから調製されたポリベンゾオキサゾールの接着は,非常に良好である。さらに,ポリベンゾオキサゾールは,マイクロチップの製造において使用される化学物質(例えば,溶媒,ストリッパー,塩基,酸,または攻撃的な気体)に対して高い耐性を有する。従って,このポリマー材料は,マイクロエレクトロニクスへの適用に非常に適している。さらに,この材料はまた,銅のダマスク模様形成(damaｓcene)技術に顕著に適している。銅の研磨プロセスの間,不利な効果(例えば,離層,ひび割れ,または泡形成)は生じない。本発明に従うポリベンゾオキサゾールは,誘電体における拡散を驚くほど阻害する。従って,電気的な絶縁機能に加えて,それらはまた,銅のための拡散バリアとして使用される。従って,誘電体とコンダクタトラックとの間のバリアなしですますことが可能であるか,またはこのバリアが,実質的により薄くされ得ることが可能である。必要とされる空間がより少量であることの結果として,このことは,集積密度の増大を許容する。バリアが完全になしですまされる場合,本発明に従うポリベンゾオキサゾールの使用により,マイクロチップの製造コストがさらに削減される。なぜならば,バリアの生成工程が省略されるからである。」(【0034】)

(3c)「本発明に従うプロセスにより調製されるポリベンゾオキサゾールは,k≦3.0の低い誘電率を有し,チップ技術に適切な表面(例えば,ケイ素,炭化ケイ素,炭化窒化ケイ素,窒化ケイ素,シリカ,チタン,タンタル,窒化チタン,窒化タンタル,または酸化窒化ケイ素)に非常により接着する。
従って,本発明はまた,上記のポリベンゾオキサゾールを含む電子工学成分に関する。ポリベンゾオキサゾールは,例えば,コンダクタトラックまたはコンダクタトラック面の間に誘電体として配置され得るか,またはマイクロチップとその周囲のハウジングとの間の緩衝層として配置され得る。
本発明に従う誘電体は,銅のダマスク模様形成技術に極めて適している。銅の研磨プロセスの間,不利な効果(例えば,離層,ひび割れ,または泡形成)は生じない。」(【0043】-【0045】)

(3d)「【実施例】
(実施例1:ポリマー1の合成)
ビスアミノフェノール1(56.42g,0.1mｏl)を,蒸留したN-メチルピロリドン(NMP)(400ml)に溶解する。この溶液に,蒸留NMP(400m)中の塩化ジカルボン酸1(59.48g,0.095mｏl)の溶液を,10℃で撹拌しながら滴下する。撹拌を,10℃でさらに1時間,次いで,20℃で1時間続ける。再び10℃まで冷却した後,蒸留したγ-ブチロラクトン(γ-BL)(50ml)に溶解したエンドキャップ3(1.64g,0.01mｏl)を,この反応混合物に滴下し,そして10℃で1時間,次いで20℃で1時間撹拌する。この反応混合物を,10℃まで冷却し,その後,蒸留γ-BL(30ml)に溶解したピリジン(19.76g,0.25mｏl)を添加し,そしてこの混合物を室温まで加温し,そして2時間撹拌する。
ポリマーを単離するために,この反応混合物を濾過し,そして濾液を,脱塩水(1l)およびイソプロパノール(200ml)の混合物に,撹拌しながら滴下し,この滴下の間に,さらに3lの脱塩水を添加する。沈殿したポリマーを,吸引濾過し,そして2lの冷脱塩水で洗浄する。吸引によって濾過した後,このポリマーを,室温で2回,各々の回で3%強度のアンモニア溶液(2.5l)中,1時間撹拌し,次いで,吸引濾過する。このポリマーを,脱塩水で洗浄して,中性にし,濾過し,そして50℃/10mbaｒで72時間乾燥する。
このように調製したポリマーは,溶媒(例えば,NMP,γ-BL,シクロヘキサノン,シクロペンタノンまたはそれらの混合物)中に容易に溶解し得る。」(【0095】)

(3e)「(実施例11:熱安定性の決定)
記載される全てのポリマーは,TGA研究(装置:STA 1500(Rheｏmeｔｒic Scienｔific製),加熱速度:5K/分,不活性ガス:アルゴン)に従って,490℃より大きい熱安定性を有する。1時間あたりの等温質量損失(425℃)は,0.6%より小さい。
従って,記載されるポリマーは,最初に記載される用途の要件を満たす。」(【0116】-【0117】)

(3f)「(実施例14:スピンコーティング方法によるポリマーの塗布,およびポリベンゾオキサゾールを得るための環化)
各々の場合,約150nmまでの最小寸法のランドおよびトレンチを有する,処理シリコンウエハは,実施例10に記載されるように,接着プロモーターでコーティングされる。従って,実施例1に従って合成されたポリマーの濾過溶液は,シリンジによってウエハに塗布され,そしてスピンコーター(ｓｐin cｏaｔeｒ)によって均等に分配される。このスピンコーターの速度は,2000ｒｐmである。次いで,このポリマーは,ホットプレート上で,120℃で1分間,そして200℃で2分間加熱される。従って,このコーティングされたウエハは,オーブン中の窒素またはアルゴン下で,425℃で60分間加熱される。従って,得られたポリベンゾオキサゾールは,酸,塩基および有機溶媒に対して不活性である。
(実施例15:ポリマーの窒化チタン層への接着の測定)
4インチのシリコンウエハを,50nm厚の窒化チタン層でスパッタリングする。上記の溶液を,500ｒｐmで5秒間および2000ｒｐmで25秒間,スピンコーティングによって,このウエハに塗布する。ホットプレート上における,120℃,1分間の短いソフトベーキング(ｓｏfｔbake)の後に,50nmの窒化チタンで表面上で同様にスパッタリングされた,4×4mm2と測定された10シリコンチップを,ポリマーフィルム上に2Nの力でプレスした。次いで,このスタックを,オーブン中の窒素雰囲気下で,425℃で,1時間加熱した。室温まで冷却した後,接着試験を,剪断試験器(Dage Seｒieｓ 400)によって実施した。このチップを剪断するために必要とされる,ポリマー1に対する力の平均値は,18.07N/mm^(2)である。」(【0123】-【0124】)

(3g)「(実施例28:ポリマー1の誘電率の測定)
誘電率を決定するために使用される試験設定は,図1に示される。このポリマーは,NMP(25%の強度の溶液)中に溶解され,そしてこの溶液を,0.2μmの細孔を有する膜にわたる圧力下で濾過した。この溶液を,スピンコーティングによって,600nm厚のTi層2が既に存在する基板1に塗布する。層3を,ホットプレート上において,120℃および200℃で,各々の場合2分間乾燥し,次いで窒素雰囲気下で430℃で1時間加熱する。次いで,チタン電極4が,図2に示されるシャドウマスクを介してスパッタリングすることによって,この層3に塗布される。この目的のために,図2に示されるシャドウマスクは,それらの寸法および配置において,チタン電極4に対応する開口部5を備える。この誘電率は,インピーダンス分析計6を使用して測定され,そして100Hｚ?1MHｚの範囲の周波数で,2.41として決定する。」(【0137】)

(3h)「(実施例35)
スパッタリングによって,最初にTi-W接着プロモーター層(100ml)でコーティングされ,次いで銅(500nm)でコーティングされたシリコンウエハを,この実施例のために使用する。
実施例1に従って合成されたポリマー1の溶液を,実施例12に従って調製し,濾過し,シリンジによってウエハ(Cｕ表面)に塗布し,そしてスピンコーターによって均等に分配する。次いで,このポリマーを,ホットプレート上で,120℃にて1分間および200℃にて2分間加熱する。次いで,コーティングされたウエハを,オーブン中,窒素またはアルゴン下で,60分間425℃まで加熱する。この様式において得られたポリベンゾオキサゾールフィルムの表面は,顕微鏡での調査によって,滑らかでかつ清浄であることがわかる。銅粒子またはクラスターは,この表面上で検出することができない。」(【0145】-【0146】)

(3i)「本発明は,実施例に基づき,添付の図面を参照してより詳細に説明される。
本発明は,新規なポリ-ｏ-ヒドロキシアミドに関し,これを環化して,金属に対する良好な拡散バリア効果を有するポリベンゾオキサゾールが得られ得る。ポリ-ｏ-ヒドロキシアミドは,伝統的技術によって半導体基板に塗布され得,そして加熱によって,単純な様式でポリベンゾオキサゾールに転換され得る。金属の拡散に対する良好なバリア効果に起因して,拡散バリアは,実質的に,半導体トラックと誘電体との間に分配され得る。
【発明の効果】
本発明により,マイクロチップ中の微細なコンダクタトラックの生成を可能にする,マイクロチップでの使用のための高温で安定であるポリマーが提供される。」(【0149】-【0151】)

(3)対比
ア 引用発明の「シリコン基板」,「シリコン窒化膜34bを形成する工程」,「溝38a,38bを形成する工程」,「全面に,膜厚40nmのTiN膜をより成るバリア層40を形成する工程」,「全面に,電解メッキ法により,膜厚1μmのCｕ膜42を形成し,CMP法により,シリコン窒化膜34bの表面が露出するまでCｕ膜42及びバリア層40を研磨する工程」,「シリコン窒化膜34bをエッチングする工程」及び「プラズマCVD法により,膜厚800nmのシリコン酸化膜より成る層間絶縁膜48を形成する工程」は,それぞれ,本願補正発明1の「基板」,「キャップ膜を設けるキャップ膜成膜工程」,「配線用溝を形成する配線用溝形成工程」,「配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程」,「配線用溝にCｕ配線材料を充填する配線膜形成工程」,「キャップ膜を除去するキャップ膜除去工程」及び「絶縁膜を設ける第2絶縁膜成膜工程」に相当する。

イ 引用発明の「シリコン酸化膜34a」と,本願補正発明1の「ポーラス状絶縁膜」とは,「絶縁膜」である点で一致する。

ウ 引用発明の「シリコン窒化膜46」がバリア機能を備えていることは当業者にとって明らかであるから,引用発明の「プラズマCVD法により,膜厚20nmのシリコン窒化膜46を形成する工程」と,本願補正発明1の「N含有量が5?25原子%で比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程」とは,「バリア膜を成膜する工程」である点で一致するといえる。

そうすると,本願補正発明1と,引用発明との一致点と相違点は,次のとおりである。

＜一致点＞
「基板上に絶縁膜を設ける第1絶縁膜成膜工程と,
前記第1絶縁膜成膜工程で成膜された絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と,
前記キャップ膜成膜工程の後,前記絶縁膜に配線用溝を形成する配線用溝形成工程と,
前記配線用溝形成工程の後,前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と,
前記メタルバリア膜形成工程の後,配線用溝にCｕ配線材料を充填する配線膜形成工程と,
前記配線膜形成工程の後,前記キャップ膜を除去するキャップ膜除去工程と,
前記キャップ膜除去工程の後,該キャップ膜が除去された絶縁膜側の表面にバリア膜を成膜する工程と,
前記バリア膜を成膜する工程の後,該バリア膜の表面に絶縁膜を設ける第2絶縁膜成膜工程
とを具備する半導体装置の製造方法。」

＜相違点＞
・相違点1:本願補正発明1では,第1絶縁膜が「ポーラス状絶縁膜」であるのに対して,引用発明では,この点が特定されていない点。

・相違点2:本願補正発明1では,キャップ膜が除去された絶縁膜側の表面に成膜されるバリア膜が,「N含有量が5?25原子%で比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜」であるのに対して,引用発明では「シリコン窒化膜46」である点。

(4)相違点についての判断
・相違点1について
ア 引用例1の上記摘記(1f)に「電子機器の情報処理量の増大に伴い,論理演算装置等の半導体装置の更なる動作速度の向上が求められている。半導体装置の動作速度を更に向上するためには,内部配線における信号の遅延時間を更に短くすることが必要」,「配線の材料として導電率の高いCｕが用いられているので,配線における信号の遅延時間を小さくすることができ,これにより半導体装置の動作速度を向上することが可能となる」と記載されていることから,引用例1において,内部配線における信号の遅延時間を更に短くすることが,解決すべき課題として認識されているものと認められる。

イ 一方,引用例2の上記摘記(2a)の「近年の配線構造の更なる微細化に伴い,絶縁体層の低誘電率化が進められており」との記載,引用例3の上記摘記(3a)の「マイクロチップにおけるシグナル通過時間は,コンダクタトラックの材料およびこれらのコンダクタトラック間に配置される誘電体の両方に依存する。この誘電体の誘電率が低くなるほど,シグナル通過時間もまた短くなる。今日まで使用されているシリカベースの誘電体は,約4の誘電率を有する。これらの材料は,実質的により低い誘電率を有する有機誘電体によって徐々に置換されている。これらの材料の誘電率は,一般に3より低い。」との記載,下記の周知例1の摘記(周1a)の「配線間容量の低減及び半導体集積回路の信頼性の向上が必要となってきている。」,「配線間容量の低減に対しては,従来のシリコン酸化膜から比誘電率が低い絶縁膜(以下,低誘電率膜という),例えば炭素を含有するシリコン酸化膜等が用いられ始めている。」との記載,周知例2の摘記(周2a)の「絶縁膜14上に絶縁膜(層間絶縁膜)15が形成される。絶縁膜15は,例えば有機ポリマーまたは有機シリカガラスなどのような低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)からなることが好ましい。」との記載等に照らして,内部配線における信号の遅延時間を更に短くする方法の一つとして,低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)からなる絶縁膜を用いる方法が周知であったといえる。

ウ そして,引用例1の上記摘記(1j)に「絶縁層34はシリコン酸化膜34aとシリコン窒化膜34bとにより構成することに限定されるものではなく,互いにエッチング特性が異なる膜を適宜組み合わせて用いることができる。」,「絶縁層34として,水素若しくはフッ素を添加したシリコン酸化膜や,商品名「SILK」(米国ダウケミカル社),商品名「FLARE」(米国アライドシグナル社)等の有機薄膜等を用いてもよい。水素若しくはフッ素を添加したシリコン酸化膜や有機薄膜等は誘電率が低いため,半導体装置の高周波特性を良好にすることができる。」と記載されていることを併せて考慮すると,引用発明において,内部配線における信号の遅延時間を更に短くし,高周波特性を良好にする等を目的として,「シリコン酸化膜34a」を,「低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)」からなる絶縁膜に置き換えることは,当業者が容易に想到し得たことである。

エ そして,下記の周知例1に「例えばシリコン酸化膜中に小さなポアを形成することにより,シリコン酸化膜の密度を低減させて比誘電率を下げる方法も提案されている。」,「低誘電率膜としては,有機膜(SiOC,BCB,MSQ,FLARE,ポーラス有機膜),メチル基やベンゼン環を含む膜,又は無機膜(HSQ,ポーラスSiO)等があげられる。」,周知例2に「低誘電率材料として,例えばFSG(SiOF系材料),HSQ(hydrogen silsesquioxane)系材料,MSQ(methyl silsesquioxane)系材料,ポーラスHSQ系材料,ポーラスMSQ材料またはポーラス有機系材料を用いることもできる。」,「ポーラスHSQ系材料には,例えばXLK(米Dow Corning Corp.製,比誘電率=2.5?2),OCL T-72(東京応化工業製,比誘電率=2.2?1.9,耐熱温度=450℃),Nanｏglaｓｓ(米Honeywell Electronic Materials製,比誘電率=2.2?1.8,耐熱温度=500℃以上)またはMeｓｏELK(米Air Productsand Chemicals, Inc.製,比誘電率=2以下)がある。上記ポーラスMSQ系材料には,例えばHSG-6211X(日立化成工業製,比誘電率=2.4,耐熱温度=650℃),ALCAP-S(旭化成工業製,比誘電率=2.3?1.8,耐熱温度=450℃),OCL T-77(東京応化工業製,比誘電率=2.2?1.9,耐熱温度=600℃),HSG-6210X(日立化成工業製,比誘電率=2.1,耐熱温度=650℃)またはｓilica aeｒｏgel(神戸製鋼所製,比誘電率1.4?1.1)などがある。上記ポーラス有機系材料には,例えばPｏlｙELK(米Air Productsand Chemicals, Inc.製,比誘電率=2以下,耐熱温度=490℃)などがある。」と記載されているように,「低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)」からなる絶縁膜として,「ポーラス状絶縁膜」は周知なものであるから,引用発明の「シリコン酸化膜34a」を「低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)」からなる絶縁膜に置き換えるにあたり,当該「低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)」からなる具体的な絶縁膜として,「ポーラス状絶縁膜」を選択すること,すなわち,引用発明において,上記相違点1について本願補正発明1の構成とすることは当業者にとって容易といえる。また,このような構成を採用したことによる効果も当業者が予測する範囲内のものといえる。

・周知例1:特開2005-72384号公報
(周1a)「【背景技術】
近年,半導体集積回路の微細化及び高集積化並びに高速化の要求が進展される中,配線抵抗の低減,配線間容量の低減及び半導体集積回路の信頼性の向上が必要となってきている。配線抵抗の低減及び半導体集積回路の信頼性の向上に対しては,従来のアルミニウム合金に比べて低い比抵抗を有し且つ高い信頼性を有する銅配線が用いられ,実用化されてきている。
また,配線間容量の低減に対しては,従来のシリコン酸化膜から比誘電率が低い絶縁膜(以下,低誘電率膜という),例えば炭素を含有するシリコン酸化膜等が用いられ始めている。これらの低誘電率膜は,例えば体積が大きなアルキル基又はフェニル基の形で炭素をシリコン酸化膜中に存在させることにより,シリコン酸化膜の密度を低減させて比誘電率を下げることを実現している。また,例えばシリコン酸化膜中に小さなポアを形成することにより,シリコン酸化膜の密度を低減させて比誘電率を下げる方法も提案されている。
このように,配線抵抗の低減,配線間容量の低減及び半導体集積回路の信頼性の向上を実現するためには,銅配線と低誘電率膜とを組み合わせた配線技術が今後益々必須となってきている。」(【0001】-【0004】)

(周1b)「尚,本実施形態で用いる低誘電率膜としては,有機膜(SiOC,BCB,MSQ,FLARE,ポーラス有機膜),メチル基やベンゼン環を含む膜,又は無機膜(HSQ,ポーラスSiO)等があげられる。」(【0087】)

・周知例2:特開2004-296515号公報
(周2a)「次に,絶縁膜14上に絶縁膜(層間絶縁膜)15が形成される。絶縁膜15は,例えば有機ポリマーまたは有機シリカガラスなどのような低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)からなることが好ましい。なお,低誘電率な絶縁膜(Lｏｗ-K絶縁膜)とは,パッシベーション膜に含まれる酸化シリコン膜(たとえばTEOS(Tetraethoxysilane)酸化膜)の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には,TEOS酸化膜の比誘電率ε=4.1?4.2程度以下を低誘電率な絶縁膜と言う。
上記低誘電率材料としての有機ポリマーには,例えばSiLK(米The Dow Chemical Co.製,比誘電率=2.7,耐熱温度=490℃以上,絶縁破壊耐圧=4.0?5.0MV/Vm)またはポリアリルエーテル(PAE)系材料のFLARE(米Honeywell Electronic Materials製,比誘電率=2.8,耐熱温度=400℃以上)がある。このPAE系材料は,基本性能が高く,機械的強度,熱的安定性および低コスト性に優れるという特徴を有している。上記低誘電率材料としての有機シリカガラス(SiOC系材料)には,例えばHSG-R7(日立化成工業製,比誘電率=2.8,耐熱温度=650℃),Black Diamｏnd(米Applied Materials,Inc.製,比誘電率=3.0?2.4,耐熱温度=450℃)またはｐ-MTES(日立開発製,比誘電率=3.2)がある。この他のSiOC系材料には,例えばCORAL(米Novellus Systems, Inc.製,比誘電率=2.7?2.4,耐熱温度=500℃),Aｕｒｏｒa2.7(日本エー・エス・エム社製,比誘電率=2.7,耐熱温度=450℃)がある。
また,上記低誘電率材料として,例えばFSG(SiOF系材料),HSQ(hydrogen silsesquioxane)系材料,MSQ(methyl silsesquioxane)系材料,ポーラスHSQ系材料,ポーラスMSQ材料またはポーラス有機系材料を用いることもできる。上記HSQ系材料には,例えばOCD T-12(東京応化工業製,比誘電率=3.4?2.9,耐熱温度=450℃),FOｘ(米Dow Corning Corp.製,比誘電率=2.9)またはOCL T-32(東京応化工業製,比誘電率=2.5,耐熱温度=450℃)などがある。上記MSQ系材料には,例えばOCD T-9(東京応化工業製,比誘電率=2.7,耐熱温度=600℃),LKD-T200(JSR製,比誘電率=2.7?2.5,耐熱温度=450℃),HOSP(米Honeywell Electronic Materials製,比誘電率=2.5,耐熱温度=550℃),HSG-RZ25(日立化成工業製,比誘電率=2.5,耐熱温度=650℃),OCL T-31(東京応化工業製,比誘電率=2.3,耐熱温度=500℃)またはLKD-T400(JSR製,比誘電率=2.2?2,耐熱温度=450℃)などがある。上記ポーラスHSQ系材料には,例えばXLK(米Dow Corning Corp.製,比誘電率=2.5?2),OCL T-72(東京応化工業製,比誘電率=2.2?1.9,耐熱温度=450℃),Nanｏglaｓｓ(米Honeywell Electronic Materials製,比誘電率=2.2?1.8,耐熱温度=500℃以上)またはMeｓｏELK(米Air Productsand Chemicals, Inc.製,比誘電率=2以下)がある。上記ポーラスMSQ系材料には,例えばHSG-6211X(日立化成工業製,比誘電率=2.4,耐熱温度=650℃),ALCAP-S(旭化成工業製,比誘電率=2.3?1.8,耐熱温度=450℃),OCL T-77(東京応化工業製,比誘電率=2.2?1.9,耐熱温度=600℃),HSG-6210X(日立化成工業製,比誘電率=2.1,耐熱温度=650℃)またはｓilica aeｒｏgel(神戸製鋼所製,比誘電率1.4?1.1)などがある。上記ポーラス有機系材料には,例えばPｏlｙELK(米Air Productsand Chemicals, Inc.製,比誘電率=2以下,耐熱温度=490℃)などがある。上記SiOC系材料,SiOF系材料は,例えばCVD法によって形成されている。例えば上記Black Diamｏndは,トリメチルシランと酸素との混合ガスを用いたCVD法などによって形成される。また,上記ｐ-MTESは,例えばメチルトリエトキシシランとN_(2)Oとの混合ガスを用いたCVD法などによって形成される。それ以外の上記低誘電率の絶縁材料は,例えば塗布法で形成されている。」(【0037】-【0039】)

・相違点2について
ア 引用例3の上記摘記(3a)-(3i)から,引用例3にポリマー1として合成されたポリマーを,スピンコーティング方法により塗布して,次いで環化して得たポリベンゾオキサゾールは,接着試験で良好な値を示し,誘電率が2.41と低く,その表面は,顕微鏡での調査によって,滑らかでかつ清浄であるものであり,このポリベンゾオキサゾールは,誘電体における拡散を驚くほど阻害するので,電気的な絶縁機能に加えて,銅のための拡散バリアとして使用されるものであることを理解することができ,また,ポリベンゾオキサゾールが,Nを含有することは明らかであるから,引用例3には,Nを含有する比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜が開示されているものと認められる。

イ 一方,引用例2の上記摘記(2a)の「近年の配線構造の更なる微細化に伴い,絶縁体層の低誘電率化が進められており,バリア層も低誘電率化が進められている。」との記載から,絶縁体層の低誘電率化を進める場合には,バリア層の低誘電率化を併せて進めることが望ましいことが理解できる。

ウ 他方,上記「相違点1について ウ」で検討したように,引用発明において,内部配線における信号の遅延時間を更に短くし,高周波特性を良好にする等を目的として,「シリコン酸化膜34a」を,「低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)」からなる絶縁膜に置き換えることは,当業者が容易に想到し得たことである。

エ そうすると,引用発明において,「シリコン酸化膜34a」を,「低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)」からなる絶縁膜に置き換えるにあたり,これに併せて,引用発明のバリア層の低誘電率化を進めることは当業者が適宜なし得たことといえる。

オ ところで,引用発明の「次に,プラズマCVD法により,膜厚20nmのシリコン窒化膜46を形成する工程」の工程で形成された「シリコン窒化膜46」が,「Cｕ膜42」の「シリコン酸化膜より成る層間絶縁膜48」への拡散を抑制するバリアとしての機能を備えた「バリア膜」に相当する部材であることは当業者にとって自明な事項である。

カ してみれば,引用発明において,「シリコン酸化膜34a」を,「低誘電率材料(いわゆるLｏｗ-K絶縁膜,Lｏｗ-K材料)」からなる絶縁膜に置き換えるとともに,バリア層の低誘電率化を進めるにあたり,引用発明のバリア膜の一つである「シリコン窒化膜46」を,低誘電率であり,かつ,銅のための拡散バリアとして使用されるものとして知られていた引用例3に記載された「Nを含有する比誘電率が3.5以下の樹脂からなるCｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜」に置き換えることは当業者が容易になし得たことである。

キ そして,引用例3に記載された「ポリベンゾオキサゾール系バリア膜」の「N含有量」は明らかではないが,本願の明細書,特許請求の範囲及び図面には,本願補正発明1において,N含有量を「5?25原子%」と規定した技術的理由が示されておらず,前記N含有量の下限及び上限に臨界的な意義は認められないことから,引用発明において,N含有量を本願補正発明1で規定する範囲内のものとすることは,当業者が適宜なし得たことである。

ク すなわち,引用発明において,上記相違点2について本願補正発明1の構成とすることは当業者にとって容易といえる。また,このような構成としたことによる効果も,当業者が予測する範囲内のものと認められる。

ケ なお,審判請求人は,審判請求の理由において「「ポーラス状絶縁膜」としたが故に,前記ポリベンゾオキサゾール系塗料の塗布によって構成されるポリベンゾオキサゾール系塗膜と絶縁膜(ポーラス状絶縁膜)との密着性が高く,従ってCｕの拡散が抑制され,Cｕ拡散に起因するリーク電流が低減します。かつ,本願発明にあっては,ポリベンゾオキサゾール系塗膜と絶縁膜(ポーラス状絶縁膜)との密着性が高いが故に,この後の工程でCMPが行われるようなことが有っても,ポリベンゾオキサゾール系塗膜は剥離し難く,高性能な半導体素子が製造歩留り良く得られます。斯かる本願発明が奏する特長は,引用文献1,2,3,4のものでは,到底に,奏することが出来ないものです。かつ,引用文献1,2,3,4から,到底に,予想も出来ません。従いまして,本願発明は引用文献1,2,3,4から容易に発明できたものでは無いと確信しております。」として,ポリベンゾオキサゾール系塗膜と絶縁膜(ポーラス状絶縁膜)との密着性の高さによる効果を主張する。
しかしながら,引用例3の上記摘記(3b)の「ポリベンゾオキサゾールは,マイクロチップの製造において使用される化学物質(例えば,溶媒,ストリッパー,塩基,酸,または攻撃的な気体)に対して高い耐性を有する。従って,このポリマー材料は,マイクロエレクトロニクスへの適用に非常に適している。さらに,この材料はまた,銅のダマスク模様形成(damaｓcene)技術に顕著に適している。銅の研磨プロセスの間,不利な効果(例えば,離層,ひび割れ,または泡形成)は生じない。」との記載および上記摘記(3f)の「このチップを剪断するために必要とされる,ポリマー1に対する力の平均値は,18.07N/mm^(2)である。」との記載から,ポリベンゾオキサゾールの使用が,銅の研磨プロセスの間の,例えば,離層,ひび割れ,または泡形成等の不利な効果を抑制するものであり,かつ,ポリベンゾオキサゾールの他の部材との密着性が良好である等の特性は,本願の出願前に知られていたものと認められる。
一方,本願の明細書,特許請求の範囲及び図面には,ポリベンゾオキサゾール系塗膜とポーラス状絶縁膜との密着性の高さを測定して,他の材料の組合せと比較した具体例が示されておらず,また,ポリベンゾオキサゾール系塗膜とポーラス状絶縁膜との密着性が他の材料の組合せに比べて顕著に高いことが当業者において周知な事項であり本願明細書等に記載されているに等しい事項であると認めることもできない。
そうすると,ポリベンゾオキサゾール系塗膜と絶縁膜(ポーラス状絶縁膜)との密着性の高さにより,Cｕの拡散が抑制され,Cｕ拡散に起因するリーク電流が低減し,かつ,この後の工程でCMPが行われるようなことが有っても,ポリベンゾオキサゾール系塗膜は剥離し難く,高性能な半導体素子が製造歩留り良く得られるとする審判請求人が主張する効果を,本願補正発明1の,引用例から,到底に,予想も出来ない効果として認めることはできない。
よって,審判請求人の前記主張は採用することができない。

(5)まとめ
以上のとおり,本願補正発明1は,上記引用例1-3に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

4 補正却下についてのむすび
したがって,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成23年4月1日に提出された手続補正書でした補正を上記のとおり却下したので,本願の請求項1-6に係る発明は,平成21年12月15日に提出された手続補正書により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲の請求項1-6に記載されている事項により特定されるとおりのものであるところ,そのうち,請求項1に係る発明(以下「本願発明1」という。)は,次のとおりであると認める。

「基板上に絶縁膜を設ける第1絶縁膜成膜工程と,
前記第1絶縁膜成膜工程で成膜された絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と,
前記キャップ膜成膜工程の後,前記絶縁膜に配線用溝を形成する配線用溝形成工程と,
前記配線用溝形成工程の後,前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と,
前記メタルバリア膜形成工程の後,配線用溝に配線材料を充填する配線膜形成工程と,
前記配線膜形成工程の後,前記キャップ膜を除去するキャップ膜除去工程と,
前記キャップ膜除去工程の後,該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と,
前記ポリベンゾオキサゾール系バリア膜成膜工程の後,該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第2絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。」

2 進歩性について
(1)引用例及びその記載事項
原査定の拒絶の理由に引用され,本願の出願前に頒布された刊行物である引用例1-3に記載されている事項は,上記「第2 3 (2)引用例とその記載事項,及び,引用発明」の項で指摘したとおりである。

(2)当審の判断
本願発明1を特定するに必要な事項を全て含み,さらに具体的に限定したものに相当する本願補正発明1が,前記「第2 3 (4)相違点についての判断」に記載したとおり,引用例1-3に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから,本願発明1も同様に,引用例1-3に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおり,本願の請求項1に係る発明は,引用例1-3に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないものである。したがって,本願の他の請求項に係る発明については検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2012-08-10 
結審通知日 2012-08-22 
審決日 2012-09-06 
出願番号 特願2005-103921(P2005-103921)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 村岡 一磨  
特許庁審判長 北島 健次
特許庁審判官 加藤 浩一
西脇 博志
発明の名称 半導体装置製造方法  
代理人 宇高 克己  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ