• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1265527
審判番号 不服2010-23525  
総通号数 156 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-12-28 
種別 拒絶査定不服の審決 
審判請求日 2010-10-19 
確定日 2012-10-31 
事件の表示 特願2003-275001「自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法」拒絶査定不服審判事件〔平成16年 2月26日出願公開、特開2004- 64083〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、平成15年7月15日(パリ条約に基づく優先権主張 2002年7月26日、大韓民国)の特許出願であって、平成21年8月25日付けの拒絶理由通知に対して同年11月26日に意見書及び手続補正書が提出されたが、平成22年6月16日付けで拒絶査定がなされた。
それに対して、同年10月19日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成23年12月9日付けで審尋がなされ、それに対する回答書は提出されなかった。

第2.補正の却下の決定
【結論】
平成22年10月19日に提出された手続補正書による補正を却下する。

【理由】
1.補正の内容
平成22年10月19日に提出された手続補正書による補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1?41を、補正後の特許請求の範囲の請求項1?41と補正するものであり、補正前後の請求項1は各々以下のとおりである。

(補正前)
「【請求項1】
半導体基板上に複数のトレンチマスクを形成する段階と、
前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
前記スリット型開口部内にゲートパターンを形成する段階と
前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階と、
前記接合領域開口部を満たすコンタクトプラグを形成する段階と、
を含むとともに
前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成する
ことを特徴とする半導体装置の製造方法。」

(補正後)
「【請求項1】
半導体基板上に複数のトレンチマスクを形成する段階と、
前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
前記スリット型開口部内にゲートパターンを形成する段階と
前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階と、
前記接合領域開口部を満たすコンタクトプラグを形成する段階と、を含むとともに
前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し、
前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする
ことを特徴とする半導体装置の製造方法。」

2.補正事項の整理
本件補正による補正事項を整理すると、次のとおりである。

(1)補正事項1
補正前の請求項1の「形成する ことを特徴とする半導体装置の製造方法。」を、「形成し、 前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする ことを特徴とする半導体装置の製造方法。」と補正して、補正後の請求項1とすること。

(2)補正事項2
補正前の請求項12の「記スリット型開口部」を、「前記スリット型開口部」と補正して、補正後の請求項12とすること。

(3)補正事項3
補正前の請求項20の「記コンタクトプラグ」を、「前記コンタクトプラグ」と補正して、補正後の請求項20とすること。

(4)補正事項4
補正前の請求項25の「をさらに含む半導体装置の製造方法。」を、「をさらに含む ことを特徴とする半導体装置の製造方法。」と補正して、補正後の請求項25とすること。

3.新規事項追加の有無及び補正の目的についての検討
(1)補正事項1について
補正事項1は、補正前の請求項1に係る発明の発明特定事項である「半導体基板上に複数のトレンチマスクを形成する段階」に対して技術的限定を加えるものであるから、特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
したがって、補正事項1は、特許法第17条の2第4項に規定する要件を満たす。
また、補正事項1により補正された部分は、本願の願書に最初に添付した明細書(以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。)の、0027段落等に記載されているものと認められるから、補正事項1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって、補正事項1は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)に規定する要件を満たすことは明らかである。

(2)補正事項2及び3について
補正事項2及び3は、明らかな誤記であった補正前の請求項12及び20の記載を正しく修正するものであるから、特許法第17条の2第4項第3号に掲げる誤記の訂正を目的とするものに該当する。
したがって、補正事項2及び3は、特許法第17条の2第4項に規定する要件を満たす。
また、補正事項2及び3が特許法第17条の2第3項に規定する要件を満たすことは明らかである。

(3)補正事項4について
補正事項4は、補正前の請求項25の記載について、内容を変えることなく、より明瞭な記載とするものであるから、特許法第17条の2第4項第4号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
したがって、補正事項4は、特許法第17条の2第4項に規定する要件を満たす。
また、補正事項4が特許法第17条の2第3項に規定する要件を満たすことは明らかである。

(3)補正の目的の適否、及び新規事項の追加の有無についてのまとめ
以上検討したとおりであるから、本件補正は特許法第17条の2第3項及び第4項に規定する要件を満たす。
そして、本件補正は特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。

4.独立特許要件について
(1)補正後の発明
本願の本件補正による補正後の請求項1ないし41に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし41に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「補正発明」という。)は、請求項1に記載されている事項により特定される、上記1.の「(補正後)」の箇所に記載したとおりのものであり、再掲すると次のとおりである。

「【請求項1】
半導体基板上に複数のトレンチマスクを形成する段階と、
前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
前記スリット型開口部内にゲートパターンを形成する段階と
前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階と、
前記接合領域開口部を満たすコンタクトプラグを形成する段階と、を含むとともに
前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し、
前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする
ことを特徴とする半導体装置の製造方法。」

(2)引用刊行物に記載された発明
(2-1)本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平11-74526号公報(以下「引用例」という。)には、図1?2及び7と共に次の記載がある(ここにおいて、下線は当合議体が付加したものである。)。

a.「【0001】
【発明の属する技術分野】本発明は半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、LSIの集積度をより高めて、その動作速度を向上させることが求められている。これを達成するために、通常、トランジスタを構成する各部材の寸法を比例的に縮小することが行われている。しかしながら、ゲート電極の幅を0.1μm程度まで縮小した場合、このような方法では以下に示す問題を生ずる。」

b.「【0050】まず、第1の実施形態について説明する。
【0051】図1及び図2は、それぞれ、本発明の第1の実施形態に係る製造工程を概略的に示す図である。なお、図1及び図2において、(a)?(k)は斜視図である。以下、図1及び図2を参照しながら、第1の実施形態について説明する。
【0052】まず、図1(a)に示すように、(100)面が露出したシリコン基板11を用意し、その面上に5nm程度の厚さの熱酸化膜12を形成する。その後、熱酸化膜12上にLPCVD法により窒化シリコンを堆積し、厚さ150nm程度のシリコン窒化膜13を形成する。
【0053】次に、光リソグラフィー技術又はEB描画法を用いてシリコン窒化膜13上にレジストパターン(図示せず)を形成する。さらに、図1(b)に示すように、RIE(Reactive Ion Etching)法を用いてシリコン窒化膜13、酸化膜12及びシリコン基板11をエッチングして素子領域15を形成する。この時形成される溝部14は、後で素子分離(STI:Shallow Trench Isolation)に用いられる。溝の深さは、例えば300nm程度に設定する。
【0054】その後、基板11の溝部14を形成した面上に、例えば厚さ600nm程度のTEOS系酸化膜16をCVD法により形成し、溝部14の内部をTEOS系酸化物で埋め込む。さらに、図1(c)に示すように、TEOS系酸化膜16をCMP(Chemical Mechanical Polishing )法により平坦化する。この時、シリコン窒化膜13がストッパー膜として機能するため、CMP法によるTEOS系酸化膜16の研磨はシリコン窒化膜13が露出した時点で停止され得る。シリコン窒化膜13の厚さはCMPを実施することによりやや薄くなるが、130nm程度は残るようにCMP条件を制御する。
【0055】次に、図1(d)に示すように、ゲート電極を埋め込み形成するための溝部17を形成する。これは、以下に示す方法により行う。まず、光リソグラフィー技術を用いること又はEB描画を行うことにより、ゲート電極が形成される領域以外の領域上にレジストパターン(図示せず)を形成する。次に、RIE法を用いてゲート電極が形成される領域に位置するシリコン窒化膜13及びTEOS酸化膜16をエッチング除去する。ここで必要であれば、シリコン窒化膜の下にポリシリコン膜を形成しておいてもよい。この場合、シリコン窒化膜のRIEをポリシリコン膜が露出した時点で停止することが可能となる。
【0056】この溝部17は、シリコン窒化膜13の厚さと等しい深さに形成することが好ましい。また、シリコン窒化膜13のRIEと酸化膜16のRIEとを、十分なエッチング選択比が得られる条件下でそれぞれ別々に行なうと、以下のメリットが得られる。これについて図3(a)?(c)を参照しながら説明する。」

c.「【0076】次に、本発明の第3の実施形態について説明する。
【0077】図7は、本発明の第3の実施形態に係る製造工程を概略的に示す図である。なお、第3の実施形態においては、第1の実施形態の図1(a)?(d)に示す工程が行なわれ、それ以降の工程が異なっている。したがって、図1(d)に示す工程よりも後の工程について説明する。
【0078】まず、図7(a)に示すように、ゲート配線を埋め込み形成するための溝17の底部の酸化膜12をHF系の液で除去する。次に、図7(b)に示すように、ゲート絶縁膜51を形成する。その後、LPCVD法により、ゲート電極(ゲート配線)となるポリシリコン膜52を300nm程度の厚さに形成して溝部17を埋め込み、これをCMP法により平坦化する。このようにして、ポリシリコン膜52、TEOS酸化膜16及びシリコン窒化膜13の表面高さを揃え、完全平坦化を実現する。CMPに際しては、シリコン窒化膜13やポリシリコン膜52が100nm程度の厚さで残留するようにCMP条件を制御する。
【0079】次に、図7(c)に示すように、ホットリン酸を用いたエッチングによりシリコン窒化膜13を除去し、溝部19を形成する。このようにして、ゲート配線となるポリシリコン膜52の高さと素子分離領域のTEOS酸化膜16の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成する。
【0080】次に、図7(d)に示すように、ポリシリコン膜52の表面を酸化して厚さ4nm程度の酸化膜53を形成する。
【0081】次に、図7(e)に示すように、LPCVD法により厚さ15?20nm程度のシリコン窒化膜21を形成する。さらに、全面RIEによって溝部の側壁(ポリシリコン膜52の側壁及びTEOS酸化膜16の側壁)上に選択的にシリコン窒化膜21を残置させ、それ以外のシリコン窒化膜21を除去する。その後、ソース拡散層及びドレイン拡散層(図示せず)を形成する。形成方法としては、イオン注入法、固相拡散法、気相拡散法等が考えられる。また、必要であれば、エピタキシャル成長法を用いてエレベイティッドソース・ドレイン構造を形成してもよい。
【0082】次に、図7(f)に示すように、ソース・ドレイン領域上の熱酸化膜12をRIE法等で除去してシリコン表面を露出させる。さらに、シリサイド(CｏシリサイドやTiシリサイド)をスパッタし、厚さ100nm程度のシリサイド膜22を形成する。その後、CMP法によりポリシリコンゲート52上及びTEOS酸化膜(素子分離領域)16上のシリサイドを除去し、ソース・ドレイン領域上のみにシリサイド膜22を残置させる。このようにして、シリサイデーションアニールを行うことなしに、ソース・ドレイン領域上に自己整合的にシリサイド22を形成することができる。したがって、結晶欠陥の発生を低減することが可能となる。
【0083】なお、図7に示す工程ではシリサイド膜を埋め込み形成したが、タングステン膜を埋め込み形成してもよい。ソース・ドレイン領域の低抵抗化の目的を達成するためにはタングステンなどのメタルを直接ソース・ドレイン領域上に貼り付けても良いからである。このようにして形成されたトランジスタは、リークが少なくソース・ドレイン領域の抵抗値が小さいため高速で良好な電気特性を示す。
【0084】以後の工程は、通常のLSI製造プロセスに従う。すなわち、TEOS等の層間絶縁膜を堆積し、それにゲート配線やソース・ドレイン電極と上層配線とを接続するためのコンタクトホールを開孔する。さらに、コンタクトホールを形成した層間絶縁膜上にアルミニウム等からなるメタル配線を形成する。
【0085】以上説明したように、本発明の第1?第3の実施形態によると、ソース・ドレイン電極がシリサイドからなるMOSFETを、シリサイデーションアニールを行うことなく得ることができる。」

(2-2)ここにおいて、引用例の図1(b)の記載、及び0053段落の「図1(b)に示すように、RIE(Reactive Ion Etching)法を用いてシリコン窒化膜13、酸化膜12及びシリコン基板11をエッチングして素子領域15を形成する。この時形成される溝部14は、後で素子分離(STI:Shallow Trench Isolation)に用いられる。」という記載から、引用例に記載された「素子領域15」の側部に「溝部14」が存在すること、言い換えれば、引用例に記載された「溝部14」によって「素子領域15」を画定していることが明らかである。
また、引用例に記載された「溝部14」が「素子分離(STI:Shallow Trench Isolation)に用いられる」のであるから、図1(b)には、「素子領域15」が一つしか図示されていないものの、図示された当該「素子領域15」とは別の「素子領域15」が存在し、これら複数の「素子領域15」を分離・分断する形態で「溝部14」が存在していることは明らかである。

(2-3)引用例の図1(b)及び(d)の記載から、「溝17」は「素子領域15」を平面視で横切るスリット型の形態で設けられていることが見て取れる。

(2-4)したがって、引用例には、次の発明(以下「引用発明」という。)が記載されているものと認められる。

「シリコン基板11上に熱酸化膜12及びシリコン窒化膜13を形成し、前記シリコン窒化膜13上にレジストパターンを形成し、RIE法を用いて前記シリコン窒化膜13、前記熱酸化膜12及び前記シリコン基板11をエッチングして複数の素子領域15を画定する溝部14を形成する段階と、
前記シリコン基板11の前記溝部14を形成した面上に、TEOS系酸化膜16を形成し、前記TEOS系酸化膜16をCMP法により前記シリコン窒化膜13が露出した時点まで研磨し平坦化して、前記溝部14の内部を前記TEOS系酸化膜16で埋め込む段階と、
ゲート電極が形成される領域以外の領域上にレジストパターンを形成し、RIE法を用いて前記ゲート電極が形成される領域に位置する前記シリコン窒化膜13及び前記TEOS酸化膜16をエッチング除去して、平面視で前記素子領域15を横切るスリット型の形態で前記ゲート電極を埋め込み形成するための溝部17を形成し、当該溝部17の底部の前記熱酸化膜12を除去する段階と、
前記底部の熱酸化膜12が除去された前記溝部17にゲート絶縁膜51、及びゲート電極となるポリシリコン膜52を形成して前記溝部17を埋め込み、これをCMP法により平坦化して、前記ポリシリコン膜52、前記TEOS酸化膜16及び前記シリコン窒化膜13の表面高さを揃える段階と、
ホットリン酸を用いたエッチングにより前記シリコン窒化膜13を除去し、溝部19を形成することで、ゲート配線となる前記ポリシリコン膜52の高さと素子分離領域の前記TEOS酸化膜16の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成し、ソース・ドレイン領域上の前記熱酸化膜12を除去して前記シリコン基板11表面を露出させる段階と、
シリサイドをスパッタし、シリサイド膜22を形成した後、CMP法により前記ポリシリコンゲート52上及び素子分離領域の前記TEOS酸化膜16上のシリサイドを除去し、前記ソース・ドレイン領域上のみに自己整合的にシリサイド膜22を残置させる段階と、
を含む半導体装置の製造方法。」

(3)補正発明と引用発明との対比
(3-1)引用発明の「シリコン基板11」、「素子領域15」は、各々補正発明の「半導体基板」、「活性領域」に相当し、引用発明の「溝部14」のうち「前記シリコン基板11をエッチングして」形成された部分は、補正発明の「トレンチ」に相当する。
また、引用発明の「前記シリコン窒化膜13上にレジストパターンを形成し、RIE法を用いて前記シリコン窒化膜13、前記熱酸化膜12及び前記シリコン基板11をエッチングして複数の素子領域15を画定する溝部14を形成する段階」における「前記シリコン窒化膜13上」の「レジストパターン」の平面形状が、「複数の素子領域15」に対応する形状であることは明らかであり、また、当該「レジストパターン」を用いて「エッチング」された「シリコン窒化膜13」、つまりパターニングされた「シリコン窒化膜13」も、平面形状が「複数の素子領域15」に対応する形状であること、言い換えれば「溝部14」を形成する領域以外を覆っていることは明らかである。
よって、引用発明の「溝部14」を形成する領域以外を覆う複数の「シリコン窒化膜13」は、補正発明の「複数のトレンチマスク」に相当する。
したがって、引用発明の「シリコン基板11上に熱酸化膜12及びシリコン窒化膜13を形成し、前記シリコン窒化膜13上にレジストパターンを形成し、RIE法を用いて前記シリコン窒化膜13、前記熱酸化膜12及び前記シリコン基板11をエッチングして複数の素子領域15を画定する溝部14を形成する段階」と、補正発明の「半導体基板上に複数のトレンチマスクを形成する段階と、前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階」とは、「半導体基板上に複数のトレンチマスクを形成する段階と、前記トレンチマスク」が形成された領域以外の「前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階」である点で共通する。

(3-2)引用発明の「溝部14」、「前記溝部14の内部」に「埋め込」まれた「TEOS系酸化膜16」は、各々補正発明の「前記トレンチ及び前記トレンチマスクからなるギャップ領域」、「埋め立て絶縁膜」に相当する。
したがって、引用発明の「前記シリコン基板11の前記溝部14を形成した面上に、TEOS系酸化膜16を形成し、前記TEOS系酸化膜16をCMP法により前記シリコン窒化膜13が露出した時点まで研磨し平坦化して、前記溝部14の内部を前記TEOS系酸化膜16で埋め込む段階」は、補正発明の「前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階」に相当する。

(3-3)引用発明において、「ゲート電極が形成される領域以外の領域上にレジストパターンを形成し、RIE法を用いて前記ゲート電極が形成される領域に位置する前記シリコン窒化膜13及び前記TEOS酸化膜16をエッチング除去して、平面視で前記素子領域15を横切るスリット型の形態で前記ゲート電極を埋め込み形成するための溝部17を形成」しているのであるから、その結果物は、「ゲート電極が形成される領域以外」にエッチングされずに残された「前記シリコン窒化膜13及び前記TEOS酸化膜16」のパターンによって「前記ゲート電極を埋め込み形成するための溝部17」が定義されていることは明らかである。
また、引用発明において、「前記ゲート電極を埋め込み形成するための溝部17を形成し、当該溝部17の底部の前記熱酸化膜12を除去」した結果、「前記熱酸化膜12」の直下に存在する「シリコン基板11」の「素子領域15」が露出することは明らかである。
そして、引用発明の「当該溝部17の底部の前記熱酸化膜12を除去」した「スリット型の形態」の「ゲート電極を埋め込み形成するための溝部17」は、補正発明の「スリット型開口部」に相当する。
したがって、引用発明の「ゲート電極が形成される領域以外の領域上にレジストパターンを形成し、RIE法を用いて前記ゲート電極が形成される領域に位置する前記シリコン窒化膜13及び前記TEOS酸化膜16をエッチング除去して、平面視で前記素子領域15を横切るスリット型の形態で前記ゲート電極を埋め込み形成するための溝部17を形成し、当該溝部17の底部の前記熱酸化膜12を除去する段階」と、補正発明の「前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」とは、「前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」である点で共通する。

(3-4)引用発明の「前記底部の熱酸化膜12が除去された前記溝部17」に埋め込まれる「ゲート絶縁膜51、及びゲート電極となるポリシリコン膜52」は、補正発明の「ゲートパターン」に相当する。
したがって、引用発明の「前記底部の熱酸化膜12が除去された前記溝部17にゲート絶縁膜51、及びゲート電極となるポリシリコン膜52を形成して前記溝部17を埋め込み、これをCMP法により平坦化して、前記ポリシリコン膜52、前記TEOS酸化膜16及び前記シリコン窒化膜13の表面高さを揃える段階」は、補正発明の「前記スリット型開口部内にゲートパターンを形成する段階」に相当する。

(3-5)引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜13を除去し」て形成された「ソース・ドレイン電極が形成される領域」の「窪」みである「溝部19」と、「前記シリコン基板11表面を露出させ」るために「ソース・ドレイン領域上の前記熱酸化膜12を除去」した部分とで構成される開口部は、補正発明の「接合領域開口部」に相当する。
したがって、引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜13を除去し、溝部19を形成することで、ゲート配線となる前記ポリシリコン膜52の高さと素子分離領域の前記TEOS酸化膜16の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成し、ソース・ドレイン領域上の前記熱酸化膜12を除去して前記シリコン基板11表面を露出させる段階」と、補正発明の「前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階」とは、「前記トレンチマスクパターンを除去」する工程を含むと共に「前記活性領域を露出させる接合領域開口部を形成する段階」である点で共通する。

(3-6)引用発明の「シリサイドをスパッタし、シリサイド膜22を形成した後、CMP法により前記ポリシリコンゲート52上及び素子分離領域の前記TEOS酸化膜16上のシリサイドを除去し、前記ソース・ドレイン領域上のみに自己整合的にシリサイド膜22を残置させる段階」を経て、「溝部19」と「前記シリコン基板11表面を露出させ」るために「ソース・ドレイン領域上の前記熱酸化膜12を除去」した部分とで構成される開口部に残置させられた「シリサイド膜22」が、「ソース・ドレイン領域」にコンタクトするプラグとして機能することは明らかである。
したがって、引用発明の「シリサイドをスパッタし、シリサイド膜22を形成した後、CMP法により前記ポリシリコンゲート52上及び素子分離領域の前記TEOS酸化膜16上のシリサイドを除去し、前記ソース・ドレイン領域上のみに自己整合的にシリサイド膜22を残置させる段階」は、補正発明の「前記接合領域開口部を満たすコンタクトプラグを形成する段階」に相当する。

(3-7)引用発明の「ホットリン酸を用いたエッチング」により、「ポリシリコン膜52」や「TEOS系酸化膜16」の構成物質である「ポリシリコン」や「TEOS系酸化」物に対して、「シリコン窒化膜」の構成物質である「シリコン窒化」物が選択的にエッチングされることは、当業者の技術常識である。
また、引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜13を除去し」て形成された「ソース・ドレイン電極が形成される領域」の「窪」みである「溝部19」が、「前記底部の熱酸化膜12が除去された前記溝部17」に埋め込まれる「ゲート絶縁膜51、及びゲート電極となるポリシリコン膜52」に自己整列して形成されることは、「ホットリン酸を用いたエッチング」により「シリコン窒化膜」が選択的にエッチングされることからも、また、引用例の図7(b)及び(c)の記載からも明らかである。
したがって、引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜13を除去し、溝部19を形成することで、ゲート配線となる前記ポリシリコン膜52の高さと素子分離領域の前記TEOS酸化膜16の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成し、ソース・ドレイン領域上の前記熱酸化膜12を除去して前記シリコン基板11表面を露出させる段階」と、補正発明の「前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」とは、「前記接合領域開口部」の少なくとも一部は「互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」ている点で共通する。

(3-8)したがって、補正発明と引用発明とは、
「半導体基板上に複数のトレンチマスクを形成する段階と、
前記トレンチマスクが形成された領域以外の前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
前記スリット型開口部内にゲートパターンを形成する段階と、
前記トレンチマスクパターンを除去する工程を含むと共に前記活性領域を露出させる接合領域開口部を形成する段階と、
前記接合領域開口部を満たすコンタクトプラグを形成する段階と、
前記接合領域開口部の少なくとも一部は互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し
た半導体装置の製造方法。」
である点で一致し、次の5点で相違する。

(相違点1)
「活性領域を限定するトレンチを形成する」ための「前記半導体基板をエッチングする」段階を、補正発明では、「前記トレンチマスクをエッチングマスクとして使って」行っているのに対し、引用発明では、補正発明の「トレンチマスク」に相当する「シリコン窒化膜13」の上に形成された「レジストパターン」をエッチングマスクとして使って行っている点。

(相違点2)
「前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」の「前記トレンチマスク及び前記埋め立て絶縁膜」の「パターニング」を、補正発明では、「前記活性領域の上部面が露出するまで」行っているのに対して、引用発明では、「前記トレンチマスク及び前記埋め立て絶縁膜をパターニング」した後に「熱酸化膜12」を除去することで「前記活性領域の上部面」を「露出」させている点。

(相違点3)
「前記活性領域を露出させる接合領域開口部を形成する段階」を、補正発明では、「前記トレンチマスクパターンを除去して」行っているのに対して、引用発明では、「前記トレンチマスクパターンを除去」した後に「熱酸化膜12」を除去することで「前記活性領域を露出させる接合領域開口部を形成」している点。

(相違点4)
補正発明は、「前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」ているのに対して、引用発明は、「前記接合領域開口部」の上部を「互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」ているものの、後続の「熱酸化膜12」除去により「前記接合領域開口部」を完成させている点。

(相違点5)
補正発明では、「前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする」のに対して、引用発明では、そのような特定がなされていない点。

(4)相違点についての当審の判断
(4-1)相違点1について
一般に、半導体基板に溝を形成するにあたり、レジストパターンをエッチングマスクとしてシリコン窒化膜及び半導体基板を連続的にエッチングする手法と、レジストパターンをエッチングマスクとしてシリコン窒化膜をパターニングし、当該レジストパターンを除去した後、パターニングされたシリコン窒化膜をエッチングマスクとして半導体基板をエッチングする手法とが、いずれも選択可能であることは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例1及び2に記載されているように当業者において周知である。
したがって、引用発明において、「活性領域を限定するトレンチを形成する」ための「前記半導体基板をエッチングする」段階を、「レジストパターン」を用いて「前記シリコン窒化膜13」をパターニングした後で「前記半導体基板をエッチングする」前に「レジストパターン」を除去し、補正発明の「トレンチマスク」に相当するパターニングされた当該「前記シリコン窒化膜13」をエッチングマスクとして「前記半導体基板をエッチングする」手法に置き換えることは、当業者が容易になし得たことである。
よって、相違点1は、当業者が容易になし得た範囲に含まれる程度のものである。

a.周知例1:特開2001-168185号公報
上記周知例1には、図5ないし8と共に次の記載がある。
「【0045】図5に示すように、半導体基板1(ウェハ1ｗ)を用意し、薄いシリコン酸化(SiO)膜2、シリコン窒化(SiN)膜3を形成する。半導体基板1はたとえばｐ型不純物が導入された数Ωcm程度の抵抗率を有する単結晶シリコンウェハである。シリコン酸化膜2は、シリコン窒化膜3と半導体基板1との間のストレスを緩和するための犠牲膜であり、たとえば熱酸化法により形成される。シリコン窒化膜3は、後に説明する溝を形成するためのマスクに用いる。シリコン窒化膜3の膜厚は数百nmとし、たとえばCVD(Chemical Vapor Deposition )法により形成する。
【0046】次に、図6に示すように、シリコン窒化膜3上にフォトレジスト膜4を形成する。フォトレジスト膜4は、図3および図4で説明した活性領域L1、L2、L3、大面積ダミーパターンDL、小面積ダミーパターンDｓが形成される各領域を覆うように形成する。前記したとおり、小面積ダミーパターンDｓのサイズはレベンソンマスクを用いる程の微細加工が要求されないため、小面積ダミーパターンDｓの形成領域については、レベンソン方式等超解像技術に伴う焦点裕度の低下による加工性の悪化が生じない。これによりマスク設計を簡略化できる。
【0047】次に、図7に示すように、フォトレジスト膜4の存在下でドライエッチングを施し、シリコン窒化膜3およびシリコン酸化膜2をエッチングして除去する。
【0048】フォトレジスト膜4を除去した後、図8に示すように、シリコン窒化膜3の存在下でドライエッチング(異方性エッチング)を施し、半導体基板1をエッチングして溝5を形成する。溝5の深さは数百nmとする。本工程で形成された溝5のパターンは、前記図3および図4で示した活性領域L1等のパターンの逆パターンである。
【0049】なお、本工程では、パターニングされたシリコン窒化膜3をハードマスクに用いている。このように薄い膜厚のシリコン窒化膜3をハードマスクに用いることによりエッチング特性を改善し、微細加工を容易にすることができる。シリコン窒化膜3をハードマスクに用いることに代えて、フォトレジスト膜4の存在下で半導体基板1にエッチングを施し溝5を形成しても良い。この場合、工程が簡略化できる。」

b.周知例2:特開平11-191590号公報
上記周知例2には、図2と共に次の記載がある。
「【0029】実施例1
以下の実施例1?実施例4は、請求項1の半導体装置の製造方法を適用した例である。また本実施例を含め、以下の実施例で採用した試料は、図2(a)に示すようにシリコン単結晶からなる半導体基板1上にパッド酸化膜2、研磨ストッパ膜3およびフォトレジストマスク4が形成されたものである。これらのうち、パッド酸化膜2は半導体基板1の熱酸化により10nmの厚さに形成したものであるが、研磨ストッパ膜3の応力が軽微な場合にはパッド酸化膜2の形成を省略することが可能である。研磨ストッパ膜3は、減圧CVDにより形成したSi_(3) N_(4) からなり、その厚さは100nmである。またフォトレジストマスク4は、化学増幅型レジストSAL-601(商品名)をスピンコーティング後、KｒFエキシマレーザズテッパにより0.3μm幅の開口幅に形成した。この開口は、素子分離溝の開口幅にほぼ正確に転写されるものである。
【0030】図2(a)に示す試料を、ECRプラズマエッチング装置の基板ステージ上にセッティングし、下記プラズマエッチング条件により研磨ストッパ膜3に開口を形成した後、希フッ酸水溶液系のウェットエッチング液により、研磨ストッパ膜3の開口から露出するパッド酸化膜2を除去する。
…(中略)…
本プラズマエッチング条件では、パッド酸化膜2とのエッチング選択比15(基板バイアス電力時30W時)が得られる。また基板バイアス電力を漸次減少しつつエッチングすることにより等方性エッチングモードの割合が徐々に高まり、オーバーエッチング終了後には約20nmのノッチング5が発生した。これにより、図2(b)に示すように、半導体基板1に接する部分に向けて漸次緩やかな傾斜を有する逆テーパ形状となるように、研磨ストッパ膜3に開口が形成される。またパッド酸化膜2のウェットエッチングによっても、研磨ストッパ膜3の開口端の下部に微小なノッチングが発生する。
【0031】この後、同じECRプラズマエッチング装置により、半導体基板1に素子分離溝を形成する。このときのエッチングマスクとして、フォトレジストマスク4を残しておいてもよいし、フォトレジストマスク4を剥離し、研磨ストッパ膜3の開口パターンをマスクとしてもよい。フォトレジストマスク4を残しておいた場合でも、素子分離溝のエッチングが終了する時点前においてはフォトレジストマスク4はエッチオフされ、研磨ストッパ膜3の開口パターンが実質的なエッチングマスクとなって素子分離溝6が形成される。素子分離溝6開口のためのプラズマエッチング条件を下記に示す。
…(中略)…
本プラズマエッチング条件はSiBｒx を主体とする強固な側壁保護膜の形成により、極めて異方性の強いパターニングが可能である。したがって、研磨ストッパ膜3の上部の開口幅が転写され、素子分離溝6の開口幅も0.3μmとなる。エッチング終了後の状態を図2(c)に示す。」

(4-2)相違点2ないし4について
(4-2-1)相違点2ないし4は、いずれも、補正発明では、「半導体基板」の上に直接「トレンチマスク」を形成しているのに対して、引用発明では、「シリコン基板11」上に「熱酸化膜12」を介して、補正発明の「トレンチマスク」に相当する「シリコン窒化膜13」を形成していることに起因するものであるから、まとめて検討する。
一般に、半導体基板に素子分離用の溝を形成するにあたり、半導体基板の素子形成領域を覆うシリコン窒化膜と半導体基板との間に、基板を保護するための非常に薄いシリコン酸化膜であるパッド酸化膜を形成することも、パッド酸化膜を省略することも、いずれも選択可能であることは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例2及び3に記載されているように当業者において周知である。
したがって、引用発明において、「熱酸化膜12」の形成を省略することは当業者が容易になし得たことである。そして、そのようにした場合においては、補正発明のように、「前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」において、「前記トレンチマスク及び前記埋め立て絶縁膜」の「パターニング」を行った時点で「前記活性領域の上部面が露出する」構成となること、「前記活性領域を露出させる接合領域開口部を形成する段階」において、「前記トレンチマスクパターンを除去」することのみで「前記活性領域を露出させる接合領域開口部を形成」する構成となること、及び、「前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成」する構成となることは、当業者にとって自明である。
よって、相違点2ないし4は、当業者が容易になし得た範囲に含まれる程度のものである。

a.周知例2:特開平11-191590号公報
上記周知例2には、図2と共に次の記載がある。
「【0029】実施例1
以下の実施例1?実施例4は、請求項1の半導体装置の製造方法を適用した例である。また本実施例を含め、以下の実施例で採用した試料は、図2(a)に示すようにシリコン単結晶からなる半導体基板1上にパッド酸化膜2、研磨ストッパ膜3およびフォトレジストマスク4が形成されたものである。これらのうち、パッド酸化膜2は半導体基板1の熱酸化により10nmの厚さに形成したものであるが、研磨ストッパ膜3の応力が軽微な場合にはパッド酸化膜2の形成を省略することが可能である。研磨ストッパ膜3は、減圧CVDにより形成したSi_(3) N_(4) からなり、その厚さは100nmである。またフォトレジストマスク4は、化学増幅型レジストSAL-601(商品名)をスピンコーティング後、KｒFエキシマレーザズテッパにより0.3μm幅の開口幅に形成した。この開口は、素子分離溝の開口幅にほぼ正確に転写されるものである。
【0030】図2(a)に示す試料を、ECRプラズマエッチング装置の基板ステージ上にセッティングし、下記プラズマエッチング条件により研磨ストッパ膜3に開口を形成した後、希フッ酸水溶液系のウェットエッチング液により、研磨ストッパ膜3の開口から露出するパッド酸化膜2を除去する。
…(中略)…
本プラズマエッチング条件では、パッド酸化膜2とのエッチング選択比15(基板バイアス電力時30W時)が得られる。また基板バイアス電力を漸次減少しつつエッチングすることにより等方性エッチングモードの割合が徐々に高まり、オーバーエッチング終了後には約20nmのノッチング5が発生した。これにより、図2(b)に示すように、半導体基板1に接する部分に向けて漸次緩やかな傾斜を有する逆テーパ形状となるように、研磨ストッパ膜3に開口が形成される。またパッド酸化膜2のウェットエッチングによっても、研磨ストッパ膜3の開口端の下部に微小なノッチングが発生する。
【0031】この後、同じECRプラズマエッチング装置により、半導体基板1に素子分離溝を形成する。このときのエッチングマスクとして、フォトレジストマスク4を残しておいてもよいし、フォトレジストマスク4を剥離し、研磨ストッパ膜3の開口パターンをマスクとしてもよい。フォトレジストマスク4を残しておいた場合でも、素子分離溝のエッチングが終了する時点前においてはフォトレジストマスク4はエッチオフされ、研磨ストッパ膜3の開口パターンが実質的なエッチングマスクとなって素子分離溝6が形成される。素子分離溝6開口のためのプラズマエッチング条件を下記に示す。
…(中略)…
本プラズマエッチング条件はSiBｒx を主体とする強固な側壁保護膜の形成により、極めて異方性の強いパターニングが可能である。したがって、研磨ストッパ膜3の上部の開口幅が転写され、素子分離溝6の開口幅も0.3μmとなる。エッチング終了後の状態を図2(c)に示す。」

b.周知例3:特開平7-193123号公報
上記周知例3には、図1と共に次の記載がある。
「【0016】
【実施例】以下,この発明の一実施例を添付図面に基づいて説明する。図1は,この発明に係る半導体装置の製造方法を示す説明図であり,図において,101はシリコン基板,102はパッド酸化膜,103は窒化シリコン膜,104はマスク酸化膜,105はトレンチ,106はトレンチ酸化膜,107は埋込ポリシリコン,108はLOCOS酸化膜,109は空洞である。
【0017】次に,上記半導体装置の製造方法について説明する。第1の工程として,図1(a)に示すように,シリコン基板101の上部にパッド酸化膜102,窒化シリコン膜103,マスク酸化膜104の順に積層する。これにより,シリコン基板101表面に酸化膜と酸化防止膜とマスク材を形成する。次に,第2の工程として,上記第1の工程終了後,図1(b)に示すように,マスク酸化膜104の一部をフォトエッチングし,該フォトエッチングされたマスク酸化膜104に対し,窒化シリコン膜103,パッド酸化膜102をエッチングし,最後にシリコン基板101をエッチングしてトレンチ(溝)105を形成する。
【0018】次に,第3の工程として,上記第2の工程終了後,図1(c)に示すように,第2の工程により形成されたトレンチ105表面を熱酸化し,トレンチ酸化膜106を形成する。その後,ポリシリコンをCVD法等により形成してエッチバック手法により表面平坦化を行い,埋込ポリシリコン107を形成する。次に,第4の工程として,上記第3の工程終了後,図1(d)に示すように,マスク酸化膜104をマスクとして窒化シリコン膜103を等方性エッチングによりサイドエッチング処理し,空洞109を形成する。最後に,第5の工程として,上記第4の工程終了後,図1(e)に示すように,熱酸化処理を実行する。これにより,トレンチ105の位置と自己整合的にやや幅広く位置決めされ,シリコン基板101上面に形成されている窒化シリコン膜103が酸化防止膜として働くため,トレンチ105よりも幅広くトレンチ105上部にLOCOS酸化膜108が形成される。
【0019】以上のようにして形成された半導体装置は,トレンチ105の位置よりも幅広くLOCOS酸化膜108を形成することができるため,トレンチ105側面に結晶欠陥があっても,該結晶欠陥に起因するトレンチ105側面に沿ったリーク電流の発生を回避することができる。さらに,従来の方法に係るトレンチの位置とLOCOS酸化膜との位置関係がフォトリソグラフィの精度に依存して決定する方式と比較して,上記実施例にあっては,LOCOS酸化膜108の位置がトレンチ105に対して自己整合的に決定されるため,従来におけるフォトリソグラフィの合わせ余裕領域が不要となり,小さい面積でリーク電流の発生しない分離構造を実現することができる。なお,窒化シリコン膜103とシリコン基板101との間に形成されているパッド酸化膜102は,窒化シリコン膜103形成時に,窒化シリコン膜103の熱応力がシリコン基板101に作用して,欠陥が発生するのを防止するための膜であり,窒化シリコン膜103が低温で形成できれば,パッド酸化膜102を形成しなくてもよい。」

(4-2-2)なお、本願の明細書には、「トレンチマスク」に関して次の記載がある。

a.「【0026】
前記トレンチマスク20は順次に積層されたパッド酸化膜及びマスク犠牲膜からなることが望ましい。この時に、前記パッド酸化膜はシリコン酸化膜で形成し、前記マスク犠牲膜はシリコン窒化膜で形成することが望ましい。」

b.「【0048】
前記開口部スペーサ70はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜のうちの一つで形成することが望ましい。この時に、先の説明のように、前記トレンチマスクパターン25のシリコン酸化膜が残存する場合に、このシリコン酸化膜は前記開口部スペーサ70の形成のための異方性エッチング工程でエッチング停止膜の役割を果たす。前記開口部スペーサ70を形成した後に、前記残存するシリコン酸化膜を除去して前記活性領域10aを露出させる。」

そうすると、補正発明に「シリコン酸化膜」からなる「パッド酸化膜」が設けられているものをも含む場合、補正発明と引用発明との相違点2ないし4は、実質的なものではないということもできる。

(4-3)相違点5について
引用発明において、「ゲート電極が形成される領域以外」にエッチングされずに残された「前記シリコン窒化膜13及び前記TEOS酸化膜16」のパターンによって「前記ゲート電極を埋め込み形成するための溝部17」が定義されていることは前述のとおり明らかである。
また、引用発明では、「前記底部の熱酸化膜12が除去された前記溝部17にゲート絶縁膜51、及びゲート電極となるポリシリコン膜52を形成して前記溝部17を埋め込み、これをCMP法により平坦化して、前記ポリシリコン膜52、前記TEOS酸化膜16及び前記シリコン窒化膜13の表面高さを揃える段階」を経ていること、及び引用例の図7(a)及び(b)の記載から、「埋め込」まれた「ゲート絶縁膜51、及びゲート電極となるポリシリコン膜52」の側面に存在する「熱酸化膜12」及び「シリコン窒化膜13」のパターンは、「埋め込」まれた「ゲート絶縁膜51、及びゲート電極となるポリシリコン膜52」の鋳型として使用されていることになる。そして、「埋め込」まれた「ゲート絶縁膜51、及びゲート電極となるポリシリコン膜52」の高さと、「熱酸化膜12」及び「シリコン窒化膜13」のパターンの厚さの和が一致することは明らかである。
そして、上記(4-2-1)で検討したとおり、引用発明において、「熱酸化膜12」の形成を省略することは当業者が容易になし得たことであるから、「埋め込」まれた「ゲート絶縁膜51、及びゲート電極となるポリシリコン膜52」の高さと、「シリコン窒化膜13」のパターンの厚さとが一致するように構成することは、当業者が容易になし得たことである。言い換えれば、引用発明において、補正発明の「ゲートパターン」に相当する「埋め込」まれた「ゲート絶縁膜51、及びゲート電極となるポリシリコン膜52」の必要とする高さに応じて、補正発明の「トレンチマスク」に相当する「シリコン窒化膜13」のパターンの厚さを設定すること、すなわち、補正発明のように「前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする」構成とすることは、当業者が容易になし得たことである。
よって、相違点5は、当業者が容易になし得た範囲に含まれる程度のものである。

(4-4)相違点についての判断のまとめ
補正発明と引用発明との相違点については以上のとおりであるから、補正発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。

(5)独立特許要件についてのまとめ
以上検討したとおり、補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができない。
したがって、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項をいう。以下同じ。)の規定に適合しない。

5.補正の却下の決定のむすび
以上検討したとおり、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3.本願発明について
平成22年10月19日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項1ないし41に係る発明は、平成21年11月26日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし41に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、請求項1に記載されている事項により特定される、上記第2.1.の「(補正前)」の箇所に記載したとおりのものである。
一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平11-74526号公報(引用例)には、上記第2.4.(2)に記載したとおりの事項、及び発明(引用発明)が記載されているものと認められる。
そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第2.4.において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。

第4.むすび
以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2012-05-31 
結審通知日 2012-06-05 
審決日 2012-06-18 
出願番号 特願2003-275001(P2003-275001)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 恩田 春香、河口 雅英  
特許庁審判長 北島 健次
特許庁審判官 西脇 博志
早川 朋一
発明の名称 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法  
代理人 実広 信哉  
代理人 渡邊 隆  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ