拒絶査定不服の審決｜不服2010-2611 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服 2項進歩性特許、登録しない(前置又は当審拒絶理由) H01L
管理番号	1265800
審判番号	不服2010-2611
総通号数	156
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2012-12-28
種別	拒絶査定不服の審決
審判請求日	2010-02-05
確定日	2012-11-06
事件の表示	平成10年特許願第 37670号「薄膜トランジスタ及びその製造方法」拒絶査定不服審判事件〔平成10年 9月25日出願公開、特開平10-256561〕について、次のとおり審決する。
結論	本件審判の請求は、成り立たない。
理由	1.手続の経緯本願は、平成10年2月19日(パリ条約による優先権主張1997年3月4日、大韓民国)の出願であって、平成21年9月30日付けで拒絶査定がなされ、これに対して、平成22年2月5日に拒絶査定に対する審判請求がなされ、その後、平成23年6月17日付けの拒絶理由通知に対して、同年12月20日に意見書及び手続補正書が提出され、さらに、平成24年1月17日付けの拒絶理由通知に対して、同年5月18日に意見書が提出されたものである。 2.当審における拒絶の理由当審において、平成24年1月17日付けで通知した拒絶の理由の概要は、以下のとおりである。本願の請求項1ないし15に係る発明は、その優先日前に日本国内において頒布された刊行物である特開平3-227022号公報、特開平9-5786号公報、特開平4-188770号公報及び特開平5-343683号公報に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 3.本願発明本願の請求項1ないし15に係る発明は、平成23年12月20日になされた手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし15に記載された事項により特定されるとおりのものであって、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項1に記載された事項により特定される以下のとおりのものである。「【請求項1】基板上に第1金属層と第2金属層を連続して蒸着する工程と、前記第2金属層の所定部分上に所定幅(W1)を持つ感光膜を形成する工程と、前記感光膜をマスクとして前記第2金属層を、前記第2金属層上の絶縁層のステップカバレージの低下を防止し、かつ、前記第1金属層のヒロック(hillｏck)の生成を防止するように、等方性エッチング方法で前記感光膜の幅(W1)より小さい幅(W2)を持つようにパターニングする工程と、前記感光膜をマスクとして前記第1金属層を異方性エッチング方法で前記幅(W1)を持つようにパターニングすることにより、前記第2金属層と積層された構造のゲート電極を形成する工程と、前記感光膜を除去する工程とを備え、前記感光膜の幅(W1)と前記幅(W2)との関係が、1μm＜W1-W2＜4μmであり、前記第2金属層と重畳しない前記第1金属層の2つの部分について、一方の部分の幅が他方の部分の幅と同一であることを特徴とする薄膜トランジスタの製造方法。」 4.引用刊行物に記載された発明 (4-1)当審における拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開平3-227022号公報(以下「引用刊行物」という。)には、第1ないし4図とともに、以下の事項が記載されている。(なお、下線は、当審において付与したものである。以下同様。) 「発明の詳細な説明〔産業上の利用分野〕本発明は、半導体装置に関し、特にEM(エレクトロマイグレーション)やSM(ストレスマイグレーション)に強く、しかも層間膜やパッシベーション膜に悪影響を与えない配線構造に関する。〔従来の技術〕従来、この種の半導体装置は電極配線材料にAlを用いてきたが、最近の素子の集積化に伴ないEMやSMなどの深刻な信頼性上の障害が生じている。この問題の解決策の1つとしてAlの上にWSiを敷いた積層構造にする方法が提案されている。しかしながら、積層構造配線を異方性ドライエッチング装置を使用して微細加工を行うと第2図に示すようにAl2の上のWSi1に膜厚程度のひさしが生じる。第3図は第2図のひさしのある配線上にSiO膜5を設けた状態を示している。第3図から明らかなようにWSi1のひさしの部分は、SiO膜5にもひさしを生じせしめている。そして多層配線構造を取る場合には、このSiO膜5の上にAl配線が設けられる。第4図は比較のためにAlの上にWSiを設けないAl単層配線構造を示したもので、この場合にはSiO膜5にひさしは生じない。〔発明が解決しようとする課題〕上述した従来の半導体装置は素子の集積化に対し、信頼性上の問題からAlの上にWSiを敷いた積層構造にする必要があるが、積層構造配線を異方性ドライエッチング装置を使用して微細加工を行うとWSiのひさしが生じることがあり、プラズマCVDSiO膜やプラズマCVDSiN膜で層間膜を形成する際には上層Al配線のカバレッジに悪影響を与えたり、パッシベーション膜を形成する際には膜厚が薄くなる個所が生じ耐湿性が劣化する可能性があり、信頼性上の不安要因となっていた。〔課題を解決するための手段〕本発明は、半導体装置用表面電極の配線構造がAlあるいはAl合金の上にWSiを形成した積層構造を有する半導体装置において、WSiの配線幅がAlあるいはAl合金の配線幅以下であることを特徴とする。〔実施例〕次に本発明について図面を参照して説明する。第1図は本発明の一実施例の縦断面図であり、Si基板4にSiO_(2)膜3を形成後、スパッタ装置でパワー5KW、圧力15mTorr、プリヒート200℃、形成温度200℃の条件でAl2とWSi1を同一チャンバー内で連続に形成し、その後リソグラフィーを行った結果である。リソグラフィーはPF-7550BDｙe入りレジストを2.5μm塗布後、ステッパーを用いて500mW、720msecの露光を行ない、TMAH(Te-tra Methyl Ammonium Hydroxide)系の現像液で現像をし、130℃のポストベーク後、塩素系のガスにフッ素系のガスを混合し800W、10Paで異方性のドライエッチングをし、さらにCF_(4)、O_(2)系のガスで800W、80Pa、10秒の等方性ドライエッチングでWSiのみをサイドエッチングした。この時、WSiのエッチレートは約9000Å/分であることがわかっているので、WSiのサイドエッチングは1500Å程度となる。この後、酸素プラズマにより800W、150分の条件でレジストを酸化除去した。このように本実施例のWSiの幅がAl配線の幅より小さくされているので、この上にSiO膜を設けてもひさしが生じることがなく、更にその上にAl配線を形成しても従来のような欠点が生じない。なお、上記実施例ではスパッタでWSiを形成したが、減圧CVDでWSiを形成してもよい。減圧CVDによるWSi形成条件は、原料ガスがWF_(6)、SiH_(4)、H_(2)の混合ガスで成長圧力100mTorr、成長温度380℃である。〔発明の効果〕以上説明したように本発明の半導体装置は、表面電極配線において、配線構造をAlあるいはAl合金上にWSiを形成した積層構造とし、しかもWSiの配線幅をAlあるいはAl合金の配線幅以下にしたため、プラズマCVDSiO膜やプラズマCVDSiN膜で層間膜を形成しても上層Al配線のカバレッジに悪影響を与えず、またパッシベーション膜を形成する際にも膜厚が薄くなる箇所が生じないため耐湿性が劣化することがないという利点を有する。」(第1頁左下欄下から第7行?第2頁左下欄第19行) 以上の記載から、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。「Si基板にSiO_(2)膜を形成後、スパッタ装置でAlとWSiを同一チャンバー内で連続に形成し、レジストを塗布後、露光を行ない、現像をし、ポストベーク後、異方性のドライエッチングをし、さらに等方性ドライエッチングでWSiのみをサイドエッチングし、この後、レジストを酸化除去することからなる、Al上にWSiを形成した配線構造の製造方法。」 5.対比 (5-1)刊行物発明の「SiO_(2)膜を形成」した「Si基板」及び「Al」は、各々本願発明の「基板」及び「第1金属層」に相当する。また、刊行物発明の「WSi」と本願発明の「第2金属層」は、「第2薄膜層」という点で共通する。そうすると、刊行物発明の「Si基板にSiO_(2)膜を形成後、スパッタ装置でAlとWSiを同一チャンバー内で連続に形成」することと、本願発明の「基板上に第1金属層と第2金属層を連続して蒸着する工程」とは、「基板上に第1金属層と第2薄膜層を連続して蒸着する工程」という点で、共通する。 (5-2)刊行物発明の「レジスト」は、本願発明の「感光膜」に相当する。そして、「露光を行ない、現像をし、ポストベーク」した「レジスト」は、所定の幅を持っていることは明らかであるから、刊行物発明の「レジストを塗布後、露光を行ない、現像をし、ポストベーク」することは、本願発明の「第2金属層の所定部分上に所定幅(W1)を持つ感光膜を形成する工程」に相当する。 (5-3)刊行物発明の「レジストを酸化除去する」ことは、本願発明の「感光膜を除去する工程」に相当する。 (5-4)刊行物発明の「Al上にWSiを形成した配線構造の製造方法」と本願発明の「薄膜トランジスタの製造方法」は、「半導体装置の製造方法」という点で共通する。 (5-5)そうすると、本願発明と刊行物発明とは、「基板上に第1金属層と第2薄膜層を連続して蒸着する工程と、前記第2薄膜層の所定部分上に所定幅(W1)を持つ感光膜を形成する工程と、前記感光膜を除去する工程とを備える半導体装置の製造方法。」である点で一致し、次の5点で相違する。 (相違点1) 本願発明では、「基板上に第1金属層と第2金属層を連続して蒸着する」のに対し、刊行物発明では、「Si基板に」「AlとWSiを」「連続に形成し」ている点。 (相違点2) 本願発明では、「感光膜をマスクとして」「第2金属層を、」「等方性エッチング方法で前記感光膜の幅(W1)より小さい幅(W2)を持つようにパターニングする工程と、前記感光膜をマスクとして」「第1金属層を異方性エッチング方法で前記幅(W1)を持つようにパターニングすることにより、前記第2金属層と積層された構造のゲート電極を形成する工程と」から構成されているのに対し、刊行物発明では、「異方性のドライエッチングをし、さらに等方性ドライエッチングでWSiのみをサイドエッチング」している点。 (相違点3) 刊行物発明における「等方性ドライエッチング」では、「レジスト」の幅よりも小さい幅を持つように「WSi」をパターニングしているものと認められるものの、本願発明の「第2金属層上の絶縁層のステップカバレージの低下を防止し、かつ、」「第1金属層のヒロック(hillｏck)の生成を防止するように、等方性エッチング方法で前記感光膜の幅(W1)より小さい幅(W2)を持つようにパターニングする」点については、特定されていない点。 (相違点4) 本願発明では、「感光膜の幅(W1)と」「幅(W2)との関係が、1μm＜W1-W2＜4μmである」のに対して、刊行物発明では、レジストの幅と等方性ドライエッチングされたWSiの幅との具体的な数値関係について、特定がなされていない点。 (相違点5) 本願発明では、「第2金属層と重畳しない」「第1金属層の2つの部分について、一方の部分の幅が他方の部分の幅と同一である」のに対して、刊行物発明では、そのような特定がなされていない点。 (相違点6) 本願発明は、「薄膜トランジスタの製造方法」であるのに対して、刊行物発明では、「配線構造の製造方法」である点。 6.判断 (6-1)相違点1について Al配線におけるエレクトロマイグレーション、ストレスマイグレーション、ヒロック発生を防止する為に、該Al配線上に、金属膜を形成することは、以下の周知例1、2に記載されるように、従来から周知である。 (ア)周知例1 特開平7-193130号公報には、図1?5とともに、以下の記載がなされている。「【0024】【作用】本発明における半導体装置の製造方法は、第1のアルミニウム合金配線の上部と側壁部とに、この第1のアルミニウム合金配線と異なる金属材料で構成する選択金属膜を形成する。【0025】この選択金属膜を形成することによって第1のアルミニウム合金配線の上部、および側壁部に発生するヒロックの発生をする。【0026】これによって、第1のアルミニウム合金配線と第1のアルミニウム合金配線との間と、第1のアルミニウム合金配線と第2のアルミニウム合金配線間とのショートを防止することができる。【0027】さらに、第1のアルミニウム合金配線を選択金属膜で覆うことにより、エレクトロンマイグレーションやストレスマイグレーションに対して耐久性のある配線となり、従来の技術に比べ信頼性の高い半導体装置を得ることができる。【0028】【実施例】以下本発明の実施例における多層配線を有する半導体装置の製造方法を図面を用いて説明する。【0029】図1から図5は本発明の第1の実施例における半導体装置の製造方法を工程順に示す断面図である。【0030】まず、図1に示すように、半導体基板11上に絶縁膜13を、CVD法を用いて形成する。その後、絶縁膜13上にスパッタリング法を用いて、シリコンと銅とを含むアルミニウムからなる合金膜を800nm?1000nmの膜厚で、全面に形成する。【0031】その後、合金膜上の全面にホトレジスト(図示せず)を、回転塗布法により形成する。その後、所定のホトマスクを用いて露光処理と、現像処理とを行い、このホトレジストをパターニングする。【0032】その後、このパターニングしたホトレジストをエッチングマスクとして、塩素系ガスを主成分としたエッチングガスを用いて合金膜をドライエッチング法でパターニングして、第1のアルミニウム合金配線31を形成する。【0033】つぎに図2に示すように、六フッ化タングステンを原料ガスとし、水素を還元ガスとした選択CVD法により、選択的に第1のアルミニウム合金配線31の表面にタングステン金属膜からなる金属被覆膜33を数十nm?数百nmの膜厚で形成する。【0034】つぎに図3に示すように、CVD法により、酸化シリコン膜からなる層間絶縁膜21を形成する。【0035】その後、層間絶縁膜21上の全面にホトレジスト(図示せず)を、回転塗布法により形成する。その後、所定のホトマスクを用いて露光処理と、現像処理とを行い、このホトレジストをパターニングする。【0036】その後、このパターニングしたホトレジストをエッチングマスクとして、四フッ化炭素を主成分としたエッチングガスを用いて層間絶縁膜21をドライエッチング法でパターニングして、スルーホール23を形成する。【0037】つぎに図4に示すようにスルーホール23内を高周波を用いたRFエッチング法にてエッチングを行い、スルーホール23の底部に露出する金属被覆膜33上面の酸化物を除去する。【0038】その後、選択CVD法を用いてスルーホール23内に選択的に、タングステンやモリブデンからなる選択金属膜25を成長させる。この選択CVD法により、選択金属膜25をスルーホール23内に埋め込む。【0039】つぎに図5に示すように、選択金属膜25表面の酸化膜を、RFエッチング法を用いて除去する。その後、シリコンと銅とを添加したアルミニウムからなる合金膜をスパッタリング法を用いて全面に形成する。【0040】その後、合金膜上の全面にホトレジスト(図示せず)を、回転塗布法により形成する。その後、所定のホトマスクを用いて露光処理と、現像処理とを行い、このホトレジストをパターニングする。【0041】その後、パターニングしたホトレジストをエッチングマスクとして、塩素系ガスを主成分としたエッチングガスを用いたドライエッチング法により合金膜をパターニングして、第2のアルミニウム合金配線35を形成する。」 (イ)周知例2 特開平2-277254号公報には、第2、3図とともに、以下の記載がなされている。「〔産業上の利用分野〕本発明は半導体装置に関し、特に半導体装置の配線構造に関する。〔従来の技術〕半導体集積回路の配線材としてアルミニウムは、低抵抗で低コストの上加工性に優れ、微細パターンを形成可能である為、従来から一般に使われてきた。近年の半導体集積回路の大規模化に伴い、アルミニウム配線幅が微細化する一方、半導体チップ上のアルミニウム配線被覆面積も増加し、総配線長が長くなってきている。これに呼応しアルミニウム配線に要求される信頼性は年々増大してきている。しかしアルミニウム配線の微細化は、EM(エレクトロマイグレーション)やSM(ストレスマイグレーション)耐性を著しく低下させ、配線の断線や短絡が発生する等信頼性を大きく損なう結果となる。この為、第3図に示すように、EMおよびSM耐性に優れたWSi_(2)膜7のような高融点金属膜をアルミニウム膜13下に敷いた2層膜配線構造が出現している。〔発明が解決しようとする課題〕上述した従来の半導体装置の2層膜配線は、配線そのもののEM、SM耐性が高い反面、拡散層やトランジスタのゲート電極等の下層配線と高融点金属膜の接触部で不純物が高融点金属側に偏析する為コンタクト抵抗が増大したり、抵抗値が大きくばらつき、均一な特性の半導体装置が得られないという欠点がある。〔課題を解決するための手段〕本発明は、高融点金属股上に堆積したアルミニウム膜を少なくとも含む多層膜配線を有する半導体装置において、前記多層膜配線がその下方の層間絶縁膜のコンタクト孔に埋め込まれた導電体を介して下方に配置された配線層と接触する接続部では前記アルミニウム膜が前記導電体と直接接触しているというものである。」(第1頁左下欄第16行?第2頁左上欄第14行) 「また、本実施例は高融点金属としてタングステンシリサイドを用いたが、モリブデン、チタン、ジルコニウム、コバルト等の高融点金属のシリサイドでも良いし、シリサイドでない純粋な高融点金属であってもよい、即ち本発明で高融点金属なる語はWSi_(2),MoSi_(2),ZrSi_(2),CoSi_(2),TiSi_(2),W,Mo,Zr,Co,Ti等を含むものとして使用されている。第2図(a)、(b)は本発明の第2の実施例をその製法に沿って説明するための工程順に配置した半導体チップの縦断面図である。第2の実施例の第1と異なる点は、アルミニウム膜/高融点金属シリサイド膜の上に更に高融点金属シリサイド膜をつけた3層膜配線である点にある。第1の実施例と同様に、第2図(a)に示すように、フィールド絶縁膜4で分離されたN^(+)型拡散層2上にゲート絶縁膜3を介してゲート電極5を配線し層間絶縁膜6としてPSG膜を形成した後、多結晶シリコンで埋設されたコンタクト孔を形成し、アルミニウム膜12/タングステンシリサイド膜7をスパッタによって形成する。続いて、第2図(b)に示すように、前記アルミニウム膜/タングステンシリサイド膜上にスパッタによって更にタングステンシリサイド膜15を形成し、3ステツプのRIEによってタングステンシリサイド、アルミニウム、タングステンシリサイドの順にエツチングし、配線パターンを形成する。上述のように3層構造にすることで、EM,SM耐性がさらに強化される上に、アルミニウム股上をタングステンシリサイド膜が被覆しているため、アルミニウムのヒロック成長を抑制する効果が付加される。」(第3頁左上欄第1行?同頁右上欄第12行) そうすると、上記周知技術を勘案することにより、刊行物発明において、「WSi」を形成することに換えて、「金属膜」を形成することにより、本願発明のように、「基板上に第1金属層と第2金属層を連続して蒸着する」構成とすることは、当業者が容易になし得たことである。よって、相違点1は、当業者が容易に想到し得た範囲に含まれる程度のものである。 (6-2)相違点2について上層の幅が下層の幅よりも小さい積層配線構造を製造する場合に、上層を等方性エッチング法でパターニングしてから下層を異方性エッチング法でパターニングするか、上下層を異方性エッチング法でパターニングしてから、上層を等方性エッチング法でパターニングするかは、当業者が適宜選択し得る程度のことである。したがって、刊行物発明において、「等方性ドライエッチングでWSi」を「エッチング」してから、Alを「異方性のドライエッチング」することにより、本願発明のように、「感光膜をマスクとして」「第2金属層を、」「等方性エッチング方法で」「パターニングする工程と、前記感光膜をマスクとして」「第1金属層を異方性エッチング方法で」「パターニングする」「工程と」からなる構成とすることは、当業者が容易になし得たことである。よって、相違点2は、当業者が容易に想到し得た範囲に含まれる程度のものである。 (6-3)相違点3及び4について一般に、積層膜を他の膜で覆う場合のステップカバッジの善し悪しは、単に積層膜における上下層の幅の差(すなわち、本願発明の「W1-W2」)のみで決まるのではなく、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状(テーパーの有無)などによって決まるものと認められるところ、本願発明には、そのような点が特定されていない。しかも、本願明細書には、「第2金属層上の絶縁層のステップカバレージの低下を防止し、かつ、」「第1金属層のヒロック(hillｏck)の生成を防止するように、等方性エッチング方法で」「感光膜の幅(W1)より小さい幅(W2)を持つようにパターニングする」点、具体的には、「感光膜の幅(W1)と前記幅(W2)との関係が、1μm＜W1-W2＜4μm」という数値範囲であることを裏付ける実験結果等についても、何ら記載されていない。したがって、本願発明において、1μm＜W1-W2＜4μmとすることに臨界的意義を認めることはできない。また、引用刊行物には、「第1図は本発明の一実施例の縦断面図であり、Si基板4にSiO_(2)膜3を形成後、・・・Al2とWSi1を同一チャンバー内で連続に形成し、その後リソグラフィーを行った結果である。・・・異方性のドライエッチングをし、さらに・・・等方性ドライエッチングでWSiのみをサイドエッチングした。・・・WSiのサイドエッチングは1500Å程度となる。」(第2頁左上欄第19行?同頁右上欄第17行)のように、本願発明の「W1-W2」に対応する値が、0.3μm(1500Å×2)となることが例示されている。そうすると、刊行物発明において、「Al」と「WSi」の幅の差を1μm?4μmとすることより、本願発明のように、「第2金属層上の絶縁層のステップカバレージの低下を防止し、かつ、」「第1金属層のヒロック(hillｏck)の生成を防止するように、等方性エッチング方法で」「感光膜の幅(W1)より小さい幅(W2)を持つようにパターニングする」こと、「感光膜の幅(W1)と前記幅(W2)との関係が、1μm＜W1-W2＜4μmであ」る構成とすることに、格別の困難性はないものというべきである。よって、相違点3及び4は、当業者が容易に想到し得た範囲に含まれる程度のものである。 (6-4)相違点5について刊行物発明においても、「AlとWSiを同一チャンバー内で連続に形成し、レジストを塗布後、露光を行ない、現像をし、ポストベーク後、異方性のドライエッチングをし、さらに等方性ドライエッチングでWSiのみをサイドエッチングし」ているのであるから、Alと重畳しないWSiの2つの部分について、一方の部分の幅が他方の部分の幅と同一になっているものと認められる。よって、相違点5は、実質的なものでない。 (6-5)相違点6について一般に、ゲート電極とそれに接続される配線を同一構造で一体に形成することは、以下の周知例3?5に記載されるように、従来から周知である。 (ウ)周知例3 特開平8-106107号公報には、図1?4とともに、以下の記載がなされている。「【0019】【実施例】以下で、本発明の実施例に係る薄膜トランジスタマトリクスの製造方法を図面を参照しながら説明する。 (第1の実施例)図1?図3は、液晶表示装置などに用いられる薄膜トランジスタマトリクスの製造方法を示す断面図、図4は薄膜トランジスタマトリクスの上面図である。図3(c)は、図4のB-B線断面図である。【0020】まず、図1(a)に示すように、ガラス基板1上にAl/Ti膜をスパッタ法によって成膜し、パターニングしてゲート電極2A、ストレージキャパシタバスライン(蓄積容量バスライン)2Bを形成する。次に、同図(b)に示すように、P-CVD法により、ゲート絶縁膜となる膜厚約400nmのSiN膜3と、膜厚約10nmのa-Si膜4と、チャネル保護膜となる膜厚約10nmのSiN膜5を形成する。」 (エ)周知例4 特開平8-264790号公報には、図1、2及び4とともに、以下の記載がなされている。「【0012】【実施例】以下、本発明の詳細を実施例により説明する。 (実施例1)図1は本実施例に係るTFTを示した製造工程順の断面図であり、図2はその平面図である。図1は図2の破線A-A´方向に切った面の断面図である。以下の図説明では同一部分に同一の番号を付し、その詳しい説明は図1を中心に行い、繰り返しの説明を省略する。【0013】まず、ガラス基板1にMｏTa合金からなるゲート電極2をマグネトロンスパッタ法などを用いて形成する。ここでゲート電極2に用いる材料としては、例えばAl,Mｏ,W,Tiなどの金属やこれらを積層したもの、あるいはこれらの合金なども用いることができる。またAlなどをパターン化してそれを覆うようにMｏTaなど導電材料のパターンを形成したものを用いることもできる。また、ガラス基板1の表面に酸化シリコンなどの絶縁膜でできたアンダーコート膜をゲート電極形成前に予め形成してもよい。次に、酸化シリコンが350nm、窒化シリコンが50nmの厚さのゲート絶縁膜3、50nmの厚さのa-Si膜4、窒化シリコンからなり400nmの厚さのチャネル保護膜5をCVD法によって形成する。ここでチャネル保護膜5の厚さは200?500nm程度の範囲で変えることができる。ゲート絶縁膜3は窒化シリコン膜単層膜でもよく、タンタル酸化膜などの金属酸化膜を含んでもよく、ゲート電極2の陽極酸化膜との積層膜でもよい。次にポジ型フォトレジストを塗布して基板の裏面から紫外光を照射して露光し、現像してゲート電極2とほぼ同じ幅のレジストパターン30を形成する。ここで、現像する前に通常のマスク露光によって図2の破線A-A´に示す方向と直交する方向のチャネル保護膜5の端部を決定することができるので、本実施例ではその工程を入れている。なお、裏面露光を用いずにマスク露光だけで上部絶縁膜30のパターンを形成してもよい。この場合はゲート電極2とのマスク合わせ精度に基づく合わせマージンをとる必要があるが、用途によってはそのようにしても実用になりうる(図1(a))。」「【0020】さらに、この実施例で説明したTFTをアクティブマトリクス型の液晶表示装置に適用することができる。図4(a)はその際のアクティブマトリクス型の液晶表示装置の1画素における平面図であり、この様な画素が基板上に複数形成されている。ゲート線8と信号線2の交差点48近傍にTFT47及び画素電極50が形成されている。図4(b)は図4(a)のA-A´の断面図である。ここでは、2のゲート電極がゲート線を兼ねており、またソース電極8が信号線を一部兼ねた構造になっている。40はITOの画素電極、41はパッシベーション膜、42は光遮蔽層、でありガラス基板1上にアレイ基板を形成する。このアレイ基板に対向する様に対向基板44が液晶層43を介して位置される。45は対向電極、45はカラーフィルターである。この様に、液晶表示装置では、TFT47のオン電流を大きく取れるので、画素電極50への充電時間を短縮することができ、液晶表示装置のスピードの早い動画表示を鮮やかにすることができ、動画表示の性能を向上させることができる。」 (オ)周知例5 特開平8-136951号公報には、図1?16とともに、以下の記載がなされている。「【0043】【実施例】以下本発明の実施例について図1?図16を参照しながら説明する。なお便宜上従来例と同一または相当する部位には同じ符号を付すこととする。本発明の第1の実施例によるTFT基板の平面的なパターン配置図を図1に、また同図のA-A’線上の製造工程断面図を図2?図9に示し、以下本発明による製造方法を詳述する。【0044】先ず、図2に示したように、透明性絶縁基板であるガラス基板2の一主面上にスパッタ等の真空製膜装置を用いて 0.1μmの膜厚のITO(Indium-Tin-Oxide)34と0.1μmの膜厚のクロム(Cｒ)35とを順次、被着する。【0045】つぎに、図3に示したように、ITOとCｒとの積層よりなるゲートを兼ねる走査線11と疑似絵素電極36の選択的パターン形成を行う。この時、後工程で被着する絶縁層のカバレージを確保するために、少なくとも積層の上側のCｒのパターン幅が下側のITOのパターン幅よりも小さくなるようなエッチング(食刻)を行う必要がある。ウェットエッチング(湿式食刻)ではネガレジストを用い、Cｒの食刻後にネガレジストを加熱して流動化させる等の工夫が必要であるが、ドライエッチング(乾式食刻)では反応性イオンエッチング(RIE)によるテーパ食刻技術を用いることにより所要の積層パターンを形成する。この積層パターンの形成後に全面に 0.1μmの膜厚の酸化タンタル層37を被着する。これは上述した酸化シリコン層24と同様に積層パターンのエッジ部でITOが還元されるのを防止するためである。」したがって、上記周知技術を勘案することにより、引用発明を薄膜トランジスタのゲート電極の製造方法に適用することは、当業者が容易になし得たことである。よって、相違点6は、当業者が容易に想到し得た範囲に含まれる程度のものである。 (6-6)平成24年1月17日付け拒絶理由通知に対する請求人の主張請求人は、平成24年5月18日に提出された意見書において、以下のように主張する。「・・・当該通知(当審注:平成24年1月17日付け拒絶理由通知)において、「積層されたフィルムの段差(ステップカバレッジ)を減少させるためには、上下層の幅の差のみならず、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状(テーパーの有無)等の条件が必要であるが、本願発明においてこれらの条件が開示されておらず、1μm＜W1-W2＜4μmの範囲の重要性、つまり臨界的意義が開示されていない」と指摘されています。このような指摘に対して、出願人が行った実験によれば、積層膜を他の膜で覆う場合のステップカバレッジの善し悪しは、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状(テーパーの有無)等の条件ではなく、上下層の幅の差のみで決定されます。つまり、出願人が行った実験によれば、第1金属層の幅(W1)と上部の第2金属層の幅(W2)の関係が1μm＜W1-W2＜4μmであることにより、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状(テーパーの有無)等の条件に関係なく、第1金属層にヒロックが発生することを防止し、段差が最小限に抑えられることになります。また、出願人が行った実験によれば、下部の第1金属層の幅(W1)と上部の第2金属層の幅(W2)の差(W1-W2)が1μmより小さければ、ゲート電極の段差により、その上部に形成されるゲート絶縁膜のステップカバレッジが悪くなり、ゲート絶縁膜上に形成されるソース電極とドレイン電極が断線し、ゲートと電気的に接触して不良が発生し、下部の第1金属層の幅(W1)と上部の第2金属層の幅(W2)の差(W1-W2)が4μmより大きければ、第1金属層上にヒロックが発生するので、第1金属層の幅(W1)と上部の第2金属層の幅(W2)の関係が1μm＜W1-W2＜4μmとすることに臨界的意義はあります。・・・」しかしながら、本願の願書に添付した明細書、特許請求の範囲又は図面には、「積層膜を他の膜で覆う場合のステップカバレッジの善し悪しは、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状(テーパーの有無)等の条件ではなく、上下層の幅の差のみで決定され」ること、そして、「第1金属層の幅(W1)と上部の第2金属層の幅(W2)の関係が1μm＜W1-W2＜4μmとすることに臨界的意義」があることを裏付ける理論的説明や具体的な実験結果について、何ら記載されていない。したがって、請求人の上記主張は首肯できない。 (6-7)以上検討したとおり、本願発明と引用発明との相違点は、いずれも実質的なものでないか、当業者が、周知技術を勘案することにより、容易に想到し得たものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 7.むすび以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。よって、結論のとおり審決する。
審理終結日	2012-06-12
結審通知日	2012-06-13
審決日	2012-06-26
出願番号	特願平10-37670
審決分類	P 1 8・ 121- WZ (H01L)
最終処分	不成立
前審関与審査官	小出輝
特許庁審判長	北島健次
特許庁審判官	小野田誠近藤幸浩
発明の名称	薄膜トランジスタ及びその製造方法
代理人	朝日伸光
代理人	加藤伸晃
代理人	岡部讓
代理人	岡部正夫

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ