• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1270401
審判番号 不服2011-13428  
総通号数 160 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-04-26 
種別 拒絶査定不服の審決 
審判請求日 2011-06-23 
確定日 2013-02-18 
事件の表示 特願2005-501224「緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル」拒絶査定不服審判事件〔平成16年 3月 4日国際公開、WO2004/019403、平成17年12月 8日国内公表、特表2005-537685〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、2003年8月26日(パリ条約による優先権主張外国庁受理、2002年8月26日 フランス国、2002年12月9日 アメリカ合衆国)を国際出願日とする出願であって、平成21年11月11日付けの拒絶理由通知に対して、平成22年3月17日に意見書及び手続補正書が提出されたが、平成23年3月2日付けで拒絶査定がされ、これに対し、同年6月23日に審判請求がされるとともに手続補正書が提出され、平成24年2月16日付けの審尋に対して回答書は提出されなかったものである。


第2.平成23年6月23日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定

[補正却下の決定の結論]
本件補正を却下する。

[理由]
1.本件補正の内容
本件補正は、特許請求の範囲を補正するものであり、その内容は以下のとおりである。

〈補正事項1〉
請求項1において、補正前の「前記緩衝構造(I)は」との記載を、補正後の「前記緩衝構造(I)は、前記基板(1)上に位置した緩衝層(2)を備え」と補正する。

〈補正事項2〉
請求項1において、補正前の「前記基板(1)との関係でその表面の一方の周囲に第1の格子パラメータを有し」との記載を、補正後の「その表面の一方の周囲に、前記基板(1)の格子パラメータと同一の第1の格子パラメータを呈し」と補正する。

〈補正事項3〉
請求項1において、補正前の「前記有益層との関係でその他方の表面の周囲に第2の格子パラメータを有し」との記載を、補正後の「その他方の表面の周囲に、前記基板(1)の前記第1の格子パラメータと異なる第2の格子パラメータを有し」と補正する。

〈補正事項4〉
請求項1において、「前記ドナーウェハ(10)は、前記緩衝層(2)の上部に位置する取り除き後層(7)を備え」との記載を追加する。

〈補正事項5〉
請求項1において、補正前の「物質の除去は機械的手段を用いる」との記載を、補正後の「物質の除去は、浮き彫り部(7a)及び(7b)を備える前記取り除き後層(7)の一部分又は前記取り除き後層(7)の全体を除去するため、機械的手段を用いる」と補正する。

〈補正事項6〉
請求項1において、補正前の「前記物質の除去後には、前記緩衝構造(I)の少なくとも一部が残存し」との記載を、補正後の「前記物質の除去後には、前記緩衝層(2)の全体が保存され」と補正する。

〈補正事項7〉
請求項1において、補正前の「この緩衝構造(I’)の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造(I)として再利用可能である」との記載を、補正後の「前記緩衝層(2)の全体が、後の新たな有益層取り除き中に緩衝層(2)として再利用可能である」に補正する。

〈補正事項8〉
請求項8において、補正前の「緩衝層(2)」との記載を、補正後の「前記緩衝層(2)」と補正する。

〈補正事項9〉
補正前の請求項10、12を削除し、これに伴い、補正前の請求項11、13?31を補正後の請求項10、11?29とした。

〈補正事項10〉
補正前の請求項14の「前記緩衝構造(I)」との記載を、対応する請求項12の「前記緩衝層(2)」と補正する。

2.新規事項の有無
補正事項1?10は、いずれも、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものと認められるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項の規定に適合する。

3.補正目的の適否
〈補正事項1について〉
補正事項1は、補正前の「前記緩衝構造(I)」が、「前記基板(1)上に位置した緩衝層(2)を備え」ることを限定するものであるから、特許請求の範囲の減縮(請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。以下、同じ。)を目的としている。

〈補正事項2について〉
補正事項2は、補正前の「前記基板(1)との関係で」の「第1の格子パラメータ」を、補正後にあっては、「前記基板(1)の格子パラメータと同一の第1の格子パラメータ」に補正するものであり、すなわち、補正前の「前記基板(1)との関係」を、「前記基板(1)の格子パラメータと同一」に限定するものであるから、特許請求の範囲の減縮を目的とする補正である。

〈補正事項3について〉
補正事項3は、補正前の「前記有益層との関係で」の「第2の格子パラメータ」を、補正後にあっては、「前記基板(1)の前記第1の格子パラメータと異なる第2の格子パラメータ」と補正するものである。
すなわち、「第2の格子パラメータ」は、補正前は「前記有益層との関係」を有していたものが、補正後は、「前記有益層との関係」の有無とは無関係の、「前記基板(1)の前記第1の格子パラメータと異なる」ものとされた。
したがって、補正事項3は、「第2の格子パラメータ」は「前記有益層との関係」を有するという、補正前の請求項1の発明特定事項を削除するものであるから、「請求項に記載した発明を特定するために必要な事項を限定する」補正であるとは認められない。
よって、補正事項3は、特許請求の範囲の減縮を目的とする補正であるとは認められない。
そして、補正事項3が、請求項の削除、誤記の訂正、あるいは、明りようでない記載の釈明を目的としていないことは、明らかである。

〈補正事項4について〉
補正後の請求項1には、「前記ドナーウェハ(10)は、前記緩衝層(2)の上部に位置する取り除き後層(7)を備え」との記載の後に「取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去する」及び「物質の除去は、浮き彫り部(7a)及び(7b)を備える前記取り除き後層(7)の一部分又は前記取り除き後層(7)の全体を除去する」と記載されている。
したがって、補正事項4は、「取り除きが行なわれ」る前の「前記ドナーウェハ(10)」は、「前記緩衝層(2)の上部に位置する取り除き後層(7)を備え」ていることを限定したものであるから、特許請求の範囲の減縮を目的とする補正である。

〈補正事項5について〉
補正事項5は、補正前の「物質の除去」とは、「浮き彫り部(7a)及び(7b)を備える前記取り除き後層(7)の一部分又は前記取り除き後層(7)の全体を除去する」ことであることを限定したものであるから、特許請求の範囲の減縮を目的とする補正である。

〈補正事項6について〉
補正事項6は、補正前の「前記緩衝構造(I)の少なくとも一部が残存し」を、「前記緩衝層(2)の全体が保存され」ることに限定したものであるから、特許請求の範囲の減縮を目的とする補正である。

〈補正事項7について〉
補正事項7は、補正前は、「この緩衝構造(I’)の少なくとも一部」が「再利用可能」であったものを、「前記緩衝層(2)の全体」が「再利用可能である」と限定したものであるから、特許請求の範囲の減縮を目的とする補正である。

〈補正事項8及び10について〉
補正事項8及び10は、誤記の訂正を目的とする補正である。

〈補正事項9について〉
補正事項9は、請求項の削除を目的とする補正である。

〈補正目的の検討のまとめ〉
したがって、本件補正は、請求項の削除、特許請求の範囲の減縮、明りょうでない記載の釈明、誤記の訂正のいずれをも目的としていない補正事項3の補正を含んでいる。
よって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の規定に違反している。

4.独立特許要件
以上のように、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の規定に違反している。
しかしながら、仮に、補正事項3が、本件補正が特許請求の範囲の減縮を目的とする補正であるとした場合、前項で指摘したように、請求項1についての本件補正は、すべて、特許請求の範囲の減縮を目的とする補正となるから、本件補正後の特許請求の範囲に記載された発明が、特許出願の際独立して特許を受けることができるものか否かについてを、本件補正後の請求項1に係る発明(以下「本件補正発明」という。)について、以下に検討する。

(1)本件補正発明
本件補正発明は、次のとおりである。

【請求項1】
「半導体材料から選択された材料の少なくとも1つの有益層を取り除いた後にドナーウェハ(10)をリサイクルする方法であって、前記ドナーウェハ(10)は、基板(1)、緩衝構造(I)、および取り除き前には有益層を連続的に備え、
前記緩衝構造(I)は、前記基板(1)上に位置した緩衝層(2)を備え、その表面の一方の周囲に、前記基板(1)の格子パラメータと同一の第1の格子パラメータを呈し、その他方の表面の周囲に、前記基板(1)の前記第1の格子パラメータと異なる第2の格子パラメータを有し、
前記ドナーウェハ(10)は、前記緩衝層(2)の上部に位置する取り除き後層(7)を備え、
前記方法は、取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、物質の除去は、浮き彫り部(7a)及び(7b)を備える前記取り除き後層(7)の一部分又は前記取り除き後層(7)の全体を除去するため、機械的手段を用いることを含み、それにより、前記物質の除去後には、前記緩衝層(2)の全体が保存され、前記緩衝層(2)の全体が、後の新たな有益層取り除き中に緩衝層(2)として再利用可能であることを特徴とする、方法。」

(2)引用刊行物の表示
1.国際公開第02/15244号
2.特開2000-349267号公報
3.国際公開第01/11930号

(3)各引用刊行物の記載事項と引用発明
(3-1)引用例1の記載事項
本願の原査定の根拠となった拒絶の理由である「理由2)」において、「引用例3」として引用され、本願の最先の優先権主張の日前に外国において頒布された刊行物である、国際公開第02/15244号(以下「引用例1」という。)には、“PROCESS FOR PRODUCING SEMICONDUCTOR ARTICLE USING GRADED EXPITAXIAL GROWTH”(発明の名称、翻訳「グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス」)に関して、図面とともに、次の記載がある(下線は、参考のため、当審において付したもの。以下、他の刊行物についても同様である。)。

ア.発明の背景
・“The present invention relates to a production of a general substrate of relaxed Si_(1-x)Ge_(x)-on-insulator(SGOI) for various electronics or optoelectronics applications, and the production of monocrystalline III-V or II-VI material-on-insulator substrate.”(明細書の第1頁第10?12行)
翻訳:「本発明は、種々のエレクトロニクスまたはオプトエレクトロニクス用途向けの緩和Si_(1-x)Ge_(x)オンインシュレータ(SGOI)汎用基板の製造、および単結晶のIII-V族またはII-VI族マテリアルオンインシュレータ基板の製造に関する。」

イ.発明が解決しようとする課題
・“From the above, there is a need for a simple technique for relaxed SGOI substrate production, a need for a technique for production of high quality SGOI and other III-V material-on-insulator, and a need for a technique for wide range of material transfer.”(明細書の第2頁第29?32行)
翻訳:「以上から、簡単な緩和SGOI基板の作製方法、高品質のSGOIおよびその他のIII-V族マテリアルオンインシュレータの作製方法、および広範囲の材料を転写する方法が必要である。」

ウ.課題を解決するための手段
・“The invention provides a process and method for producing monocrystalline semiconductor layers. In an exemplary embodiment, a graded Si_(1-x)Ge_(x)(x increases from 0 to y) is deposited on a first silicon substrate, followed by deposition of a relaxed Si_(1-y)Ge_(y) layer, a thin strained Si_(1-z)Ge_(z) layer and another relaxed Si_(1-y)Ge_(y) layer. Hydrogen ions are then introduced into the strained Si_(z)Ge_(z) layer. The relaxed Si_(1-y)Ge_(y) layer is bonded to a second oxidized substrate. An annealing treatment splits the bonded pair at the strained Si layer, whereby the second relaxed Si_(1-y)Ge_(y) layer remains on said second substrate.
In another exemplary embodiment, a graded Si_(1-x)Ge_(x) is deposited on a first silicon substrate, where the Ge concentration x is increased from 0 to 1. Then a relaxed GaAs layer is deposited on the relaxed Ge buffer. As the lattice constant of GaAs is close to that of Ge, GaAs has high quality with limited dislocation defects. Hydrogen ions are introduced into the relaxed GaAs layer at the selected depth. The relaxed GaAs layer is bonded to a second oxidized substrate. An annealing treatment splits the bonded pair at the hydrogen ion rich layer, whereby the upper portion of relaxed GaAs layer remains on said second substrate.”(明細書の第3頁第17?32行)
翻訳:「本発明は、単結晶半導体層を作製するプロセスおよび方法を提供するものである。典型的な一実施形態では、グレーデッドSi_(1-x)Ge_(x)(xは0からyまで増加する)を第1のシリコン基板上に堆積し、次いで緩和Si_(1-y)Ge_(y)層、薄い歪みSi_(1-z)Ge_(z)層、および別の緩和Si_(1-y)Ge_(y)層を堆積する。この後、水素イオンを歪みSi_(1-z)Ge_(z)層中に導入する。緩和Si_(1-y)Ge_(y)層を第2の酸化膜付基板に接合する。アニール処理によって接合対を歪みSi層の位置で分割し、それによって第2の緩和Si_(1-y)Ge_(y)層を前記第2の基板上に残す。
別の典型的実施形態では、Ge濃度xが0から1まで増加する、グレーデッドSi_(1-x)Ge_(x)が第1のシリコン基板上に堆積される。この後、緩和GaAs層を緩和Geバッファ上に堆積する。GaAsの格子定数はGeに近いので、GaAsは、転位欠陥がほとんどない、高い品質を備えている。水素イオンは緩和GaAs層中に選択された深さで導入される。緩和GaAs層は第2の酸化膜付基板に接合される。アニール処理によって接合対を水素イオンリッチ層の位置で分割し、それによって緩和GaAs層の上部を前記第2の基板上に残す。」

エ.発明の実施の形態
・“An example of a process in which SGOI is created by layer transfer is described. The experiment was performed in two stages. In the first stage, heteroepitaxial SiGe layers are formed by a graded epitaxial growth technology. Starting with a 4-inch Si(100) donor wafer 100, a linearly stepwise compositionally graded Si_(1-x)Ge_(x) buffer 102 is deposited with CVD, by increasing Ge concentration from zero to 25%. Then a 2.5μm relaxed Si_(0.75)Ge_(0.25) cap layer 104 is deposited with the final Ge composition, as shown in Fig.1A.
The relaxed SiGe cap layer has high quality with very low dislocation defect density(less than 1E6/cm^(2)), as the graded buffer accommodates the lattice mismatch between Si and relaxed SiGe. A thin layer of this high quality SiGe will be transferred into the final SGOI structure. The surface of the as-grown relaxed SiGe layer shows a high roughness around llnm to 15nm due to the underlying strain fields generated by misfit dislocations at the graded layer interfaces and thus chemical-mechanical polishing(CMP) is used to smooth the surface. In the second stage, the donor wafer is implanted with hydrogen ion(100keV, 5E16 H^(+)/cm^(2)) to form a buried hydrogen-rich layer. After a surface clean step in a modified RCA solution, it is bonded to an oxidized 106 Si handle wafer 108 at room temperature as shown in Fig.1B.”(明細書の第4頁第12?28行)
翻訳:「層転写によってSGOIを作成するプロセスの一例を述べる。実験は2段階で行った。第1段階では、ヘテロエピタキシャルSiGe層がグレーデッドエピタキシャル成長法により形成される。4インチのSi(100)ドナーウェハ100を出発基板として、リニアなステップ式の組成をもつグレーデッドSi_(1-x)Ge_(x)バッファ102が、CVDを用いてGe濃度をゼロから25%まで増加させることにより堆積される。次いで、図1Aに示すように、最終のGe組成を有する、2.5μmの緩和Si_(0.75)Ge_(0.25)キャップ層104が堆積される。
緩和SiGeキャップ層は、グレーデッドバッファがSiと緩和SiGe間の格子不整合を吸収するため、転位欠陥密度がきわめて低い(1×10^(-6)/cm^(2))、高い品質を備えている。この高品質のSiGeの薄層が最終のSGOI構造に転写される。成長後の状態の緩和SiGe層の表面は、グレーデッド層の界面での不整転位によって生成される下地の歪み場のために、約11nm乃至15nmの大きな面粗度を示す。このため、化学的機械的研磨(CMP)により表面が平滑化される。第2段階では、ドナーウェハに水素イオンを注入して(100keV,5×10^(16)H^(+)/cm^(2))埋め込み水素リッチ層を形成する。変性RCA溶液中での表面洗浄工程の後、図1Bに示すように、このウェハを室温で酸化膜106付きSiハンドルウェハ108に接合する。」

・“After this modified clean procedure, the SiGe wafer is dipped in the diluted HF solution to remove the old native oxide. It is then rinsed in DI water thoroughly to make the surface hydrophilic by forming a fresh new native oxide layer that is highly active. After spinning dry, the SiGe wafer is bonded to an oxidized handle wafer at room temperature, and then annealed at 600℃ for 3 hours. During anneal the bonded pair split into two sheets along the buried hydrogen-rich layer, and a thin relaxed Si_(0.75)Ge_(0.25) film 110 is transferred into the handle wafer, resulting in a SGOI substrate 112, as shown in Fig.1B. A final 850℃ anneal improves the Si_(0.75)Ge_(0.25)/SiO_(2) bond. Thereafter, device layers 114 can be processed on the SGOI substrate 112 as shown in Fig.1C.
Figs.2A and 2B are infrared transmission images of the as-bonded wafer pair and the final SGOI substrate after splitting, respectively. To investigate the surface of the as-transferred SGOI substrate, transmission electron microscopy(TEM) and atomic force microscopy(AFM) were used. The TEM cross-section view in Fig.3 shows a -640nm SiGe layer was transferred onto the top of a 550nm buried oxide (BOX). Surface damage is also shown clearly at the splitting surface with a damage depth of -100 nm.
Fig.4 shows a surface roughness of 11.3nm in an area of 5x5μm^(2) by AFM for the as-transferred SGOI. The data is similar to those from as-transferred silicon film by smart-cut process, and suggests that a top layer of about 100nm should be removed by a final CMP step. ”(明細書の第5頁第18行?同第6頁第3行)
翻訳:「この修正された洗浄手順の後、SiGeウェハを希釈HF溶液中に浸責して古い自然酸化膜を除去する。この後、このウェハをDIウォータ(DI water)中で十分にリンスして、高活性の、新鮮な新自然酸化膜層を形成することにより表面を親水性にする。スピン乾燥の後、SiGeウェハは室温で酸化膜付ハンドルウェハに接合され、その後600℃で3時間アニールされる。アニールの間に接合対は埋め込み水素リッチ層に沿って二枚のシートに分割され、薄い緩和Si_(0.75)Ge_(0.25)膜110がハンドルウェハに転写されて、図1Bに示すような、SGOI基板112が得られる。最終の850℃アニールによりSi_(0.75)Ge_(0.25)とSiO_(2)との結合が強化される。この後、図1Cに示すように、デバイス層114がSGOI基板112上に加工形成される。
図2Aおよび2Bは、それぞれ結合後の状態のウェハ対および分割後の最終のSGOI基板の赤外線透過像である。転写後の状態のSGOI基板の表面を調べるために、透過電子顕微鏡(TEM)および原子間力顕微鏡(AFM)を使用した。図3のTEM断面図は、550nmの埋め込み酸化膜(BOX)の表面に転写された約640nmのSIGe層を示したものである。また、損傷深さ約100nmの表面損傷が分割表面において明確に観察される。
図4に、AFMによる、転写後の状態のSGOIの5×5μm^(2)の範囲における11.3nmの表面粗さを示す。このデータは、スマートカット(smart-cut)プロセスによる転写後の状態のシリコン膜のデータと同様であり、約100nmの表面層を最終のCMP工程で除去する必要があることを示唆している。」

・“After SiGe film transferring, only a thin relaxed SiGe film is removed and the donor wafer can be used again for a donor wafer. Starting from this general SGOI substrate, various device structures can be realized by growing one or more device layers on the top, as shown in Fig. 2C. Electrical evaluation is in progress by growing a strain Si layer on the top of this SGOI substrate followed by fabrication of strained Si channel devices.”(明細書の第6頁第4?9行)
翻訳:「SiGe膜の転写後、薄い緩和SiGe膜のみを取り除くと、このドナーウェハは再びドナーウェハとして使用することができる。この汎用SGOI基板を出発基板にして、図1Cに示すように、一つ以上のデバイス層を表面に成長させることによって種々のデバイス構造を実現することができる。このSGOI基板の表面に歪みSi層を成長させ、次いで歪みSiチャネルデバイスを作製することにより、電気的評価が向上する。」

・“Fig. 5 is a block diagram of an exemplary embodiment of a semiconductor structure 500 in accordance with the invention. A graded Si_(1-x)Ge_(x) buffer layer 504 is 5 grown on a silicon substrate 502, where the Ge concentration x is increased from zero to a value y in a stepwise manner, and y has a selected value between 0 and 1. A second relaxed Si_(1-y)Ge_(y) layer 506 is then deposited, and hydrogen ions are implanted into this layer with a selected depth by adjusting implantation energy, forming a buried hydrogen-rich layer 508. The wafer is cleaned and bonded to an oxidized handle wafer 510. An anneal treatment at 500?600℃ splits the bonded pair at the hydrogen-rich layer 508. As a result, the upper portion of the relaxed Si_(1-y)Ge_(y) layer 506 remains on the oxidized handle wafer, forming a SGOI substrate. The above description also includes production of Ge-on-insulator where y = 1. ”(明細書の第7頁第3?13行)
翻訳:「図5は、本発明による半導体構造500の典型的一実施形態のブロック図である。グレーデッドSi_(1-x)Ge_(x)バッファ層504をシリコン基板502上に成長させる。この場合Ge濃度xはゼロから値yまでステップ式に増加し、yは0から1までのある選択された値を有する。この後、第2の緩和Si_(1-y)Ge_(y)層506を堆積し、この層に水素イオンを、注入エネルギを調整することによって選択された深さで注入して、埋め込み水素リッチ層508を形成する。このウェハを洗浄し、酸化膜付きハンドルウェハ510に接合する。500?600℃のアニール処理によって、この接合対を水素リッチ層508の位置で分割する。この結果、緩和Si_(1-y)Ge_(y)層506の上部が酸化膜付きハンドルウェハ上に残り、SGOI基板が形成される。以上の記述には、y=1の場合のGeオンインシュレータの作製も含まれている。」

・“Since the strain makes the layer weaker, the crack propagates along this layer during separation. The separation can be accomplished by a variety of techniques, for 0 example using a mechanical force or an anneal treatment at 500-600℃ when the hydrogen is also introduced. See, for example, U.S.Pat.Nos.6,033,974 and 6,184,111, both of which are incorporated herein by reference. As a result, the relaxed Si_(1-y)Ge_(y) layer 810 remains on the oxidized handle wafer, forming a relaxed SGOI substrate. The thickness of layers 806, 808, and 810, and the value z may also be chosen such that there are a good 5 amount of dislocations present in the Si_(1-z)Ge_(z) layer 808 while the top Si_(1-y)Ge_(y) layer 810 remains relaxed and having high quality and limited dislocation defects.
……(中略)……
After all the semiconductor-on-insulator substrate obtained by the approaches described above, various device layers can be further grown on the top. Before the regrowth, CMP maybe used to polish the surface.”(明細書の第8頁第28行?同第9頁第12行)
翻訳:「層は歪みによって脆弱になるため、分離時にこの層に沿って割れが伝播する。分離は種々の方法によって実施可能であり、例えば、機械的力を用いたり、前述と同じく水素導入時の500?600℃のアニール処理によって行うことができる。例えば、共に本願に援用して引用する、米国特許第6,033,974号および第6,184,111号を参照されたい。この結果、緩和Si_(1-y)Ge_(y)層810が酸化膜付きハンドルウェハ上に残り、緩和SGOI基板が形成される。層806,808、および810の厚さ、および値zは、Si_(1-z)Ge_(z)層808中に望ましい量の転位が存在し、一方表層のSi1-yGey層810は緩和状態のままで、高品質を有し、かつ転位欠陥がほとんどないように選択される。
……(中略)……
全てのセミコンダクタオンインシュレータ基板が前述の方法によって得られた後、さらに種々のデバイス層をこの基板表面に成長させることができる。再成長の前に、CMPを用いて表面の研磨を行うことも可能である。」

オ.図面の記載
図1Aには、“Relaxed Sige Layer 104”に「H^(+)」を注入することは、示されている。
図1Bの右側には、“Si substrate(domor wafer)”上の“Graded Sige buffer”の上に薄い“Relaxed SiGe layer”を有する積層構造が、“SGOI substrate”とは分離されて図示されている。

(3-2)引用発明
前記「(3-1)引用例1の記載事項」の項における「エ.発明の実施の形態」の、「層転写によってSGOIを作成するプロセス」及び「SiGe膜の転写後、薄い緩和SiGe膜のみを取り除くと、このドナーウェハは再びドナーウェハとして使用することができる。」の記載から、引用例1には、転写後に緩和SiGe膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってSGOIを作成するプロセスが記載されている。

そして、同「エ.発明の実施の形態」の「第1段階では、ヘテロエピタキシャルSiGe層がグレーデッドエピタキシャル成長法により形成される。4インチのSi(100)ドナーウェハ100を出発基板として、リニアなステップ式の組成をもつグレーデッドSi_(1-x)Ge_(x)バッファ102が、CVDを用いてGe濃度をゼロから25%まで増加させることにより堆積される。次いで、図1Aに示すように、最終のGe組成を有する、2.5μmの緩和Si_(0.75)Ge_(0.25)キャップ層104が堆積される。
緩和SiGeキャップ層は、グレーデッドバッファがSiと緩和SiGe間の格子不整合を吸収するため、転位欠陥密度がきわめて低い(1×10^(-6)/cm^(2))、高い品質を備えている。この高品質のSiGeの薄層が最終のSGOI構造に転写される。」の記載から、引用例1には、出発基板である「Si(100)ドナーウェハ」上に、格子不整合を吸収する「グレーデッドSi_(1-x)Ge_(x)バッファ」、前記「グレーデッドSi_(1-x)Ge_(x)バッファ」の最終のGe組成を有し、転位欠陥密度が低く高い品質の「緩和Si_(0.75)Ge_(0.25)キャップ層」を、この順で堆積することが記載されている。

同「エ.発明の実施の形態」の「第1段階では、ヘテロエピタキシャルSiGe層がグレーデッドエピタキシャル成長法により形成される。4インチのSi(100)ドナーウェハ100を出発基板として、リニアなステップ式の組成をもつグレーデッドSi_(1-x)Ge_(x)バッファ102が、CVDを用いてGe濃度をゼロから25%まで増加させることにより堆積される。次いで、図1Aに示すように、最終のGe組成を有する、2.5μmの緩和Si_(0.75)Ge_(0.25)キャップ層104が堆積される。」の記載から、引用例1には、前記「Si(100)ドナーウェハ」上の「グレーデッドSi_(1-x)Ge_(x)バッファ」は、グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ge濃度が、前記「Si(100)ドナーウェハ」のGe濃度と同じゼロから、前記「緩和Si_(0.75)Ge_(0.25)キャップ層」のGe濃度と同じ25%まで増加するように形成されている、ことが記載されている。

同「オ.図面の記載」の記載から水素イオンを注入するのは「緩和Si_(0.75)Ge_(0.25)キャップ層」に対して、である。したがって、同「エ.発明の実施の形態」の「第2段階では、ドナーウェハに水素イオンを注入して(100keV,5×10^(16)H^(+)/cm^(2))埋め込み水素リッチ層を形成する。」の記載から、引用例1において、単に「ドナーウェハ」というときは、「Si(100)ドナーウェハ」上に「グレーデッドSi_(1-x)Ge_(x)バッファ」と「緩和Si_(0.75)Ge_(0.25)キャップ層」を堆積した積層構造を指すものと認められる。
そして、同「エ.発明の実施の形態」の「図1Bに示すように、このウェハを室温で酸化膜106付きSiハンドルウェハ108に接合する。」、「アニールの間に接合対は埋め込み水素リッチ層に沿って二枚のシートに分割され、薄い緩和Si_(0.75)Ge_(0.25)膜110がハンドルウェハに転写されて、図1Bに示すような、SGOI基板112が得られる。」及び「酸化膜付きハンドルウェハ510に接合する。500?600℃のアニール処理によって、この接合対を水素リッチ層508の位置で分割する。この結果、緩和Si_(1-y)Ge_(y)層506の上部が酸化膜付きハンドルウェハ上に残り、SGOI基板が形成される。」、同「オ.図面の記載」の記載から、引用例1には、「緩和Si_(0.75)Ge_(0.25)キャップ層」の内部に水素リッチ層を形成した「ドナーウェハ」に酸化膜付きハンドルウェハを接合した後に、前記水素リッチ層で分割した結果、前記ハンドルウェハには、「緩和Si_(0.75)Ge_(0.25)キャップ層」の一部が薄い緩和Si_(0.75)Ge_(0.25)膜として転写され、前記「ドナーウェハ」には、「グレーデッドSi_(1-x)Ge_(x)バッファ」上に「緩和Si_(0.75)Ge_(0.25)キャップ層」の一部が緩和Si_(0.75)Ge_(0.25)膜として残存することが記載されている。

同「エ.発明の実施の形態」の「転写後の状態のSGOIの5×5μm^(2)の範囲における11.3nmの表面粗さを示す。このデータは、スマートカット(smart-cut)プロセスによる転写後の状態のシリコン膜のデータと同様であり、約100nmの表面層を最終のCMP工程で除去する必要がある。」の記載から、前記ハンドルウェハに転写後の薄い緩和Si_(0.75)Ge_(0.25)膜は、表面の一部をCMP工程で除去する必要がある程の表面粗さを有していることが記載されている。上記転写後の薄い緩和Si_(0.75)Ge_(0.25)膜は、水素リッチ層で分割した結果であるから、前記「ドナーウェハ」に残存した緩和Si_(0.75)Ge_(0.25)膜にも、当然に、ある程度の表面粗さがあると認められる。
そして、同「エ.発明の実施の形態」の「SiGe膜の転写後、薄い緩和SiGe膜のみを取り除くと、このドナーウェハは再びドナーウェハとして使用することができる。」から、引用例1には、ハンドルウェハに薄い緩和Si_(0.75)Ge_(0.25)膜を転写後、「ドナーウェハ」に残存したCMP工程で除去する必要がある程の表面粗さがある緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、「Si(100)ドナーウェハ」上に「グレーデッドSi_(1-x)Ge_(x)バッファ」が堆積されている「ドナーウェハ」を再び使用できることが記載されている。

以上を総合すると、引用例1には、次の発明(以下「引用発明」という。)が記載されているといえる。

「転写後に緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってSGOIを作成するプロセスであって、
前記ドナーウェハは、出発基板であるSi(100)ドナーウェハ上に、格子不整合を吸収するグレーデッドSi_(1-x)Ge_(x)バッファ、前記グレーデッドSi_(1-x)Ge_(x)バッファの最終のGe組成を有し、転位欠陥密度が低く高い品質の緩和Si_(0.75)Ge_(0.25)キャップ層を、この順で堆積したものであり、
前記Si(100)ドナーウェハ上のグレーデッドSi_(1-x)Ge_(x)バッファは、グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ge濃度が、前記Si(100)ドナーウェハのGe濃度と同じゼロから、前記緩和Si_(0.75)Ge_(0.25)キャップ層のGe濃度と同じ25%まで増加するように形成され、
前記緩和Si_(0.75)Ge_(0.25)キャップ層の内部に水素リッチ層を形成した前記ドナーウェハに酸化膜付きハンドルウェハを接合した後に、前記水素リッチ層で分割した結果、前記酸化膜付きハンドルウェハには、前記緩和Si_(0.75)Ge_(0.25)キャップ層の一部が薄い緩和Si_(0.75)Ge_(0.25)膜として転写され、前記ドナーウェハには、前記グレーデッドSi_(1-x)Ge_(x)バッファ上に前記緩和Si_(0.75)Ge_(0.25)キャップ層の一部が緩和Si_(0.75)Ge_(0.25)膜として残存しており、
前記酸化膜付きハンドルウェハに薄い緩和Si_(0.75)Ge_(0.25)膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、前記Si(100)ドナーウェハ上に前記グレーデッドSi_(1-x)Ge_(x)バッファが堆積されているドナーウェハを再び使用できる、
ことを特徴とする、層転写によってSGOIを作成するプロセス。」

(3-3)引用例2の記載事項
本願の原査定の根拠となった拒絶の理由である「理由2)」において、「引用例1」として引用され、本願の最先の優先権主張の日前に外国において頒布された刊行物である、特開2000-349267号公報(以下「引用例2」という。)には、「半導体部材の作製方法」(発明の名称)に関して、図面とともに、次の記載がある

・「0026】
【発明の実施の形態】(実施形態1)図1は、本実施形態の半導体部材の製造工程図である。図1を参照して本実施形態の半導体部材の製造工程について説明する。図1(a)に示すように、まず、シリコン単結晶基体等からなる第1の基体11を用意する。」

・「【0045】それから、第1の基体11と支持基板16とを、絶縁層15,17を介して室温で接着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる(図1(g))。これにより、支持基板16と非多孔質単結晶層14とは、絶縁層15,17を介して強固に結合する。なお、絶縁層15,17は非多孔質単結晶シリコン層14上、シリコン支持基板16上の少なくとも一方に形成する、あるいは絶縁層15,17を挟み3枚重ねで貼り合わせてもよい。

【0046】つぎに、多孔質層13中及び/又はその上下いずれかの界面において貼り合わせた基板を分離する(図1(h))。なお、分離方法の詳細については後述する。支持基板16側は、残留多孔質体13A/非多孔質単結晶層14/絶縁層15,17/支持基板16のような構造の複合部材になる。そして、分離面上に残留する残留多孔質体13Aを選択的に除去する。」
・「【0049】分離後の第1の基体は、分離後の表面荒れを平坦平滑化することにより、表面にエピタキシャル成長層12が既に形成されている基体として利用することが可能となる。分離後の表面荒れを平滑化する方法としては、研磨や、水素アニールによる方法があるが、水素アニールによる方法の方が基体減少を少なくでき、1回のエピタキシャルシリコン層の堆積でより多くの回数のエピタキシャルシリコンの分離工程を経ることができるため望ましい。」

・「【0053】残留多孔質体13Bの除去により荒れたエピタキシャル成長層12の表面を、水素を含む還元性雰囲気中で熱処理し、エピタキシャル成長層12の表面を平坦平滑化する(図1(j))。平坦平滑化されたエピタキシャル成長層12及び第1の基体11は、図1(b)のエピタキシャル成長層12/単結晶基体11の構造の基体として再び使用する。このエッチングと水素アニールに代えて研磨により残留多孔質体13Bの除去と平滑化を行ってもよい。」

(3-4)引用例3の記載事項
本願の原査定の根拠となった拒絶の理由である「理由2)」において、「引用例2」として引用され、本願の最先の優先権主張の日前に外国において頒布された刊行物である、国際公開第01/11930号(以下「引用例3」という。)には、“A CLEAVING PROCESS TO FABRICATE MULTILAYERED SUBSTRATES USING LOW IMPLANTATION DOSES”(発明の名称、翻訳「低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス」)に関して、図面とともに、次の記載がある

・“Optionally, a stop layer 14 is defined overlying the top surface of the substrate, as shown in Fig.2. The stop layer can be any suitable material that protects substrate 11 and in particular surface 12 of substrate 11. The stop layer can be an epitaxial silicon layer made using a chemical vapor deposition process.”(明細書の第6頁第16?19行)
翻訳:「任意に、停止層14は、図2に示すように基板の上表面に存在するものと定義される。この停止層は、基板11を、特に基板11の表面12を保護する適当な如何なる材料であってもよい。停止層は、化学蒸着プロセスを使って作られるエピタキシャルシリコンであってよい。」

・“Next, the process includes forming a cleaving layer 18 overlying the stop layer 14, as shown in Fig.3. The cleaving layer can be made by any suitable material that enhances cleaving. The cleaving layer can be deposited by one or a combination of techniques such as chemical vapor deposition, physical vapor deposition, plating, or the like. In a specific embodiment, the cleaving layer is a silicon germanium layer. The silicon germanium layer is often made to a thickness that enhances cleaving.”(明細書の第6頁第27?32行)
翻訳:「次に、このプロセスは、図3に示すように停止層14の上に劈開層18を形成することを含む。劈開層は、劈開を向上させる適当な材料であれば如何なる材料で作ることもできる。劈開層は、化学蒸着、物理蒸着、メッキ等といった手法の一つまたは組合せによって堆積できる。ある特定の実施形態では、劈開層は、シリコンゲルマニウム層である。シリコンゲルマニウム層は、劈開を向上させる厚さに作られることが多い。」

・“A controlled cleaving process is performed, as shown in Fig.5. Here, the donor substrate 11 has been bonded to a handle substrate 22. Bonding can occur using a variety of techniques to attach substrate 11 to substrate 22. In a specific embodiment, a silicon dioxide layer 24 can be used to attach these substrates together to form a multilayered substrate structure. In a specific embodiment, the bonded substrates undergo a step of selective energy placement or positioning or targeting which provides a controlled cleaving action at the stressed region along the cleave plane.”(明細書の第13頁第24?30行)
翻訳:「制御された劈開プロセスは、図5に示すように実施される。ここではドナー基板11は、ハンドル基板22に既に結合されている。結合は、基板11を基板22に接合する種々の手法を使用して行うことができる。ある特定の実施形態では、二酸化シリコン層24を使用してこれらの基板を互いに接合して多層基板構造を形成することができる。ある特定の実施形態では、結合された基板には、劈開面に沿った応力を加えられた領域で、制御された劈開動作を行う選択的なエネルギー配置または位置決めまたは目標設定のステップが実施される。」

・“The cleaving layer is selectively removed from the donor substrate, as shown in Fig.7. A similar selective removal process can be used to remove the cleaving layer from the donor substrate. Here, such selective removal process can include dry or plasma etching, wet etch, polishing, or any combination of these. In one embodiment, the removal process uses a concentrated solution of hydrogen fluoride, which is mixed with nitric acid and acetic acid. Alternatively, the removal process uses a concentrated solution of hydrofluoric acid, which is mixed with hydrogen peroxide and acetic acid. The selectivity of such solution is preferably greater than about 100:1 or greater than about 200:1 (etch rate of cleaving layer to etch rate of stop layer).
Once the cleaving layer has been removed, the stop layer is exposed, as shown in Fig. 8. Here, the top surface 16 of the stop layer is exposed and substantially free from defects. The donor substrate with stop layer can be reused in another substrate fabrication process.”(明細書の第15頁第1?13行)
翻訳:「劈開層は、図7に示すようにドナー基板から選択的に除去される。同様な選択的除去プロセスを使って、ドナー基板から劈開層を除することができる。ここで、このような選択的除去プロセスには、ドライ・エッチング、プラズマ・エッチング、ウェット・エッチング、研磨、またはこれらの任意の組合せが含まれる。一実施形態では、除去プロセスは、硝酸と酢酸とを混合したフッ化水素の濃縮溶液を使用する。代替として、この除去プロセスは、過酸化水素と酢酸とを混合したフッ化水素酸の濃縮溶液を使用する。このような溶液の選択性は、約100:1より大きいか、約200:1(劈開層のエッチング速度対停止層のエッチング速度)より大きいことが好ましい。
一旦、劈開層が除去されると、図8に示すように停止層が露出される。ここで停止層の上表面16が露出され、実質的に欠陥を持たない。停止層を有するドナー基板は、他の基板製造プロセスで再使用できる。」

(4)対比
(4-1)本件補正発明と引用発明との対比
次に、本件補正発明と引用発明とを対比する。
ア.引用発明の「緩和Si_(0.75)Ge_(0.25)膜」は、SiGeという半導体材料の中の特定の材料である「Si_(0.75)Ge_(0.25)」で形成され、「ドナーウェハ」の「緩和Si_(0.75)Ge_(0.25)キャップ層」から「取り除」かれるものである。さらに、前記「緩和Si_(0.75)Ge_(0.25)膜」は、「転位欠陥密度が低く高い品質の緩和Si_(0.75)Ge_(0.25)キャップ層」の「一部」であったから、当然に「転位欠陥密度が低く高い品質」を備えているから、「分割」された「酸化膜付きハンドルウェハ」にとって有益な膜であると認められる。したがって、引用発明の「緩和Si_(0.75)Ge_(0.25)キャップ層」、及び、「ドナーウェハ」の「緩和Si_(0.75)Ge_(0.25)キャップ層」から「取り除」かれる「緩和Si_(0.75)Ge_(0.25)膜」は、本件補正発明の、「ドナーウェハ(10)」から「取り除いた」「半導体材料から選択された材料の少なくとも1つの有益層」に相当する。
よって、引用発明の「転写後に緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってSGOIを作成するプロセス」は、本件補正発明の「半導体材料から選択された材料の少なくとも1つの有益層を取り除いた後にドナーウェハ(10)をリサイクルする方法」に相当する。

イ.引用発明は、「グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ge濃度が、前記Si(100)ドナーウェハのGe濃度と同じゼロから、前記緩和Si_(0.75)Ge_(0.25)キャップ層のGe濃度と同じ25%まで増加するように形成され」る「前記Si(100)ドナーウェハ上のグレーデッドSi_(1-x)Ge_(x)バッファ」を有している。ここで、前記「グレーデッドSi_(1-x)Ge_(x)バッファ」は、前記「Si(100)ドナーウェハ上」に「堆積」され、その上に前記「緩和Si_(0.75)Ge_(0.25)キャップ層」が「堆積」される。したがって、前記「グレーデッドSi_(1-x)Ge_(x)バッファ」の下面における「Ge濃度」は、その下の前記「Si(100)ドナーウェハ」の「Ge濃度」と「同じゼロ」であり、前記「グレーデッドSi_(1-x)Ge_(x)バッファ」の上面における「最終のGe組成」は、その上の前記「緩和Si_(0.75)Ge_(0.25)キャップ層」の「Ge濃度」と「同じ25%」である。
そして、「Si(100)ドナーウェハ」上に形成された「リニアなステップ式の組成」を持つSiGe層からなる「グレーデッドSi_(1-x)Ge_(x)バッファ」が、その下面で「Si(100)ドナーウェハ」の「Ge濃度」と同じ「ゼロ」という「Ge濃度」を有するとき、前記「グレーデッドSi_(1-x)Ge_(x)バッファ」の下面は「Si(100)ドナーウェハ」と同じ格子パラメータを有すること、その上面で「緩和Si_(0.75)Ge_(0.25)キャップ層」の「Ge濃度」と同じ「25%」という「最終のGe濃度」を有するとき、前記「グレーデッドSi_(1-x)Ge_(x)バッファ」の上面は「緩和Si_(0.75)Ge_(0.25)キャップ層」と同じ格子パラメータを有することは、自明である。

上記の点について、要すれば、本願の最先の優先権主張の日前に外国において頒布された刊行物である特開平07-307521号公報における、
「【0009】また、本発明において、濃度傾斜シリコンゲルマニウム(Si_(1-X)Ge_(X))混晶薄膜層の組成Xを、X=0からX=1に変化させる場合には、濃度傾斜シリコンゲルマニウム混晶薄膜層の基板側端部をシリコン100%にすることで、この部分の格子定数をシリコンの格子定数と同じにし、基板から表面に向かう部分ではゲルマニウム濃度を徐々に増すことで、この部分の格子定数をゲルマニウムの格子定数に近付け、表面側端部をゲルマニウム100%にすることで、この部分の格子定数をゲルマニウムの格子定数と同じにすることができ、このため、上記欠陥を非常に減少させることができるようになる。」、
との記載を参照されたい。
なお、上記の点に関しては、本願明細書にも、
「【0198】
これまで見てきたように、第1の格子パラメータを有する基板1の上に製造された緩衝構造Iは、ほとんどの場合、その自由面に第2の格子パラメータを有する主な機能を有する。」、
「【0211】
緩衝層2は、基板1との界面から漸進的に高まるGe濃度を有し、それによりSiGe格子パラメータを上述のように変化させることが好ましい。」、
と記載されるとおりである。

してみれば、引用発明の、「グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ge濃度が、前記Si(100)ドナーウェハのGe濃度と同じゼロから、前記緩和Si_(0.75)Ge_(0.25)キャップ層のGe濃度と同じ25%まで増加するように形成され」る「格子不整合を吸収する」機能を有する「前記Si(100)ドナーウェハ上のグレーデッドSi_(1-x)Ge_(x)バッファ」は、本件補正発明の「その表面の一方の周囲に、前記基板(1)の格子パラメータと同一の第1の格子パラメータを呈し、その他方の表面の周囲に、前記基板(1)の前記第1の格子パラメータと異なる第2の格子パラメータを有」する「前記基板(1)上に位置した緩衝層(2)」及び前記「緩衝層(2)」を「備え」る「緩衝構造(I)」に相当する。

ウ.上記イから、引用発明の「出発基板であるSi(100)ドナーウェハ上に、格子不整合を吸収するグレーデッドSi_(1-x)Ge_(x)バッファ、前記グレーデッドSi_(1-x)Ge_(x)バッファの最終のGe組成を有し、転位欠陥密度が低く高い品質の緩和Si_(0.75)Ge_(0.25)キャップ層を、この順で堆積した」前記「ドナーウェハ」は、本件補正発明の「基板(1)、緩衝構造(I)、および取り除き前には有益層を連続的に備え」た「ドナーウェハ(10)」に相当する。

エ.本件補正発明の「取り除き後層(7)」に関して、本願明細書には、以下の記載がある。
・「【0082】
ドナーウェハ10からの有益層の取り除きは、以下の主なモードの何れかに基づいて行なわれる。
【0083】
(1)取り除かれる有益層は付加層4の一部である。
【0084】
(2)取り除かれる有益層は、例えば、可能な限り緩衝構造Iの表面の仕上げの前に行なわれるエピタキシャル成長により緩衝構造Iの上に予め形成されたオーバーレイヤ(図1には示されていない)の一部である。
【0085】
この場合、ドナーウェハ10はオーバーレイヤの成長のための基板として機能する。」
・「【0090】
どの取り除きモードが選択されても、また図2を参照すると、取り除き後および大多数の場合において、突出部7aおよび/または粗い部分7bが、残りのドナーウェハ10の取り除き面上に現れる。
【0091】
この「浮き彫りにした[in relief]」取り除き面は、緩衝層2の上に位置する取り除き後層7に属する。
【0092】
この取り除き後層7は、上述の3つの取り除きモードから選択された取り除きモードに応じて、層4のすべてまたは一部と、可能な限り1つ以上の中間層と、可能な限りオーバーレイヤの一部とからなる。」
・「【0102】
リサイクルの第2の特定の場合において、また前記第2の取り除きモード(2)に関して、取り除き後に、(取り除き後層7である)オーバーレイヤの残部および付加層4の少なくとも一部を、安全な緩衝層2から物質を除去せずに研磨手段またはCMP等の物質を除去する標準的な機械的手段によって除去して、緩衝層2全体を保存するようにオーバーレイヤおよび付加層4の厚さを選択することが有利であり得る。」
・「【0163】
薄層を取り除く方法が図4bおよび4cに示されている。
【0164】
本発明の第1の好ましい取り除きステップでは、ドナーウェハ10に脆弱域を作成して、この脆弱域で後の取り除きを実行し、それによって所望の有益層を分離する。」

上記記載を参酌すれば、本件補正発明の「取り除き後層(7)」とは、「基板(1)、緩衝構造(I)、および取り除き前には有益層を連続的に備え」た「ドナーウェハ(10)」から、前記「緩衝構造(I)」上に形成された「取り除き前」の「有益層」の一部を所望の有益層として分離した後に、「前記緩衝層(2)の上部に位置」している「取り除き前」の「有益層」の残った一部であると解される。
したがって、引用発明において、「前記水素リッチ層で分割した結果」、「前記ドナーウェハには、前記グレーデッドSi_(1-x)Ge_(x)バッファ上に前記緩和Si_(0.75)Ge_(0.25)キャップ層の一部が緩和Si_(0.75)Ge_(0.25)膜として残存して」いることは、本件補正発明の「前記ドナーウェハ(10)は、前記緩衝層(2)の上部に位置する取り除き後層(7)を備え」ていることに相当する。

オ.引用発明においては、「前記酸化膜付きハンドルウェハに薄い緩和Si_(0.75)Ge_(0.25)膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、前記Si(100)ドナーウェハ上に前記グレーデッドSi_(1-x)Ge_(x)バッファが堆積されているドナーウェハを再び使用できる」ものである。
ここで、「前記ドナーウェハ」の「表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみを取り除く」のであるから、「前記グレーデッドSi_(1-x)Ge_(x)バッファ上」に「残存」する、「緩和Si_(0.75)Ge_(0.25)膜」のすべてを「取り除」くか、あるいは、前記「緩和Si_(0.75)Ge_(0.25)膜」の一部を「取り除」くものであって、「前記グレーデッドSi_(1-x)Ge_(x)バッファ」は「取り除く」ことはないと認められる。
そして、前記「緩和Si_(0.75)Ge_(0.25)膜」の一部を「取り除」く場合は、少なくとも、「ある程度の表面粗さがある」部分を「取り除」くことは、自明である。
したがって、引用発明において、「前記酸化膜付きハンドルウェハに薄い緩和Si_(0.75)Ge_(0.25)膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、前記Si(100)ドナーウェハ上に前記グレーデッドSi_(1-x)Ge_(x)バッファが堆積されているドナーウェハを再び使用できる」ことと、本件補正発明において、「取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、物質の除去は、浮き彫り部(7a)及び(7b)を備える前記取り除き後層(7)の一部分又は前記取り除き後層(7)の全体を除去するため、機械的手段を用いることを含み、それにより、前記物質の除去後には、前記緩衝層(2)の全体が保存され、前記緩衝層(2)の全体が、後の新たな有益層取り除き中に緩衝層(2)として再利用可能である」こととは、いずれも、取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、物質の除去は、浮き彫り部(7a)及び(7b)を備える前記取り除き後層(7)の一部分又は前記取り除き後層(7)の全体を除去するものであり、それにより、前記物質の除去後には、前記緩衝層(2)の全体が保存され、前記緩衝層(2)の全体が、後の新たな有益層取り除き中に緩衝層(2)として再利用可能である点で共通する。

(4-2)一致点と相違点
そうすると、本件補正発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「半導体材料から選択された材料の少なくとも1つの有益層を取り除いた後にドナーウェハ(10)をリサイクルする方法であって、前記ドナーウェハ(10)は、基板(1)、緩衝構造(I)、および取り除き前には有益層を連続的に備え、
前記緩衝構造(I)は、前記基板(1)上に位置した緩衝層(2)を備え、その表面の一方の周囲に、前記基板(1)の格子パラメータと同一の第1の格子パラメータを呈し、その他方の表面の周囲に、前記基板(1)の前記第1の格子パラメータと異なる第2の格子パラメータを有し、
前記ドナーウェハ(10)は、前記緩衝層(2)の上部に位置する取り除き後層(7)を備え、
前記方法は、取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、物質の除去は、浮き彫り部(7a)及び(7b)を備える前記取り除き後層(7)の一部分又は前記取り除き後層(7)の全体を除去するものであり、それにより、前記物質の除去後には、前記緩衝層(2)の全体が保存され、前記緩衝層(2)の全体が、後の新たな有益層取り除き中に緩衝層(2)として再利用可能であることを特徴とする、方法。」

《相違点》
本件補正発明の「物質の除去」は「機械的手段を用いることを含」んでいるのに対して、引用発明の「ある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみ」の「取り除」きは、どのように行うか不明である点。

(5)相違点についての判断
ア.前記「(3-3)引用例2の記載事項」及び「(3-4)引用例3の記載事項」において摘記したように、基板上に、所定の層(引用例2においては「エピタキシャル成長層12」、引用例3においては「エピタキシャルシリコン」である「停止層14」)を介して形成される有益層(引用例2においては「非多孔質単結晶シリコン層14」、引用例3においては「エピタキシャルシリコン」である「劈開層」)の一部を分離することで、前記基板上の所定の層の上に残存した有益層の一部を、機械的手段である研磨で取り除くことが記載されている。

イ.すなわち、基板上の所定の層の上に形成された有益層の一部の分離後に、前記所定の層上に残存した有益層の残りを、機械的手段である研磨で取り除くことは、引用例2及び引用例3に記載され、周知技術である。

ウ.してみれば、引用発明において、「ある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみ」を、「前記Si(100)ドナーウェハ上に前記グレーデッドSi_(1-x)Ge_(x)バッファが堆積されているドナーウェハ」から「取り除く」方法として、研磨という機械的手段を採用することは、当業者が適宜選択可能な手段であったと認められる。

(6)審判請求人の主張について
ア.審判請求人は、審判請求書の「(c)本願発明と引用例との対比」において、
a.「引用例3は、ドナーウェハを再利用できることを単に述べたに過ぎず、具体的な本願発明における再利用の方法については記載していない。」、
b.「引用例3には緩衝層の全体を保存する方法について全く開示されていない。」、
c.「引用例3における「ドナーウェハ」は、図1A、図1Bにおける符号100で示されたSi層のみを指している。引用例3では、SiGe緩衝層102を再利用できることについては、全く記載されていない。」、
d.「引用例1の段落[0120]?[0130]において、実施例2として、再利用する毎に厚さが8μmずつ減少することが記載されている。……引用例1記載の発明を引用例3記載のドナーウェハに適用すると、1860nm(1.86μm)の厚さのSiGe層から、少なくとも5000nm(5μm)の厚さが減少していくこととなる。……このことから、引用例1、3に記載された発明を組み合わせることによって、緩和層を再利用のために残存させることは不可能であることがわかる。」、
と主張している。

しかしながら、
イ.aの主張については、前記「(5)相違点についての判断」で述べたとおりである。

ウ.b及びcの主張については、引用発明は「前記酸化膜付きハンドルウェハに薄い緩和Si_(0.75)Ge_(0.25)膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、前記Si(100)ドナーウェハ上に前記グレーデッドSi_(1-x)Ge_(x)バッファが堆積されているドナーウェハを再び使用できる」ものである。
そして、上記のように、「緩和Si_(0.75)Ge_(0.25)膜のみを取り除く」とき、「ドナーウェハ」の「出発基板であるSi(100)ドナーウェハ上」に「堆積」された「格子不整合を吸収するグレーデッドSi_(1-x)Ge_(x)バッファ」は、何ら「取り除」かれずに「残存」すること、この「残存」した「格子不整合を吸収するグレーデッドSi_(1-x)Ge_(x)バッファ」が「再び使用」されること、は明らかである。

エ.dの主張に関し、前記「引用例1」については、前記「(5)相違点についての判断」は、基板上に「エピタキシャル成長層12」を介して形成され、分離後に基板側に残存した「非多孔質単結晶シリコン層14」を、機械的手段である研磨で取り除くという、前記「引用例1」に記載された技術思想のみを引用発明に適用したものである。
したがって、前記「引用例1」に関する「厚さが8μmずつ減少する」との記載は当を得ていない。
なお、仮に、前記「引用例1」についての主張が理由があるものとしても、基板上の所定の層の上に形成された有益層の一部の分離後に、前記所定の層上に残存した有益層の残りを、機械的手段である研磨で取り除くことは、引用例3にも記載されている。

オ.以上のとおり、a?dの主張はいずれも当を得ておらず、いずれの主張も採用でにない。

(7)独立特許要件の検討のまとめ
以上のとおり、引用発明を、前記相違点に係る構成とすることは、当業者が容易に想到できたものである。
そして、本件補正発明の効果も、引用発明及び周知技術から、当業者が予期し得たものと認められる。
したがって、本件補正発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。
よって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反している。

5.小括
以上のとおりであるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
そして、仮に、本件補正が前記改正前の特許法第17条の2第4項の規定に適合するとしても、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3.本願発明について
1.本願発明
以上のとおり、本件補正(平成23年6月23日に提出された手続補正書による補正)は却下されたので、本願の請求項1?31に係る発明は、平成22年3月17日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1?31に記載されたとおりのものであり、そのうち、請求項1に係る発明(以下「本願発明」という。)は、次のとおりである。

【請求項1】
「半導体材料から選択された材料の少なくとも1つの有益層を取り除いた後にドナーウェハ(10)をリサイクルする方法であって、前記ドナーウェハ(10)は、基板(1)、緩衝構造(I)、および取り除き前には有益層を連続的に備え、
前記緩衝構造(I)は、前記基板(1)との関係でその表面の一方の周囲に第1の格子パラメータを有し、前記有益層との関係でその他方の表面の周囲に第2の格子パラメータを有し、
前記方法は、取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、物質の除去は機械的手段を用いることを含み、前記物質の除去後には、前記緩衝構造(I)の少なくとも一部が残存し、この緩衝構造(I’)の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造(I)として再利用可能であることを特徴とする、方法。」

2.引用刊行物の表示
1.国際公開第02/15244号
2.特開2000-349267号公報
3.国際公開第01/11930号

3.各引用刊行物の記載事項と引用発明
引用例1?引用例3の記載については、「第2.平成23年6月23日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定」の「4.独立特許要件」の「(3)各引用刊行物の記載事項と引用発明」における、「(3-1)引用例1の記載事項」、「(3-3)引用例2の記載事項」及び「(3-4)引用例3の記載事項」において摘記したとおりであり、引用発明については、「(3-2)引用発明」において認定したとおりである。

3.対比
(1)本願発明と引用発明との対比
次に、本願発明と引用発明とを対比する。
ア.「第2.平成23年6月23日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定」の「4.独立特許要件」の「(4)対比」の「(4-1)本件補正発明と引用発明との対比」において、「ア」で述べたとおり、引用発明の「転写後に緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってSGOIを作成するプロセス」は、本願発明の「半導体材料から選択された材料の少なくとも1つの有益層を取り除いた後にドナーウェハ(10)をリサイクルする方法」に相当する。

イ.前記「(4-1)本件補正発明と引用発明との対比」において、「イ」で述べたと同じ理由により、引用発明の「Si(100)ドナーウェハ」上に形成された「グレーデッドSi_(1-x)Ge_(x)バッファ」は、その下面においては、前記「Si(100)ドナーウェハ」と同じ格子パラメータを有し、その上面においては、本願発明の「有益層」に相当する「緩和Si_(0.75)Ge_(0.25)キャップ層」と同じ格子パラメータを有すると認められる。
すなわち、引用発明の「グレーデッドSi_(1-x)Ge_(x)バッファ」は、その下面においては、本願発明の「基板(1)」に相当する「Si(100)ドナーウェハ」の格子パラメータと同じという関係の格子パラメータを有するとともに、その上面においては、本願発明の「有益層」に相当する「緩和Si_(0.75)Ge_(0.25)キャップ層」の格子パラメータと同じという関係の格子パラメータを有している。

よって、引用発明の、「グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ge濃度が、前記Si(100)ドナーウェハのGe濃度と同じゼロから、前記緩和Si_(0.75)Ge_(0.25)キャップ層のGe濃度と同じ25%まで増加するように形成され」る「格子不整合を吸収する」機能を有する「前記Si(100)ドナーウェハ上のグレーデッドSi_(1-x)Ge_(x)バッファ」は、本願発明の「前記基板(1)との関係でその表面の一方の周囲に第1の格子パラメータを有し、前記有益層との関係でその他方の表面の周囲に第2の格子パラメータを有し」ている「緩衝構造(I)」に相当する。

ウ.してみれば、引用発明の「出発基板であるSi(100)ドナーウェハ上に、格子不整合を吸収するグレーデッドSi_(1-x)Ge_(x)バッファ、前記グレーデッドSi_(1-x)Ge_(x)バッファの最終のGe組成を有し、転位欠陥密度が低く高い品質の緩和Si_(0.75)Ge_(0.25)キャップ層を、この順で堆積した」前記「ドナーウェハ」は、本件補正発明の「基板(1)、緩衝構造(I)、および取り除き前には有益層を連続的に備え」た「ドナーウェハ(10)」に相当する。

エ.本願発明において、「前記緩衝構造(I)の少なくとも一部が残存」する、「この緩衝構造(I’)の少なくとも一部は……再利用可能である」とは、それぞれ、前記緩衝構造(I)のすべてが残存する、この緩衝構造(I’)のすべてが再利用可能である、という態様を包含している。
したがって、前記「(4-1)本件補正発明と引用発明との対比」において、「オ」で述べたとおりの理由から、引用発明において、「前記酸化膜付きハンドルウェハに薄い緩和Si_(0.75)Ge_(0.25)膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみを取り除くと、前記Si(100)ドナーウェハ上に前記グレーデッドSi_(1-x)Ge_(x)バッファが堆積されているドナーウェハを再び使用できる」ことと、本願発明において、「取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、物質の除去は機械的手段を用いることを含み、前記物質の除去後には、前記緩衝構造(I)の少なくとも一部が残存し、この緩衝構造(I’)の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造(I)として再利用可能である」こととは、いずれも、取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、前記物質の除去後には、前記緩衝構造(I)の少なくとも一部が残存し、この緩衝構造(I’)の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造(I)として再利用可能であるで共通する。

(2)一致点と相違点
そうすると、本件補正発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「半導体材料から選択された材料の少なくとも1つの有益層を取り除いた後にドナーウェハ(10)をリサイクルする方法であって、前記ドナーウェハ(10)は、基板(1)、緩衝構造(I)、および取り除き前には有益層を連続的に備え、
前記緩衝構造(I)は、前記基板(1)との関係でその表面の一方の周囲に第1の格子パラメータを有し、前記有益層との関係でその他方の表面の周囲に第2の格子パラメータを有し、
前記方法は、取り除きが行なわれた前記ドナーウェハ(10)の側で物質を除去することを含み、前記物質の除去後には、前記緩衝構造(I)の少なくとも一部が残存し、この緩衝構造(I’)の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造(I)として再利用可能であることを特徴とする、方法。」

《相違点》
本件補正発明の「物質の除去」は「機械的手段を用いることを含」んでいるのに対して、引用発明の「ある程度の表面粗さがある前記緩和Si_(0.75)Ge_(0.25)膜のみ」の「取り除」きは、どのように行うか不明である点。

4.相違点についての判断
ア.前記の本願発明と引用発明との相違点は、「第2.平成23年6月23日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定」の「4.独立特許要件」の「(4)対比」の「(4-2)一致点と相違点」において指摘した、本件補正発明と引用発明との相違点と同一の相違点である。

イ.してみれば、「第2.平成23年6月23日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定」の「4.独立特許要件」の「(5)相違点についての判断」で述べた理由と同じ理由によって、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められる。


第4.結言
以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2012-09-24 
結審通知日 2012-09-25 
審決日 2012-10-09 
出願番号 特願2005-501224(P2005-501224)
審決分類 P 1 8・ 572- Z (H01L)
P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 和瀬田 芳正宮澤 尚之  
特許庁審判長 鈴木 匡明
特許庁審判官 近藤 幸浩
恩田 春香
発明の名称 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル  
代理人 赤岡 明  
代理人 吉元 弘  
代理人 佐藤 泰和  
代理人 勝沼 宏仁  
代理人 関根 毅  
代理人 川崎 康  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ