ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1271412 |
| 審判番号 | 不服2012-12531 |
| 総通号数 | 161 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2013-05-31 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2012-07-02 |
| 確定日 | 2013-03-14 |
| 事件の表示 | 特願2005- 98591「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成18年10月12日出願公開、特開2006-278906〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1.手続の経緯 本願は,平成17年3月30日の出願であって,平成23年3月28日付けの拒絶理由通知(いわゆる最後の拒絶理由通知)に対して同年6月6日付けで特許請求の範囲等を対象とする手続補正がなされたが,平成24年3月28日付けで同手続補正を却下する決定がなされるとともに拒絶査定がなされ,これに対し,同年7月2日に拒絶査定不服審判の請求がなされると同時に特許請求の範囲等を対象とする手続補正がなされたものである。 第2.原査定 原査定における拒絶の理由の一つは,以下のとおりのものと認める。 「この出願の請求項5に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 1.特開2004-273525号公報 2.特開平10-84186号公報 3.特開2003-198085号公報」 第3.平成24年7月2日付けの手続補正についての補正却下の決定 〔補正の却下の決定の結論〕 平成24年7月2日付けの手続補正(以下「本件補正」という。)を却下する。 〔理由〕 1.本件補正の概要 本件補正は,平成22年6月7日付けで補正された特許請求の範囲をさらに補正するもので,補正後の請求項1は補正前の請求項1に対応するということができる。したがって,請求項1の補正は,補正前に 「第1の面と,前記第1の面の裏面である第2の面とを備えており,前記第1の面と前記第2の面とを貫通する第1の貫通電極を有する配線基板と, 前記配線基板の前記第1の面上に搭載され,前記第1の貫通電極と電気的に接続された回路素子を有する半導体チップと, 前記配線基板の前記第2の面上に形成されており,前記配線基板の前記第1の貫通電極と電気的に接続し,かつ,可撓性を具備する第1の導電体を備えた応力緩和部と, 前記応力緩和部上に,前記第1の導電体と接続された外部接続端子と, 前記配線基板の前記第1の面に形成され,前記配線基板の前記第1の貫通電極と接続する第1の部分と,前記半導体チップの前記回路素子と電気的に接続された第2の部分とを備えた第1の導電膜とを有し, 前記第1の導電膜の配線幅を,前記第1の貫通電極の直径よりも細くするとともに, 前記配線基板に搭載される前記半導体チップのサイズを,前記配線基板の第1の面よりも小さくしたことを特徴とする半導体装置。」 とあるのを,次のとおりに補正するものと認められる。 「第1の面と,前記第1の面の裏面である第2の面とを備えており,前記第1の面と前記第2の面とを貫通する第1の貫通電極を有する半導体基板と, 前記半導体基板の前記第1の面上に搭載され,前記第1の貫通電極と電気的に接続された回路素子を有する半導体チップと, 前記半導体基板の前記第2の面上に形成されており,前記半導体基板の前記第1の貫通電極と電気的に接続し,かつ,可撓性を具備する第1の導電体を備えた応力緩和部と, 前記応力緩和部上に,前記第1の導電体と接続された外部接続端子と, 前記半導体基板の前記第1の面に形成され,前記半導体基板の前記第1の貫通電極と接続する第1の部分と,前記半導体チップの前記回路素子と電気的に接続された第2の部分とを備えた第1の導電膜とを有し, 前記第1の導電体は,前記半導体基板の前記第2の面と対向し,前記第1の貫通電極と電気的に接続された第3の面と,前記第3の面の裏面であり,前記外部接続端子と接続された第4の面と,前記第3の面と前記第4の面とを繋ぐ側面とを備え,且つ前記第1の貫通電極よりも前記半導体基板の中心側に配置され, 前記第1の導電膜の配線幅を,前記第1の貫通電極の直径よりも細くするとともに, 前記半導体基板に搭載される前記半導体チップのサイズを,前記半導体基板の第1の面よりも小さくしたことを特徴とする半導体装置。」 上記補正は,補正前の発明特定事項である「配線基板」を「半導体基板」に限定するとともに(本願の明細書の段落【0004】に「半導体材料で構成された配線基板1(以下,半導体基板と称す)」とある記載を参照すると,「半導体基板」との用語は「配線基板」との用語の下位概念として用いられているものと解される),補正前の発明特定事項である「第1の導電体」について,「前記半導体基板の前記第2の面と対向し,前記第1の貫通電極と電気的に接続された第3の面と,前記第3の面の裏面であり,前記外部接続端子と接続された第4の面と,前記第3の面と前記第4の面とを繋ぐ側面とを備え,且つ前記第1の貫通電極よりも前記半導体基板の中心側に配置され」との限定を付したものである。そして,上記補正は,産業上の利用分野及び解決しようとする課題を変更するものではない。 したがって,少なくとも請求項1の補正に関する限り,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号の特許請求の範囲の減縮を目的とするものに該当する。 そこで,補正後の請求項1に記載された事項により特定される発明(以下「本願補正発明」という。)が,特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について検討する。 2.引用刊行物 (1)原査定の拒絶の理由に引用され,本願の出願前に頒布された刊行物である特開2004-273525号公報(以下「引用例1」という。)には,図面とともに,次の事項が記載されている。 ・「【請求項1】 電子回路が形成された能動面を有する基板の当該能動面側に,前記電子回路の外部電極となる接続部を埋め込み形成する第1工程と, 前記基板の裏面に処理を施して前記基板を薄板化し,前記接続部の一部を露出させる第2工程と, 貫通電極が形成された半導体チップを一つ又は複数前記基板の裏面側に積層し,当該貫通電極と前記基板の裏面側に露出した前記接続部とを電気的に接続する第3工程と, 前記基板上に積層された前記半導体チップを封止した後,前記基板を切断して個々の半導体装置に分離する第4工程と を含むことを特徴とする半導体装置の製造方法。」 ・「【0010】 【発明の実施の形態】 以下,図面を参照して本発明の一実施形態による半導体装置の製造方法,半導体装置,及び電子機器について詳細に説明する。本実施形態の半導体装置の製造方法は,概説すると薄板化したウェハ(基板)上に個々の半導体チップを積層する点を特徴とするものであり,全体の製造工程は半導体チップが積層させる基板を処理する第1処理工程と,積層する半導体チップを製造する第2処理と,基板上にチップを積層する第3処理とに大別される。」 ・「【0011】 〔第1処理工程〕 図1は,本発明の一実施形態による半導体装置の製造方法において処理対象として用いられる基板(半導体基板)の上面図である。処理対処の基板10は,例えばSi(シリコン)基板であり,能動面10aには複数の区画領域(ショット領域)SAが設定されている。各々の区画領域SA内には,トランジスタ,メモリ素子,その他の電子素子並びに電気配線及び電極パッド16(図3参照)等からなる電子回路が形成されている。一方,基板10の裏面10b(図2参照)にはこれらの電子回路は形成されていない。 【0012】 図2は,本発明の一実施形態による半導体装置の製造方法において応力緩和層26及び接続端子24を形成する工程を示す工程図である。また,図3?図6は,本発明の一実施形態による半導体装置の製造方法により処理される基板10の表面部分の詳細を示す断面図である。」 ・「【0033】 以上説明した工程を経て図2(b)に示す孔部H3が形成される。基板10に孔部H3を形成すると,次に基板10の能動面10a全面に感光性ポリイミドを塗布してプリベークを行った後で,所定のパターンが形成されたマスクを用いて感光性ポリイミドに対して露光処理及び現像処理を行い,感光性ポリイミドを所定形状にパターニングする。その後,ポストベークを行って応力緩和層26を形成する(第5工程)。この応力緩和層26は,基板10を含む半導体チップの熱膨張係数と半導体チップが搭載される基板等との熱膨張係数との差によって生ずる応力を緩和するために設けられる。」 ・「【0037】 接続端子24が形成されると,図2(g)に示す通り,基板10上に形成されているメッキレジストパターン28を剥離する。図2(g)は,接続端子24を形成した後にメッキレジストパターン28を剥離した状態を示す断面図である。また,図6(b)は,形成された接続端子24の構成の詳細を示す断面図である。図2(g)に示す通り,接続端子24は基板10の能動面10aに突出した突起状の形状であるとともに,その一部が基板10内に埋め込まれた形状である。また,図6(b)に示す通り,符号Cを付した箇所において,接続端子24は電極パッド16と電気的に接続されている。 【0038】 基板10の能動面10a側に応力緩和層26及び接続端子24を形成すると,次に,基板10の能動面10a側に再配置配線を形成する工程が行われる。図7は,本発明の一実施形態による半導体装置の製造方法において再配置配線32を形成する工程を示す工程図である。この工程においては,まず,基板10上の全面,即ち接続端子24及び下地膜22上にメッキレジストを塗布し,再配置配線32を形成する部分のみが開口した状態にパターニングして,図7(a)に示す通り再配置メッキレジストパターン30を形成する。その後,Cｕ電解メッキを行って図7(b)に示す通り下地膜22を介して応力緩和層26上に再配置配線を形成する(第6工程)。図7(b)は再配置配線32を形成した状態を示す断面図である。この再配置配線32は応力緩和層26上のみに形成される訳ではなく,応力緩和層26から接続端子24の形成位置まで延在した形状に形成され,接続端子24と電気的に接続される。」 ・「【0042】 図7(c)は,再配置配線32を形成して下地膜22の不要部をエッチングした状態を示す断面図である。図7(c)に示した例では,再配置配線32間における下地膜22がエッチングされていることが分かる。図8は,本発明の一実施形態において再配置配線32が形成された基板10の上面図である。尚,図8においては,基板10の能動面10aに設定された複数の区画領域SAの内の1つのみを図示している。図8に示す通り,ショット領域の対向する一対の辺に沿って接続端子24が配列されて形成されており,各々の接続端子24に一端が接続された状態で再配置配線32が形成されている。また,再配置配線32各々の他端はパッド34が形成されている。 【0043】 以上の工程が完了すると,基板10の裏面10bをエッチングして基板10の厚みを減ずる工程が行われる。」 ・「【0053】 図10は,基板10,絶縁膜20,及び下地膜22をエッチングした後の接続電極26付近の状態の詳細を示す断面図である。図10に示すように,接続端子24が薄板化された基板10の裏面から突出した状態になる。」 ・「【0057】 〔第2処理工程〕 図12は,第1処理工程で処理を行った基板10上に積層する半導体チップを製造する製造工程を示す図である。半導体チップは,応力緩和層26,再配置配線32,及びアライメントマークAMを形成する以外は,上述した第1処理工程とほぼ同様の工程を行って製造される。このため,以下の説明では工程順を簡単に説明し,その詳細については説明を省略する。 【0058】 図12(a)に示す基板50は,例えばSi(シリコン)基板であり,図12に示す基板10と同様に能動面50aには複数の区画領域(ショット領域)が設定されており,各々の区画領域内には,トランジスタ,メモリ素子,その他の電子素子並びに電気配線及び電極パッド等からなる電子回路が形成されている。一方,基板50の裏面50bにはこれらの電子回路は形成されていない。」 ・「【0072】 粘着樹脂40及びガラス基板42を取り外しが完了すると,再配置配線32の一部に形成されたパッド34(図8参照)上のみが開口されたソルダレジストを形成する。そして,パッド34上に第2接続部としてのバンプ36を形成し,最後にパッド34に対するバンプ36の固着強度を高めるために,基板10上に根本補強樹脂を形成する。図14(b)は,バンプ36を形成した状態を示す断面図であり,図15は,パッド34上にバンプ36を形成した状態を示す上面図である。尚,図15においては1つのショット領域のみを図示している。図15に示すように,バンプ36を形成することで,基板10に形成された接続端子24のピッチ及び配列を変換することができる。 【0073】 以上の工程が終了すると,基板10のショット領域SA間を切断して個々の半導体装置に分離する(この工程は第4工程の一部である)。基板10の切断方法は,例えばレーザを用いた切断方法又はダイシング等の切断方法を用いることができる。図16は,本発明の一実施形態により製造された半導体装置を示す断面図である。 【0074】 図16に示すように,半導体装置は接続部としての接続端子24が形成された第1半導体チップとしての基板10上に,貫通電極としての接続端子54が形成された第2半導体チップとしての半導体チップ60が複数積層された構造である。貫通電極54と接続電極24とは電気的に接続されている。また基板10には能動面10a側に応力緩和層26,再配置配線32,及び第2接続部としてのバンプ36が形成されている。また,本実施形態の半導体装置は,半導体チップ60の面に平行な面内における封止樹脂62の寸法が基板10の平面寸法と同一寸法とになるという特徴的な構成となっている。尚,図16において,64は根本補強樹脂である。」 ・図16を参照すると,応力緩和層26及び再配置配線32は接続端子24よりも基板10の中心寄りに設けられていること,半導体チップ60は基板10と比較してサイズが小さいことが看取できる。 上記記載事項及び図面の記載によれば,引用例1には,次の発明が記載されているといえる(以下「引用発明」という。)。 「基板10の裏面側に基板10よりもサイズの小さい半導体チップ60が積層された構造であって,電極パッド16を含む電子回路が形成された基板10の能動面側に応力緩和層26が形成されるとともに電極パッド16に接続した接続端子24が形成され,応力緩和層26は接続端子24よりも基板10の中心寄りに設けられ,応力緩和層26の上に再配置配線32が形成されて,その一端は接続端子24に接続され,その他端にはパッド34が形成されてその上にバンプ36が形成され,基板10を薄板化することによって基板10の裏面から接続端子24が露出しており,半導体チップ60に形成された貫通電極としての接続端子54であって,半導体チップ60の電子回路に接続された接続端子54が,基板10の裏面から露出した接続端子24に接続された,基板10と半導体チップ60との積層構造。」 (2)原査定の拒絶の理由に引用され,本願の出願前に頒布された刊行物である特開平10-84186号公報(以下「引用例2」という。)には,図面とともに,次の事項が記載されている。 ・「【0033】図1においてはバイア接続をとるべきバイアパッドの配線パターン113のサイズは孔115のサイズより大きく描いたが本発明においては必然性はなく,逆であってもよい。そのような配線基板ではバイアホールと微細配線のパターン合わせが容易になる。この様子を図2に示す。図2にはバイア接続の導電体が充填されているバイアホール203の上に配線201が通っている様子が描かれている。」 (3)原査定の拒絶の理由に引用され,本願の出願前に頒布された刊行物である特開2003-198085号公報(以下「引用例3」という。)には,図面とともに,次の事項が記載されている。 ・「【0010】貫通孔11に充填されている導体20の端面に導体20と一体に断面形状が凸形状に形成される配線パターン16は,貫通孔11の孔径よりも細幅に形成される。図1で,16aは配線パターン16を端面方向から見た状態を示すもので,貫通孔11の孔径よりも細幅に配線パターン16aが形成されていることを示す。 【0011】図2に示すように,貫通孔11に充填された導体20の端面に凸形状に形成された配線パターン16は,樹脂基板10の表面に形成される配線パターン16と連続して配線パターン16と一体に形成される。図2では,貫通孔11に充填されている導体20の端面を横切るように配線パターン16を形成した例,導体20の端面が配線パターン16の始点となっている例,導体20の端面上で配線パターン16が屈曲して形成されている例を示す。」 (4)前置報告書において周知技術の例として提示され,本願の出願前に頒布された刊行物である特開2003-31722号公報(以下「引用例4」という。)には,図面とともに,次の事項が記載されている。 ・「【請求項1】配線基板の表面に形成された配線電極と半導体素子の電極とが突起電極により電気的に接続された半導体装置であって,前記配線基板はシリコン基材どうしの間にシリコン酸化膜(SiO_(2))を挟んでいる構成であることを特徴とする半導体装置。」 ・「【0043】図5(b)に示すように,配線基板8に電極22,配線11およびVia23を形成した断面図および平面図を示す。」 (5)前置報告書において周知技術の例として提示され,本願の出願前に頒布された刊行物である特開平9-289264号公報(以下「引用例5」という。)には,図面とともに,次の事項が記載されている。 ・「【0015】図2?4に上記方法によって得られた半導体装置用基板28に半導体チップ30を搭載した半導体装置の断面図を示す。図2はバンプ20を形成した面と同じ面に外部接続端子26としてのはんだボールを接合した例,図3はバンプ20を形成した面とは反対側の面に外部接続端子26としてのはんだボールを接合した例,図4は半導体装置用基板28に複数個の半導体チップ30を搭載したマルチチップモジュールを示す。 【0016】図2に示す実施形態では半導体装置用基板28のバンプ形成面にはんだボールを接合するための接続パッド32を形成してはんだボールを接合し,図3,4に示す実施形態では,配線パターン22と電気的に接続して半導体装置用基板28を貫通するビア34を設け,バンプ形成面とは反対側の面にビア34と電気的に接続する接続パッド32を設けてはんだボールを接合している。 【0017】バンプ20と外部接続端子26とは配線パターン22を介して電気的に接続されているから,半導体チップ30の電極とバンプ20とを位置合わせして接続することにより半導体チップ30と外部接続端子26とが電気的に接続される。」 (6)前置報告書において周知技術の例として提示され,本願の出願前に頒布された刊行物である特開2004-104103号公報(以下「引用例6」という。)には,図面とともに,次の事項が記載されている。 ・「【0010】 半導体基板10には,相互に分離した複数の樹脂層30が形成されている。樹脂層30は,半導体基板10の一部(例えばパッシベーション膜20の一部)が露出するように形成されている。樹脂層30は,電気的絶縁層である。樹脂層30は,導電性粒子を含まない。樹脂層30は,応力緩和機能を有してもよい。」 ・「【0011】 半導体装置は,電極18に電気的に接続された再配置配線32を有する。再配置配線32は,その一部が電極18とオーバーラップするように形成されている。再配置配線32は,樹脂層30上に(例えばその上面に)至るように形成されている。再配置配線32は,パッシベーション膜20上を通ってもよい。再配置配線32は,例えば,TiWスパッタ配線層,Cｕスパッタ配線層およびCｕメッキ配線層の3層構造から構成することができる。 【0012】 再配置配線32上には,外部端子(例えばハンダボール)34が設けられている。外部端子34は,軟ろう(soft solder)又は硬ろう(hard solder)のいずれで形成してもよい。軟ろうとして,鉛を含まないハンダ(以下、鉛フリーハンダという。)を使用してもよい。鉛フリーハンダとして,スズー銀(Sn?Ag)系,スズ-ビスマス(Sn-Bi)系,スズ-亜鉛(Sn-Zn)系,あるいはスズ-銅(Sn-Cｕ)系の合金を使用してもよいし,これらの合金に,さらに銀,ビスマス,亜鉛,銅のうち少なくとも1つを添加してもよい。外部端子34は,樹脂層30の上方に形成されており,樹脂層30にて支持されている。したがって,外部端子34に加えられた外力の一部が,樹脂層30にて吸収される。」 (7)本願の出願前に頒布された刊行物である特開2000-243874号公報(以下「引用例7」という。)には,図面とともに,次の事項が記載されている。 ・「【0002】 【従来の技術】従来のチップサイズ型の半導体装置10の一例の構造について図4を用いて説明する。半導体チップ12の電極端子14が形成された面上には,電極端子14を露出してパッシベーション膜16が形成されている。そして,パッシベーション膜16上には,半導体チップ12の電極端子14を露出して絶縁被膜18が形成されている。 【0003】絶縁被膜18上には一端側が半導体チップ12の電極端子14に接続された配線パターン20が形成されている。この配線パターン20の他端側にはランド部20aが形成されている。なお,20bはランド部20aと半導体チップ12の電極端子14とを接続する配線パターン20の一部を構成する導体部である。また,ランド部20aの表面に柱状電極26が立設され,柱状電極26の頂部端面を露出して配線パターン20を封止する封止層28が形成されている。柱状電極26の頂部端面にはニッケルめっき,金めっきが順次施されためっき層22が形成されている。そして,外部接続端子24は,柱状電極26の封止層28から露出する頂部端面(めっき層22の表面)に形成される。 【0004】このような半導体装置10では,半導体装置10が実装基板(不図示)上に実装された場合に,半導体チップ12と実装基板(例えば樹脂回路基板)の熱膨張係数が異なるから,配線パターン20には応力が加わりやすい。そこで,細長い外形の柱状電極26を外部接続端子24と配線パターン20との間に介在させて,柱状電極26自体がこの応力を吸収し緩和している。」 (8)本願の出願前に頒布された刊行物である特開平11-145189号公報(以下「引用例8」という。)には,図面とともに,次の事項が記載されている。 ・「【0016】このように,第1実施例によれば,柱状電極をめっき法により形成するようにしたので,安価な樹脂基板による配線基板においても,任意の高さの柱状電極を容易に形成することができ,素子と配線基板との間に生じる応力の度合いによって,柱状電極の高さを増減させ,応力緩和構造を有するモジュールを得ることができる。」 3.対比・判断 本願補正発明と引用発明とを対比する。 引用発明の「基板10の裏面」,「基板10の能動面」,「接続端子24」,「基板10」,「半導体チップ60の電子回路」,「半導体チップ60」,「再配置配線32」及び「バンプ36」は,それぞれ本願補正発明の「第1の面」,「第2の面」,「第1の貫通電極」,「半導体基板」,「回路素子」,「半導体チップ」,「第1の導電体」及び「外部接続端子」に相当する。 引用発明の応力緩和層26は,基板10を含む半導体チップの熱膨張係数と半導体チップが搭載される基板等との熱膨張係数との差によって生ずる応力を緩和するために設けられるものであり,該応力緩和層26の上に形成される再配置配線32は可撓性を具備すると解されるから(再配置配線32が可撓性をもたないのでは,応力を緩和することができないはずである),引用発明の「応力緩和層26」及び「再配置配線32」は,本願補正発明の「応力緩和部」に相当する。 したがって,本願補正発明と引用発明は,本願補正発明の表記にしたがえば, 「第1の面と,前記第1の面の裏面である第2の面とを備えており,前記第1の面と前記第2の面とを貫通する第1の貫通電極を有する半導体基板と,前記半導体基板の前記第1の面上に搭載され,前記第1の貫通電極と電気的に接続された回路素子を有する半導体チップと,前記半導体基板の前記第2の面上に形成されており,前記半導体基板の前記第1の貫通電極と電気的に接続し,かつ,可撓性を具備する第1の導電体を備えた応力緩和部と,前記応力緩和部上に,前記第1の導電体と接続された外部接続端子とを有し,前記第1の導電体は,前記第1の貫通電極よりも前記半導体基板の中心側に配置され,前記半導体基板に搭載される前記半導体チップのサイズを,前記半導体基板の第1の面よりも小さくした半導体装置。」 の点で一致し,次の点で相違する。 [相違点1] 本願補正発明は,半導体基板の第1の面に形成され,半導体基板の第1の貫通電極と接続する第1の部分と,半導体チップの回路素子と電気的に接続された第2の部分とを備えた第1の導電膜を有し,第1の導電膜の配線幅は第1の貫通電極の直径よりも細いのに対して,引用発明では,基板10の裏面から露出した接続端子24と,半導体チップ60の電子回路に接続された接続端子54とは,直接接続されており,導電膜は介在していない点。 [相違点2] 本願補正発明の第1の導電体は,半導体基板の第2の面と対向し,第1の貫通電極と電気的に接続された第3の面と,第3の面の裏面であり,外部接続端子と接続された第4の面と,第3の面と第4の面とを繋ぐ側面とを備えるのに対して,引用発明の再配置配線32は,そのような構成を備えるといえるか否か明らかでない点。 相違点1について検討する。 半導体チップの電極と基板を貫通するビア(貫通電極)とを配線パターン(導電膜)を介して電気的に接続することは,引用例4及び引用例5に示されるように,従来からよく知られており,貫通電極に接続される配線パターンの幅を該貫通電極の直径より小さくすることも,引用例2及び引用例3に示されるように,従来からよく知られている。引用例1には,半導体チップ60の接続端子54が基板10の接続端子24の真上に位置する実施例が記載されているが(図16),このような配置でなければならないというものではない(必須の要件ではない)。引用発明において,基板10を貫通する接続端子24と半導体チップ60を貫通する接続端子54が上下方向に整列しない構成とする場合,両接続端子を配線パターン(導電膜)を介して接続し,該配線パターンの幅を基板10の接続端子24の直径より小さくすることは,上記周知技術を参酌することにより,当業者が容易に想到し得たことである。 相違点2について検討する。 相違点2に係る本願補正発明の構成は,本願の図2に示される柱状の導電体に対応するもの(明細書の段落【0011】及び【0012】参照)であるのか,本願の図4に示される可撓性を有する導電体に対応するもの(明細書の段落【0026】参照)であるのか,あるいは両者に対応するものであるのか,必ずしも明確ではないが,図4に示されるような導電体を含むのであれば,引用発明の再配置配線32も,可撓性を具備すると解され,かつ,接続端子24に接続される面とバンプ36に接続される面とを繋ぐ側面を備えると解し得るから,相違点2は実質的な相違点とはいえない(同様なものは,引用例6にも記載されており,周知技術に過ぎない構成ともいえる)。また,図2に示されるような柱状の導電体を含むのであれば,応力を緩和する作用をもつ柱状の導電体(柱状電極)は,引用例7及び引用例8に示されるように,従来からよく知られており,相違点2に係る本願補正発明の構成は,この周知技術を参酌することにより,当業者が容易に想到し得たことである。 以上のことから,本願補正発明は,引用発明及び周知技術に基づいて,当業者が容易に発明をすることができたものであるので,特許法第29条第2項の規定により,特許出願の際独立して特許を受けることができない。 4.小括 以上のとおりであるから,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので,同法159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第4.本願発明 本件補正は,上記のとおり却下されたので,本願の請求項5に係る発明は,平成22年6月7日付けで補正された特許請求の範囲の請求項5に記載された事項により特定される次のとおりのものである(以下「本願発明」という。)。 「【請求項5】 請求項1?4のいずれか一つに記載の半導体装置であって,前記配線基板が半導体材料で構成されていることを特徴とする半導体装置。」 ここで,請求項5が引用する請求項1の記載は,前記「第3」の「1.本件補正の概要」に記載したとおりである。 第5.引用刊行物 原査定の拒絶の理由に引用された刊行物及びその記載事項は,前記「第3」の「2.引用刊行物」の「(1)」から「(3)」までに記載したとおりである。 第6.対比・判断 「半導体基板」は,半導体材料で構成された配線基板のことであるから,本願発明は,実質的に,本願補正発明から,前記「第3」の「1.本件補正の概要」に記載した限定のうち,「第1の導電体」についての限定を外したものに相当する。 してみると,本願補正発明が,前記「第3」の「3.対比・判断」に記載したとおり,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,本願発明も,同様の理由で当業者が容易に発明をすることができたものである。 第7.むすび 以上のとおり,本願発明は,引用発明及び周知技術に基づいて当業者が容易に発明できたものであって,特許法第29条第2項の規定により特許を受けることができないから,本願は拒絶されるべきものである。 したがって,原査定は妥当であり,結論のとおり審決する。 |
| 審理終結日 | 2013-01-09 |
| 結審通知日 | 2013-01-15 |
| 審決日 | 2013-01-29 |
| 出願番号 | 特願2005-98591(P2005-98591) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
P 1 8・ 575- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 山本 雄一 |
| 特許庁審判長 |
千馬 隆之 |
| 特許庁審判官 |
杉浦 貴之 小関 峰夫 |
| 発明の名称 | 半導体装置及びその製造方法 |
| 代理人 | 福田 浩志 |
| 代理人 | 加藤 和詳 |
| 代理人 | 中島 淳 |