ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1273787 |
| 審判番号 | 不服2012-733 |
| 総通号数 | 162 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2013-06-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2012-01-13 |
| 確定日 | 2013-05-07 |
| 事件の表示 | 特願2001-113781「CMOSイメージセンサー及びその製造方法」拒絶査定不服審判事件〔平成14年 1月18日出願公開、特開2002- 16243〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成13年4月12日(パリ条約による優先権主張2000年4月28日、大韓民国)の出願であって、平成23年5月30日付けの拒絶理由通知に対して、同年8月25日に手続補正書及び意見書が提出されたが、同年9月12日付けで拒絶査定がなされ、それに対して、平成24年1月13日に拒絶査定に対する審判請求がなされたものである。 2.本願発明 本願の請求項1に係る発明(以下「本願発明」という。)は、平成23年8月25日になされた手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1に記載されている事項により特定される以下のとおりのものである。 「【請求項1】 第1領域と該第1領域に隣接した第2領域とを有して単位セル領域が半導体基板に構成され、 前記第1領域において表面からバルク部分へ、前記表面と交差する方向に形成される第1PDN領域と、該第1PDN領域の、前記表面から離れた内方部分から、前記第1PDN領域の形成方向と交差する方向へ延長されて、前記第2領域の表面から離れた内方部分に拡張形成される第2PDN領域と、を含んで構成されるPDN領域と、 前記第2PDN領域の上方において前記第2領域の表面内に形成されるフローティングディフュージョン領域及びリセット領域と、 を含むことを特徴とするCMOSイメージセンサー。」 3.引用刊行物に記載された発明 (3-1)原査定の拒絶の理由に引用され、本願の優先日前に日本国内において頒布された特開昭58-17785号公報(以下「引用刊行物」という。)には、第1及び2図とともに、以下の事項が記載されている。(なお、下線は、当審において付与したものである。以下、同じ。) 「本発明は固体撮像装置、特にMOS(Metal Oxide Semiconductor)型撮像素子に関するものである。」(第1頁左下欄第11?13行) 「第1図及び第2図は本実施例による撮像素子の構造を示すものである。 この撮像素子によれば、シリコンと格子定数が近似していてエネルギーギャツプが大きく、しかも電気抵抗の高い透明基板1を使用している。透明基板1としては、サフアイア、GaP等が挙げられる。そしてこの透明基板1上に、1層目のP型シリコンのエピタキシアル層2と2層目のP型シリコンのエピタキシアル層3とが順次成長せしめられ、これらのエピタキシアル層に受光部及び電気回路素子部が夫々設けられている。即ち、エピタキシアル層2と3との間に後述の方法でN^(+)型埋込み層4が比較的広めに形成され、この埋込み層4とエピタキシアル層2との接合によつて受光素子としてのPN接合ダイオード5が構成され、1画素のかなりの面積を占めている。また、エピタキシアル層3には、スイツチング用のMOSFET6が設けられ、そのN^(+)型ソース領域7はエピタキシアル層3の厚み方向に深く形成されていて埋込み層4にまで達している。エピタキシアル層3にはまた、時系列的にスキヤニング用の信号が加えられるポリシリコン、高融点金属のシリサイド(例えばMoSi_(2) )等のゲート電極8を間に、ソース領域7と対向してn^(+)型ドレイン領域9が形成され、このドレイン領域にコンタクトされたアルミニウムの信号取込み線10によつて各画素の信号が取出される。従つて、基板1の側から光11が画素内に入射すると、このエネルギーによつて発生したキヤリアがPN接合ダイオード5を介して埋込み層4に集まり、この電気信号がMOSFET6のゲート電極8に加わるゲート電圧で生じるチヤネルを介してソース領域7からドレイン領域9へ選択的に送出され、アルミニウム配線10から出力として取り出されることになる。各画素は第1図に示すように同一パターンのものが規則的に配列されており、各画素間はエピタキシアル層2及び3を貫通したN^(+)アイソレーシヨン領域12によつて互いに分離されている。」(第2頁左上欄第3行?同頁右上欄第20行) (3-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「GaPからなる透明基板1と、 前記透明基板1上に、1層目のP型シリコンのエピタキシアル層2と2層目のP型シリコンのエピタキシアル層3とが順次成長せしめられ、前記エピタキシアル層2と前記エピタキシアル層3との間に形成されたN^(+)型埋込み層4と、 前記エピタキシアル層3に設けられたスイツチング用のMOSFET6であって、そのN^(+)型ソース領域7は前記エピタキシアル層3の厚み方向に深く形成されていて前記埋込み層4にまで達しており、そのn^(+)型ドレイン領域9にはアルミニウムの信号取込み線10がコンタクトされたMOSFET6と、 からなり、 前記埋込み層4と前記エピタキシアル層2との接合によつて受光素子としてのPN接合ダイオード5が構成されたMOS型撮像素子。」 4.対比 (4-1)刊行物発明の「GaPからなる透明基板1」及び「前記透明基板1上に、」「順次成長せしめられ」た「1層目のP型シリコンのエピタキシアル層2と2層目のP型シリコンのエピタキシアル層3」は、併せて本願発明の「半導体基板」に相当する。そして、引用刊行物の「各画素は第1図に示すように同一パターンのものが規則的に配列されており、各画素間はエピタキシアル層2及び3を貫通したN^(+)アイソレーシヨン領域12によつて互いに分離されている。」(第2頁右上欄第16?20行)という記載及び第1図から、刊行物発明の「MOS型撮像素子」が形成された領域は、撮像素子の画素を構成するものであって、本願発明の「単位セル領域」に相当し、その内、「N^(+)型ソース領域7」及び「N^(+)型埋込み層4」が形成された領域は、各々本願発明の「第1領域」及び「第2領域」に相当する。 (4-2)刊行物発明の「エピタキシアル層3の厚み方向に深く形成されていて」「埋込み層4にまで達して」いる「N^(+)型ソース領域7」は、「P型シリコンのエピタキシアル層3」との接合によって、多少なりとも、受光素子としての動作をすることは明らかであるから、本願発明の「第1領域において表面からバルク部分へ、前記表面と交差する方向に形成される第1PDN領域」に相当する。また、刊行物発明の「エピタキシアル層2と」「エピタキシアル層3との間に形成されたN^(+)型埋込み層4」は、「第1PDN領域の、」「表面から離れた内方部分から、前記第1PDN領域の形成方向と交差する方向へ延長されて、」「第2領域の表面から離れた内方部分に拡張形成される第2PDN領域」に相当する。 (4-3)刊行物発明の「MOS型撮像素子」と本願発明の「CMOSイメージセンサー」とは、「イメージセンサー」という点で共通する。 (4-4)そうすると、本願発明と刊行物発明とは、 「第1領域と該第1領域に隣接した第2領域とを有して単位セル領域が半導体基板に構成され、 前記第1領域において表面からバルク部分へ、前記表面と交差する方向に形成される第1PDN領域と、該第1PDN領域の、前記表面から離れた内方部分から、前記第1PDN領域の形成方向と交差する方向へ延長されて、前記第2領域の表面から離れた内方部分に拡張形成される第2PDN領域と、を含んで構成されるPDN領域と、 を含むことを特徴とするイメージセンサー。」 である点で一致し、次の点で相違する。 (相違点)本願発明では、「前記第2PDN領域の上方において前記第2領域の表面内に形成されるフローティングディフュージョン領域及びリセット領域」「を含む」「CMOSイメージセンサー」であるのに対して、刊行物発明では、「n^(+)型ドレイン領域9」を有する「MOS型撮像素子」である点。 5.判断 (5-1)以下、上記相違点について、検討する。 PN接合フォトダイオード、フローティングディフュージョン領域、リセット領域を含むCMOSイメージセンサは、以下の周知例1、2に記載されているように、従来から周知である。 (ア)周知例1 本願の優先日前に日本国内において頒布された特開平11-317512号公報には、図3とともに、以下の事項が記載されている。 「【0001】 【発明の属する技術分野】本発明はイメージセンサー及びその製造方法に関し、特にサブミクロン(submicron)CMOS(complementary metal oxide semiconductor)技術を使用して集積化したCMOSイメージセンサーの単位画素構造及びその製造方法に関するものである。」 「【0007】したがって、CMOS製造技術とCCD技術を組合してトランジスター(Transistor)によるスイチング(Switching)方式で信号を検出するAPS(active pixel sensor)がたくさん提案されている。この中で代表的な技術に対して言及する。」 「【0010】図3は米国特許No.5,625,210でLeeなどが提案したAPS(active pixel sensor)の断面図で、ここではよく知らされたピンドフォトダイオード(Pinned photodiode)と共に集積化されたAPS(active pixel sensor)を開示している。 【0011】図3のAPSは光電荷を集めるためにピンドフォトダイオード(PPD)を使用していて、ピンドフォトダイオード(PPD)により生成された光電荷を出力ノードのフローティングN_(+)接合(37)に運送するためにチャンネル領域に低濃度ドーピング領域のN_(-)領域(36)を持つトランスファーゲート(Tx)(35a)を使用している。また、上記N_(+)接合(37)を自身の一側接合として持って電源電圧VDDが接続されたN_(+)接合(38)を他側接合として持つリセットゲート(35b)を具備している。ピンドフォトダイオード(PPD)はP型基板(31)上に成長されたP_(-)エピ(epi)層(32)にイオン注入を実施してN_(+)領域(33)とP_(+)領域(34)を形成することにより製造される。未説明の図面符号39はフィールド酸化膜を表して35a、35b、35cは各々トランジスターのゲートを表す。」 ここで、「フローティングN_(+)接合(37)」及び「N_(+)接合(38)」は、各々本願発明の「フローティングディフュージョン領域」及び「リセット領域」に相当する。 (イ)周知例2 本願の優先日前に日本国内において頒布された特開2000-58809号公報には、図1及び2とともに、以下の事項が記載されている。 「【0001】 【発明の属する技術分野】本発明は、一般に固体光センサおよび撮像素子に関し、特に能動画素センサ(アクティブ・ピクセル・センサ:APS)と称する撮像素子に関する。 【0002】 【従来の技術】能動画素センサ(APS)は、各画素が光検知手段と、リセット手段と、電荷転送手段と、電荷-電圧変換手段と、増幅器全体またはその一部とを含む固体撮像素子である。APS装置は、撮像素子の各線すなわち行が選択されてから、列選択信号を用いて読み出される(それぞれ記憶装置のワードおよびビット線に似ている)ような態様で操作されてきた。従来の装置では、ある行の画素内の種々のノードに対する接続またはコンタクトは、それらがある行における同じ電子ノードであっても、画素ごとに行われている(図1参照)。」 「【0010】 【発明の実施の形態】理解しやすくするために、各図面に共通する同一の要素を示すのに、可能な場合には同一の参照番号を使用する。 【0011】(省略)本発明の第1の部分は、概念的に以下のように説明できる。すなわち、相関二重サンプリングを行って読み出しノイズおよびオフセットノイズを抑えるためには、光検出器(PD)14の信号電荷がフローティング拡散部(FD)12に転送される前に、フローティング拡散部12をリセットしなくてはならない。従来は、リセットレベルをサンプル・ホールドする直前に別個の信号をリセットゲート(RG)16に与えることでこれを行っていたが、リセット信号のサンプル・ホールドの直前ではなくそれよりもある適度な時間だけ早くリセットを行っても、同じ結果が得られる。(省略) 【0012】図1の画素を使用するセンサに対する行タイミング信号が図2に示され、6行の画像センサの動作を示している。画像センサ全体はリセット状態から始まり、転送ゲート(TG)11およびリセットゲート16はすべてオンである。(省略)」 「【符号の説明】 10,20,30,40,50 画素、11,21,31,41,51 転送ゲート、12,22,32,42,52 フローティング拡散部、13,23,33,43 転送ゲートバス、14,24,34,44,54 光検出器、15,45,55 リセットゲートバス、16,26,36,46,56 リセットゲート、17,27,37,47,57 行選択ゲートバス、18,28,38,48,58 行選択ゲート、19,29,39,49,59 信号トランジスタ。」 ここで、「フローティング拡散部12」及び「リセットゲート(RG)16」における「VDD」に接合された端部は、各々本願発明の「フローティングディフュージョン領域」及び「リセット領域」に相当する。 そうすると、刊行物発明において、PDN領域で検出されたキャリアを読み出すための回路として、上記周知のCMOSイメージセンサにおける回路を採用することにより、本願発明の第2PDN領域に相当する埋込み層4の上方に形成する構成として、n^(+)型ドレイン領域9に換えて、本願発明のように、フローティングディフュージョン領域及びリセット領域を含むものとすることは、当業者が容易になし得たことである。 したがって、上記相違点は、当業者が容易になし得た範囲に含まれる程度のものである。 (5-2)まとめ 以上検討したとおり、本願発明と刊行物発明との相違点は、周知技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2012-12-03 |
| 結審通知日 | 2012-12-04 |
| 審決日 | 2012-12-19 |
| 出願番号 | 特願2001-113781(P2001-113781) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 恩田 春香、瀧内 健夫 |
| 特許庁審判長 |
池渕 立 |
| 特許庁審判官 |
小野田 誠 近藤 幸浩 |
| 発明の名称 | CMOSイメージセンサー及びその製造方法 |
| 代理人 | 松島 鉄男 |
| 代理人 | 奥山 尚一 |
| 代理人 | 有原 幸一 |