• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない。 H01L
管理番号 1274958
審判番号 不服2012-8744  
総通号数 163 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-07-26 
種別 拒絶査定不服の審決 
審判請求日 2012-05-14 
確定日 2013-06-06 
事件の表示 特願2005-141778「半導体装置」拒絶査定不服審判事件〔平成18年11月24日出願公開,特開2006-319213〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成17年5月13日の出願であって,平成23年11月11日付けで拒絶理由が通知され,平成24年1月16日に手続補正がされ,同年2月6日に拒絶査定がされ,これに対して同年5月14日に審判請求がされるとともに手続補正がされ,その後,同年7月24日付けで審尋がされ,同年9月28日に回答書が提出されたものである。

第2 手続補正の却下の決定
[手続補正の却下の決定の結論]
平成24年5月14日にされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1 本件補正の内容
本件補正は,補正前の特許請求の範囲の請求項1?8を補正して,補正後の特許請求の範囲の請求項1?6とするとともに明細書を補正するものであり,特許請求の範囲は補正の前後で以下のとおりである。

〈補正前〉
「【請求項1】
シリコンよりもバンドギャップが広い半導体材料でできている半導体素子部の表側の主面に,少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,かつ厚さが50μm以上である金属電極が接触した構成のパワースイッチング用nチャンネル電界効果トランジスタと,
負荷短絡時に前記電界効果トランジスタを流れる飽和電流を所定の電流値以下に制限する過電流制限手段と,
前記金属電極に面接合する金属配線と,
を備え,
前記金属電極は,ソース電極であり,
前記電界効果トランジスタは,前記半導体素子部の一方の主面に設けられた前記ソース電極およびゲート電極と,前記半導体素子部の他方の主面に設けられたドレイン電極とを有する縦型の電界効果トランジスタであることを特徴とする半導体装置。
【請求項2】
前記過電流制限手段は,前記電界効果トランジスタのソース-ドレイン間絶対最大定格電圧Vbに対して,ソース-ドレイン間の電源電圧Vdｓ(maｘ)が(2/3)Vbであり,ゲート-ソース間電圧Vgｓが定常オン状態のゲート電圧であるとき,ドレイン飽和電流Jd(ｓaｔ)が1.0×10^(6)/Vbよりも小さくなるように制限することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記過電流制限手段は,前記電界効果トランジスタと同一の半導体基板上に形成され,かつ前記電界効果トランジスタと並列に接続された電流検出用トランジスタを有し,該電流検出用トランジスタを流れる電流が大きくなると前記電界効果トランジスタのゲート電圧を低くすることにより,前記電界効果トランジスタの発生損失を,前記ドレイン飽和電流Jd(ｓaｔ)が1.0×10^(6)/Vdｓ(maｘ)よりも小さくなるように抑制することを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記過電流制限手段は,前記電流検出用トランジスタを除いて,前記半導体基板よりも熱伝導率が悪い材料により前記電界効果トランジスタから物理的に分離されていることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記半導体素子部は,SiC,GaN,AlGaN,ZnOおよびダイアモンドのいずれか一つ,または二つ以上の組み合わせでできていることを特徴とする請求項1?3のいずれか一つに記載の半導体装置。
【請求項6】
前記金属電極は,前記半導体素子部の表側の主面と接触する層がアルミニウムまたはアルミニウム合金でできており,前記半導体素子部の表側の主面と接触する層にAl,Ti,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできている層が接触することを特徴とする請求項1?4のいずれか一つに記載の半導体装置。
【請求項7】
シリコンよりもバンドギャップが広い半導体材料でできている半導体素子部と,前記半導体素子部の一方の主面に設けられたソース電極およびゲート電極と,前記半導体素子部の他方の主面に設けられたドレイン電極とを有する縦型の電界効果トランジスタと,
負荷短絡時に前記電界効果トランジスタを流れる飽和電流を制限する過電流制限手段と,
を備え,
前記過電流制限手段は,前記電界効果トランジスタのソース-ドレイン間絶対最大定格電圧Vbに対して,ソース-ドレイン間の電源電圧Vdｓ(maｘ)が(2/3)Vbであり,ゲート-ソース間電圧Vgｓが定常オン状態のゲート電圧であるとき,ドレイン飽和電流Jd(ｓaｔ)が3.6×10^(5)/Vb以上で,かつ1.0×10^(6)/Vbよりも小さくなるように制限することを特徴とする半導体装置。
【請求項8】
前記過電流制限手段は,前記電界効果トランジスタと同一の半導体基板上に形成され,かつ前記電界効果トランジスタと並列に接続された電流検出用トランジスタを有し,該電流検出用トランジスタを流れる電流が大きくなると前記電界効果トランジスタのゲート電圧を低くすることにより,前記電界効果トランジスタの発生損失を,前記ドレイン飽和電流Jd(ｓaｔ)が1.0×10^(6)/Vdｓ(maｘ)よりも小さくなるように抑制することを特徴とする請求項7に記載の半導体装置。」

〈補正後〉
「【請求項1】
シリコンよりもバンドギャップが広いSiC,GaN,AlGaN,ZnOおよびダイアモンドのいずれか一つ,または二つ以上の組み合わせの半導体材料でできている半導体素子部の表側の主面に,少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ厚さが50μm以上である金属電極が接触した構成のパワースイッチング用nチャンネル電界効果トランジスタと,
負荷短絡時に前記電界効果トランジスタを流れる飽和電流を所定の電流値以下に制限する過電流制限手段と,
前記金属電極に面接合する金属配線と,
を備え,
前記金属電極は,ソース電極であり,
前記電界効果トランジスタは,前記半導体素子部の一方の主面に設けられた前記ソース電極およびゲート電極と,前記半導体素子部の他方の主面に設けられたドレイン電極とを有する縦型の電界効果トランジスタであることを特徴とする半導体装置。
【請求項2】
前記過電流制限手段は,前記電界効果トランジスタのソース-ドレイン間絶対最大定格電圧Vbに対して,ソース-ドレイン間の電源電圧Vdｓ(maｘ)が(2/3)Vbであり,ゲート-ソース間電圧Vgｓが定常オン状態のゲート電圧であるとき,ドレイン飽和電流Jd(ｓaｔ)が1.0×10^(6)/Vdｓ(maｘ)よりも小さくなるように制限することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記過電流制限手段は,前記電界効果トランジスタと同一の半導体基板上に形成され該電界効果トランジスタと並列に接続された電流検出用トランジスタを有し,該電流検出用トランジスタを流れる電流が大きくなると前記電界効果トランジスタのゲート電圧を低くすることにより,前記電界効果トランジスタの発生損失を,前記ドレイン飽和電流Jd(ｓaｔ)が1.0×10^(6)/Vdｓ(maｘ)よりも小さくなるように抑制することを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記過電流制限手段は,前記電流検出用トランジスタを除いて,前記半導体基板よりも熱伝導率が悪い材料により前記電界効果トランジスタから物理的に分離されていることを特徴とする請求項3に記載の半導体装置。
【請求項5】
シリコンよりもバンドギャップが広いSiC,GaN,AlGaN,ZnOおよびダイアモンドのいずれか一つ,または二つ以上の組み合わせの半導体材料でできている半導体素子部と,前記半導体素子部の一方の主面に設けられたソース電極およびゲート電極と,前記半導体素子部の他方の主面に設けられたドレイン電極とを有する縦型の電界効果トランジスタと,
負荷短絡時に前記電界効果トランジスタを流れる飽和電流を制限する過電流制限手段と,
を備え,
前記ソース電極は,少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ全体の厚さが50μm以上の多層構造の金属電極であり,
前記過電流制限手段は,前記電界効果トランジスタのソース-ドレイン間絶対最大定格電圧Vbに対して,ソース-ドレイン間の電源電圧Vdｓ(maｘ)が(2/3)Vbであり,ゲート-ソース間電圧Vgｓが定常オン状態のゲート電圧であるとき,ドレイン飽和電流Jd(ｓaｔ)が3.6×10^(5)/Vb以上で,かつ1.0×10^(6)/Vdｓ(maｘ)よりも小さくなるように制限することを特徴とする半導体装置。
【請求項6】
前記過電流制限手段は,前記電界効果トランジスタと同一の半導体基板上に形成され,かつ前記電界効果トランジスタと並列に接続された電流検出用トランジスタを有し,該電流検出用トランジスタを流れる電流が大きくなると前記電界効果トランジスタのゲート電圧を低くすることにより,前記電界効果トランジスタの発生損失を,前記ドレイン飽和電流Jd(ｓaｔ)が1.0×10^(6)/Vdｓ(maｘ)よりも小さくなるように抑制することを特徴とする請求項5に記載の半導体装置。」

2 補正事項の整理
本件補正を整理すると以下のとおりとなる。
〈補正事項1〉
補正前の請求項1の「シリコンよりもバンドギャップが広い半導体材料」を,補正後の請求項1の「シリコンよりもバンドギャップが広いSiC,GaN,AlGaN,ZnOおよびダイアモンドのいずれか一つ,または二つ以上の組み合わせの半導体材料」とすること。
〈補正事項2〉
補正前の請求項1の「少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,かつ厚さが50μm以上である金属電極」を,補正後の請求項1の「少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ厚さが50μm以上である金属電極」とすること。
〈補正事項3〉
補正前の請求項2の「1.0×10^(6)/Vb」を,補正後の請求項2の「1.0×10^(6)/Vdｓ(maｘ)」とすること。
〈補正事項4〉
補正前の請求項3の「前記電界効果トランジスタと同一の半導体基板上に形成され,かつ前記電界効果トランジスタと並列に接続された」を,補正後の請求項3の「前記電界効果トランジスタと同一の半導体基板上に形成され該電界効果トランジスタと並列に接続された」とすること。
〈補正事項5〉
補正前の請求項5及び6を削除するとともに,補正前の請求項7及び8の請求項番号を繰上げて補正後の請求項5及び6とし,補正前の請求項8が請求項7を引用していたところ,補正後の請求項6は請求項5を引用するものとしたこと。
〈補正事項6〉
補正前の請求項7の「シリコンよりもバンドギャップが広い半導体材料」を,補正後の請求項5の「シリコンよりもバンドギャップが広いSiC,GaN,AlGaN,ZnOおよびダイアモンドのいずれか一つ,または二つ以上の組み合わせの半導体材料」としたこと。
〈補正事項7〉
補正前の請求項7の「ソース電極」について,補正後の請求項5において「前記ソース電極は,少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ全体の厚さが50μm以上の多層構造の金属電極であり,」との文言を追加すること。
〈補正事項8〉
補正前の請求項7の「1.0×10^(6)/Vb」を,補正後の請求項5の「1.0×10^(6)/Vdｓ(maｘ)」とすること。

3 補正の目的の適否及び新規事項の追加の有無についての検討
〈補正事項1及び6について〉
補正事項1及び6は,補正前の各請求項の発明特定事項である「シリコンよりもバンドギャップが広い半導体材料」について,材料を具体的に限定するものであるから,特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる特許請求の範囲の減縮を目的とするものである。
そして,「シリコンよりもバンドギャップが広い半導体材料」が,「SiC,GaN,AlGaN,ZnOおよびダイアモンドのいずれか一つ,または二つ以上の組み合わせ」であることは,本願の願書に最初に添付した明細書,特許請求の範囲又は図面(以下「当初明細書等」という。)の段落【0018】及び【0025】に記載されているから,上記各補正事項は,特許法第17条の2第3項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)に規定する要件を満たすものである。

〈補正事項2について〉
補正事項2は,補正前の請求項1の発明特定事項である「少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,かつ厚さが50μm以上である金属電極」について,その構造及び材料を具体的に限定するものであるから,特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。
そして,「シリコンよりもバンドギャップが広い半導体材料」が,「少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ厚さが50μm以上である金属電極」であることは,当初明細書等の段落【0030】に記載されているから,上記補正事項は,特許法第17条の2第3項に規定する要件を満たすものである。

〈補正事項3及び8について〉
補正事項3は,補正前の請求項2及び7の「Vb」を,補正後の請求項2及び5の「Vdｓ(maｘ)」として誤記を訂正するものであるから,特許法第17条の2第4項第3項に掲げる誤記の訂正を目的とするものである。
そして,「1.0×10^(6)/Vdｓ(maｘ)」とすることは,当初明細書等の段落【0040】及び【0041】の記載から明らかであるから,上記補正事項は,特許法第17条の2第3項に規定する要件を満たすものである。

〈補正事項4について〉
補正事項4は,補正前の請求項3の「,かつ前記電界効果トランジスタと」を補正後の請求項3の「該電界効果トランジスタと」して誤記を訂正するものであるから,特許法第17条の2第4項第3号に掲げる誤記の訂正を目的とするものである。
そして,「前記電界効果トランジスタと同一の半導体基板上に形成され該電界効果トランジスタと並列に接続された」とすることは,当初明細書等の段落【0048】の記載から明らかであるから,上記補正事項は,特許法第17条の2第3項に規定する要件を満たすものである。

〈補正事項5について〉
補正事項5は,特許法第17条の2第4項第1号に掲げる請求項の削除を目的とするものである。
そして,当該請求項の削除が,特許法第17条の2第3項に規定する要件を満たすことは明らかである。

〈補正事項7〉
補正事項7は,補正前の請求項7の発明特定事項である「ソース電極」について,その構造及び材料を具体的に限定するものであるから,特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。
そして,「前記ソース電極は,少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ全体の厚さが50μm以上の多層構造の金属電極であ」ることは,当初明細書等の段落【0030】に記載されているから,上記補正事項は,特許法第17条の2第3項に規定する要件を満たすものである。

上記のとおり,本件補正は,特許請求の範囲の減縮を目的とするものを含むから,以下,本件補正後の特許請求の範囲に記載された発明が,特許出願の際独立して特許を受けることができるものか(平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項に規定する独立特許要件を満たすか)どうかを,補正後の請求項1に係る発明について検討する。

4 独立特許要件についての検討
以下においては,本願明細書の記載が特許法第36条第4項の規定を満たすものであるか否かについて検討する。
(1)本願補正発明
本件補正後の請求項1に係る発明は,本件補正により補正された明細書,特許請求の範囲及び図面の記載から見て,その請求項1に記載された事項により特定される以下のとおりのものである。(再掲。以下「本願補正発明」という。)
「【請求項1】
シリコンよりもバンドギャップが広いSiC,GaN,AlGaN,ZnOおよびダイアモンドのいずれか一つ,または二つ以上の組み合わせの半導体材料でできている半導体素子部の表側の主面に,少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ厚さが50μm以上である金属電極が接触した構成のパワースイッチング用nチャンネル電界効果トランジスタと,
負荷短絡時に前記電界効果トランジスタを流れる飽和電流を所定の電流値以下に制限する過電流制限手段と,
前記金属電極に面接合する金属配線と,
を備え,
前記金属電極は,ソース電極であり,
前記電界効果トランジスタは,前記半導体素子部の一方の主面に設けられた前記ソース電極およびゲート電極と,前記半導体素子部の他方の主面に設けられたドレイン電極とを有する縦型の電界効果トランジスタであることを特徴とする半導体装置。」

(2) 本願明細書の記載事項
平成24年5月14日にされた手続補正により補正された本願明細書には,以下の記載がある。

ア 「【発明が解決しようとする課題】
【0011】
しかしながら,ワイドバンドギャップ半導体を用いたIGBTやFETでは,Nドリフト層の厚さを約1/10にすることができるが,それによって負荷短絡時にNドリフト層内における単位体積あたりのジュール発熱が10倍になるため,負荷短絡電流による損失がもたらす温度上昇が著しくなる。ワイドバンドギャップ半導体材料は,理論的には1000℃以上の温度でも半導体動作を失わないので,半導体部分については特に問題はない。しかし,電極材料に用いられる金属の温度耐性が問題となる。
【0012】
例えば,ワイドバンドギャップ半導体を用いたFETの金属電極にアルミニウム(Al)を用いる場合,半導体とアルミニウム電極の境界面の温度がアルミニウムの融点,すなわち660℃を超えないようにしなければならない。660℃を超えると,素子破壊が生じなくても,アルミニウム電極の溶融が起こり,電極の信頼性に重大な問題を生じる。従って,ワイドバンドギャップ半導体を用いる場合には,Siを用いる場合とは異なる放熱設計や損失制御を行う必要があり,金属電極と半導体の境界面がある一定の温度以下になるように,負荷短絡時の発生損失と放熱条件を設定しなければならない。
【0013】
この発明は,上述した従来技術による問題点を解消するため,ワイドバンドギャップ半導体に接する金属電極の信頼性が高い半導体装置を提供することを目的とする。また,十分な負荷短絡耐量を有する半導体装置を提供することを目的とする。」

イ 「【0022】
この発明によれば,ワイドバンドギャップ半導体でできている半導体素子部の表側の面に50μm以上の厚さを有する金属電極が接触していることによって,素子表面側の放熱効果が向上し,金属電極の,ワイドバンドギャップ半導体に接する部分の温度がその接する部分の金属の融点よりも低くなるので,金属電極の,ワイドバンドギャップ半導体に接する部分が溶融するのを防ぐことができる。また,過電流制限手段が負荷短絡時に流れる飽和電流を抑えることによって,短絡エネルギーを適切に制限することができるので,必要な負荷短絡耐量を確保できるとともに,金属電極の,ワイドバンドギャップ半導体に接する部分が溶融するのを防ぐことができる。
【発明の効果】
【0023】
本発明にかかる半導体装置によれば,ワイドバンドギャップ半導体を用いて構成され,かつワイドバンドギャップ半導体に接する金属電極の信頼性が高い半導体装置が得られるという効果を奏する。また,ワイドバンドギャップ半導体を用いて構成され,かつ十分な負荷短絡耐量を有する半導体装置が得られるという効果を奏する。」

ウ 「【0024】
以下に添付図面を参照して,この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。図2は,本発明にかかる半導体装置の構成の一例を示す断面図である。図2に示すように,ドレイン電極11,支持基板12の上にドリフト層となる第1の半導体層13が積層され,この第1の半導体層13の上にｐベース層となる第2の半導体層14が積層されている。この第2の半導体層14に半導体素子の表面構造部が作製される。半導体素子の種類については特に限定しないが,ここでは一例として縦型のパワーMOSFET(金属-酸化膜-半導体構造を有する絶縁ゲート型電界効果トランジスタ)とする。
【0025】
例えば,半導体材料としてSiCを用いて,絶対定格が1200VであるFETを作製する場合には,第1の半導体層13の厚さはおよそ15μmであればよい。支持基板12の厚さは,特に限定しないが,ここでは85μmであるとし,半導体領域全体の厚さが100μmになるようにする。なお,SiCに限らず,GaNやZnO(酸化亜鉛)やダイアモンドなどの他のワイドバンドギャッブ半導体材料を用いた場合も,同様の構成とすることができる。
【0026】
第2の半導体層14はｐ型の不純物層でできている。第2の半導体層14の表面から第2の半導体層14を貫通して,第1の半導体層13に達するトレンチ15が形成されている。トレンチ15の底は,第1の半導体層13と第2の半導体層14の界面よりも深くなっている。トレンチ15の内面にはゲート絶縁膜16が形成されており,さらにその内側はゲート電極17で埋められている。
【0027】
ゲート絶縁膜16は,例えば二酸化ケイ素(SiO_(2)),窒化ケイ素(Si_(3)N_(4)),窒化アルミニウム(AlN),酸化マグネシウム(MgO)または酸化ハフニウム(HfO_(2))などでできている。ゲート電極17は,ポリシリコンや,アルミニウム(Al),ニッケル(Ni),チタン(Ti),タングステン(W),モリブデン(Mｏ),白金(Pｔ),パラジウム(Pd),クロム(Cｒ),イリジウム(Iｒ),金(Aｕ),銀(Ag)もしくは亜鉛(Zn)などの金属またはそれらの合金やシリサイドなどでできている。
【0028】
第2の半導体層14においてトレンチ15の外側には,ソース領域となるn型の不純物拡散領域18が形成されている。また,第2の半導体層14においてn型不純物拡散領域18の隣にはｐ型の不純物拡散領域19が形成されている。ゲート電極17は絶縁膜20により覆われており,n型不純物拡散領域18とｐ型不純物拡散領域19の両方に接触するソース電極21から絶縁されている。
【0029】
図3は,上述した縦型半導体素子にドレイン配線とソース配線が接続された状態を示す断面図である。図3において,符号10で示す半導体素子部には,例えば図2に示すFETの支持基板12,第1の半導体層13,第2の半導体層14,ゲート絶縁膜16,ゲート電極17,n型の不純物拡散領域18,ｐ型の不純物拡散領域19および層間絶縁膜20が形成されている。従って,この半導体素子部10の表側および裏側の面にそれぞれソース電極21およびドレイン電極11が形成されている。
【0030】
ソース電極21は,多層構造になっており,全体の厚さは50μm以上である。ソース電極21の,少なくとも半導体素子部10の表側の面と接触する部分は,AlまたはAl合金でできている。このAlまたはAl合金でできた層の上には,Ti,Ni,Cｕ(銅),Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金が,スパッタや真空蒸着法により形成されている。ソース電極21の,半導体素子部10と接触する部分の層の厚さは,数μm程度,例えば3?7μmである。
【0031】
ソース電極21の表面には,例えば50μm以上の厚さを有する板状のソース配線22が接合されている。ソース電極21とソース配線22の接合は,面接合である。ソース配線22は,Al,Ti,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできている。また,ドレイン電極11は,ドレイン配線23に接続されている。ドレイン配線23は,ソース配線22と同様の材料でできている。
【0032】
図3に示す構成のように,ソース電極21を50μm以上の厚さとし,ソース電極21にソース配線22を面接合させることによって,半導体素子部10で発生する熱をドレイン電極側からだけでなくソース電極側からも逃がすことができる。つまり,両面冷却構造となっている。それに対して,図4に示す従来のSiでできたFETやIGBTでは,3μm?7μmの厚さのソース電極121に数百μmφのボンディングワイヤ122を点で接合した構成であるため,半導体素子部110で発生した熱をドレイン電極111を介してドレイン配線123に逃がす片面冷却構造となっている。
【0033】
従って,図3に示す構成の方が従来構成よりも冷却効果が高い。これを確認するためのシミュレーション結果を図5に示す。図5には,V_(CC)=800Vにおける負荷短絡時のソース-ドレイン間電圧V_(DS),ドレイン電流I_(D)および構造内の温度上昇の最高値T_(max)が示されている。ここでは,半導体材料としてSiCを用いている。
【0034】
図5において,実施例(銅板)とあるのは,図3に示す半導体装置のソース配線22として100μmの厚さの銅板を用いたものであり,比較例(Alワイヤー)とあるのは,図4に示す半導体装置である。図5より,例えば時間が6μ秒であるときのT_(max)を比較すると,実施例が約200Kであるのに対して,比較例は約400Kであり,実施例は比較例の約1/2であることがわかる。
【0035】
図6は,図5の場合と同様のシミュレーションを行ったときの,実施例および比較例の各半導体装置のある断面における温度上昇分布を示す図である。図6によれば,半導体と金属電極との境界面(図6では0μmの位置)の温度上昇は,実施例で約120Kであるのに対して,比較例では約450Kである。
【0036】
例えば,素子温度が200℃である場合に,このシミュレーションと同じ条件の負荷短絡が発生した場合を考える。この場合,実施例では,半導体と金属電極との境界面の温度は320℃までしか上昇しないので,電極材料のAlは溶融しない。つまり,金属電極は安定した状態を保っている。それに対して,比較例では,半導体と金属電極との境界面の温度が650℃になるため,電極材料のAlが溶融して素子の破壊が起こるおそれがある。
【0037】
また,図6に示す実施例の温度上昇分布より,半導体と金属電極との境界面から金属電極側に50μm離れた位置(図6では-50μmの位置)の温度が周囲の温度と同じになっていることかわかる。従って,半導体と金属電極との境界面の温度を低く保つためには,ソース電極21の厚さを50μm以上にするのが有効であることがわかる。以上の理由により,ソース電極21の厚さは50μm以上であるのが適当である。」

エ 「【0051】
以上説明したように,実施の形態によれば,半導体素子部10の表側の面に接するソース電極21が50μm以上の厚さを有することによって,素子表面側の放熱効果が向上し,ソース電極21の,半導体素子部10に接するAlの部分の温度がAlの融点よりも低くなるので,そのAlが溶融するのを防ぐことができる。また,過電流制限手段32が負荷短絡時に流れるドレイン飽和電流Jd(ｓaｔ)を抑えることによって,短絡エネルギーを適切に制限することができるので,必要な負荷短絡耐量を確保できるとともに,ソース電極21のAlの部分が溶融するのを防ぐことができる。」

(3)検討
ア 本願補正発明の発明特定事項としては,「少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,該アルミニウムまたはアルミニウム合金上にTi,Ni,Cｕ,Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金でできており,かつ厚さが50μm以上である金属電極」があり,特に,ここでの「厚さが50μm以上である」点について検討する。

イ 本願明細書において,金属電極の厚さを50μm以上とする理由が直接記載されているのは,上記(2)ウに摘記した段落【0037】における「図6に示す実施例の温度上昇分布より,半導体と金属電極との境界面から金属電極側に50μm離れた位置(図6では-50μmの位置)の温度が周囲の温度と同じになっていることかわかる。従って,半導体と金属電極との境界面の温度を低く保つためには,ソース電極21の厚さを50μm以上にするのが有効であることがわかる。以上の理由により,ソース電極21の厚さは50μm以上であるのが適当である。」との記載である。この記載によれば,図6に示す実施例の温度上昇分布において,半導体と金属電極との境界面から金属電極側に50μm離れた位置(図6では-50μmの位置)の温度が周囲の温度と同じになっていることから,金属電極の厚さを50μm以上としていることがわかる。

ウ ここで,本願の図6は,上記(2)ウに摘記した段落【0035】?【0036】の記載によれば,「図5の場合と同様のシミュレーションを行ったときの,実施例および比較例の各半導体装置のある断面における温度上昇分布を示す図」であるところ,図5は,上記(2)ウに摘記した段落【0033】には,「図3に示す構成の方が従来構成よりも冷却効果が高い。これを確認するためのシミュレーション結果を図5に示す」との記載とともに,「図5には,V_(CC)=800Vにおける負荷短絡時のソース-ドレイン間電圧V_(DS),ドレイン電流I_(D)および構造内の温度上昇の最高値T_(max)が示されている」と記載されている。

エ さらに,本願の図3については,上記(2)ウに摘記した段落【0029】の「図3は,上述した縦型半導体素子にドレイン配線とソース配線が接続された状態を示す断面図である」との記載によれば,本願の図2とともに,上記(2)ウに摘記した段落【0024】?【0028】に記載された縦型半導体素子にドレイン配線とソース配線が接続されたものであることがわかる。

オ 上記ア?エから,本願補正発明において金属電極の厚さを50μm以上とする根拠は,図2に示された縦型半導体素子にドレイン配線とソース配線が接続された,図3に示されるものについてシミュレーションを行い,図5及び図6に示される結果を得て,図6に示される温度上昇分布より,半導体と金属電極との境界面から金属電極側に50μm離れた位置の温度が周囲の温度と同じになることをもって定めたものと解される。
そして,本願補正発明は,他の発明特定事項とともに金属電極の厚さを50μm以上とする構成を含むによって,上記(2)ウに摘記した段落【0011】?【0013】に記載された「発明が解決しようとする課題」を解決しようとするものであるということができる。

カ ところで,本願の図2に示されるような縦型半導体素子において,負荷短絡時に流れる電流は,当該縦型半導体素子の具体的構造寸法によって変わるものである。例えば,本願図2において,素子全体の大きさは変えずに,トレンチの間隔をより大きなものとすると,ソース・ドレイン間においてゲート絶縁膜とｐベース層の界面に形成される電流経路(チャネル)が減ぜられて,素子全体において負荷短絡時に流れる電流もより少ないものとなり,それに伴い,負荷短絡時の前記縦型半導体素子における発熱量も少なくなることは明らかである。
それゆえ,本願の図5や図6に示される,温度上昇についてのシミュレーション結果を得るためには,負荷短絡時において流れる電流や発熱量を定めた上でシミュレーションを行う必要があることは明らかである。
ここで,本願明細書の記載を見ると,本願の図2に示された縦型半導体素子について,その具体的構造寸法の記載はなく,また,負荷短絡時において流れる電流や発熱量の具体的な数値の記載もない。しかしながら,上述のとおり,それらの値について設定しないことには,シミュレーション結果を得ることはできないから,本願の図5や図6に示される,温度上昇についてのシミュレーション結果は,負荷短絡時において流れる電流や発熱量について特定の数値を設定した上で得られたものといわざるを得ない。したがって,当該設定された特定の数値よりも負荷短絡時における発熱量が大きいものであれば,本願の図5や図6に示されるシミュレーション結果よりも,温度上昇が大きくなるものといえる。

キ そうすると,上記オのとおり,本願補正発明において金属電極の厚さを50μm以上とする根拠は,図6に示される実施例の温度上昇分布より,半導体と金属電極との境界面から金属電極側に50μm離れた位置の温度が周囲の温度と同じになることをもって定めたものであるところ,上記カのとおり,図6に示される,温度上昇についてのシミュレーション結果は,負荷短絡時において流れる電流や発熱量について特定の数値を設定した上で得られたものであり,例えば,当該設定された特定の数値よりも負荷短絡時における発熱量が大きいものであれば温度上昇がより大きなものとなるから,図6に示されるシミュレーション結果に基づけば,半導体と金属電極との境界面から金属電極側に50μm離れた位置の温度が周囲の温度と同じになるとしても,当該シミュレーション結果よりも温度上昇が大きなものとなると,同じ位置における温度は周囲温度よりも大きくなり,本願明細書の段落【0037】に記載されたように「半導体と金属電極との境界面の温度を低く保つ」ことができなくなり,本願明細書に記載された,発明が解決しようとする課題が解決できなくなることになる。

ク また,同様のことが,金属電極の構成についてもいえる。
金属電極における熱伝導の優劣によって,負荷短絡時の素子各部における温度上昇が変化することから,本願の図6に示された素子各部における温度上昇のシミュレーション結果を得るには,金属電極での具体的な熱伝導がどの程度のものであるかを設定する必要があることは明らかである。それゆえ,本願の図6に示されたシミュレーション結果は,具体的な熱伝導がどの程度のものであるかについて,具体的な金属電極の構成を基に特定の数値を設定した上で得られたものというべきである。

ケ ここで,本願明細書を見ると,金属電極(ソース電極)について,「ソース電極21は,多層構造になっており,全体の厚さは50μm以上である。ソース電極21の,少なくとも半導体素子部10の表側の面と接触する部分は,AlまたはAl合金でできている。このAlまたはAl合金でできた層の上には,Ti,Ni,Cｕ(銅),Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金が,スパッタや真空蒸着法により形成されている。ソース電極21の,半導体素子部10と接触する部分の層の厚さは,数μm程度,例えば3?7μmである。」(段落【0030】)と記載されている。ここで,「AlまたはAl合金でできた層の上」の「Ti,Ni,Cｕ(銅),Ag,Aｕ,WおよびMｏのいずれか一つ,または二つ以上の組み合わせよりなる積層構造もしくは合金」については,材料は記載された範囲で任意に選択できることは明らかである。
ここで,「Ti,Ni,Cｕ(銅),Ag,Aｕ,WおよびMｏ」は熱伝導率(室温における)の値がいずれも異なり,特にTiの熱伝導率は,それ以外のもの(Ti以外で最も小さいNiにおいて約90W/m・K)に比べて大幅に低い約20W/m・Kである。

コ そして,本願の図6に示された素子各部における温度上昇のシミュレーション結果を得るに際して設定された,金属電極での具体的な熱伝導状況に比べて,熱伝導率がより低い材料で大部分が構成された金属電極の場合,半導体と金属電極との境界面における温度上昇が,図6及び段落【0035】に記載された120Kよりも大幅に上昇し,「AlまたはAl合金でできた層」が溶融する事態も想定され,逆に熱伝導率がより高い材料で大部分が構成された金属電極の場合,半導体と金属電極との境界面から金属電極側に50μm離れた位置の温度が周囲の温度よりも高くなる場合も想定される。いずれの場合にあっても,本願明細書に記載された,発明が解決しようとする課題が解決できなくなるといえる。

サ 以上のとおりであるから,本願明細書には,本願補正発明に関し,特に「厚さが50μm以上である金属電極」とする点について,当業者が本願補正発明の技術上の意義が理解するための必要な事項が記載されているとはいえない。

シ そして,上述のとおり,本願補正発明が「厚さが50μm以上である金属電極」を備えているとしても,上記(2)ウに摘記した段落【0011】?【0013】に記載された「発明が解決しようとする課題」を必ずしも解決できるとは限らないのであるから,本願明細書に「厚さが50μm以上である金属電極」とする点について,当業者が本願補正発明の技術上の意義が理解するための必要な事項が記載されていないために,当業者が,本願明細書に基づいて本願補正発明を,発明が解決しようとする課題を解決できる態様で実施することができないことは明らかである。

(4)小括
以上のとおりであるから,本願明細書は,特許法第36条第4項第1号の規定を満たさないものであるから,本願補正発明は,特許を受けることができない。
よって,本願補正発明は,特許出願の際独立して特許を受けることができない。

5.むすび
したがって,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する特許法第126条第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成24年5月14日にされた手続補正は,上記のとおり却下されたので,本願の請求項1に係る発明は,平成24年1月16日にされた手続補正により補正された明細書,特許請求の範囲及び図面の記載から見て,その請求項1に記載された事項により特定される以下のとおりのものである。(以下「本願発明」という。)

「【請求項1】
シリコンよりもバンドギャップが広い半導体材料でできている半導体素子部の表側の主面に,少なくとも前記半導体素子部の表側の主面と接触する部分がアルミニウムまたはアルミニウム合金でできており,かつ厚さが50μm以上である金属電極が接触した構成のパワースイッチング用nチャンネル電界効果トランジスタと,
負荷短絡時に前記電界効果トランジスタを流れる飽和電流を所定の電流値以下に制限する過電流制限手段と,
前記金属電極に面接合する金属配線と,
を備え,
前記金属電極は,ソース電極であり,
前記電界効果トランジスタは,前記半導体素子部の一方の主面に設けられた前記ソース電極およびゲート電極と,前記半導体素子部の他方の主面に設けられたドレイン電極とを有する縦型の電界効果トランジスタであることを特徴とする半導体装置。」

2 本願明細書の記載が特許法第36条第4項の規定を満たすものであるか否かについて
本願発明は,「厚さが50μm以上である金属電極」を発明特定事項として含むものである。また,前記第2 4「(2) 本願明細書の記載事項」に摘記した本願明細書の記載は,平成24年5月14日にされた手続補正(前述の通り却下された)の前後で変わりはない。
そして,前記第2 4「(2) 本願明細書の記載事項」?「(4)小括」に記載したとおり,本願明細書に「厚さが50μm以上である金属電極」とする点について,当業者が本願補正発明の技術上の意義が理解するための必要な事項が記載されていないために,当業者が本願明細書に基づいて,本願補正発明を発明が解決しようとする課題を解決できる態様で実施することができないのであるから,同様の理由により,当業者が本願明細書に基づいて,本願発明を,発明が解決しようとする課題を解決できる態様で実施することができないことは明らかである
よって,本願明細書は,特許法第36条第4項第1号の規定を満たさないものである。

第4 むすび
以上のとおりであるから,本願は,他の請求項に係る発明について検討するまでもなく,拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2013-04-01 
結審通知日 2013-04-02 
審決日 2013-04-16 
出願番号 特願2005-141778(P2005-141778)
審決分類 P 1 8・ 536- Z (H01L)
最終処分 不成立  
前審関与審査官 瀧内 健夫  
特許庁審判長 北島 健次
特許庁審判官 加藤 浩一
近藤 幸浩
発明の名称 半導体装置  
代理人 松本 洋一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ