• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1275754
審判番号 不服2012-40  
総通号数 164 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-08-30 
種別 拒絶査定不服の審決 
審判請求日 2012-01-04 
確定日 2013-06-19 
事件の表示 特願2003-535260「高電子移動度トランジスタ」拒絶査定不服審判事件〔平成15年 4月17日国際公開、WO03/32397、平成17年 9月 8日国内公表、特表2005-527102〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成14年7月23日(パリ条約による優先権主張外国庁受理2001年7月24日,アメリカ合衆国)を国際出願日とするものであって,平成23年4月13日付けで拒絶理由が通知され,同年7月26日に手続補正がされ,同年8月23日付けで拒絶査定がされ,これに対して平成24年1月4日に審判請求がされるとともに同日に手続補正がされたものである。その後,平成24年5月28日付けで審尋がされ,同年8月29日に回答書が提出されたものである。

第2 補正の却下の決定

[補正の却下の決定の結論]
平成24年1月4日にされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1.本件補正の内容
本件補正は,特許請求の範囲を補正するものであって,本件補正の前後で以下のとおりである。

〈補正前〉
「 【請求項1】
高比抵抗を有するIII族窒化物の半導体材料からなる高比抵抗半導体層と,
該高比抵抗半導体層上に設けられ,該高比抵抗半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層と,
該AlGaNバリア半導体層と前記高比抵抗半導体層との間に設けられた二次元電子ガス層と,
前記AlGaNバリア半導体層と前記高比抵抗半導体層とに直接それぞれ接触しているソースコンタクトおよびドレインコンタクトと,
前記AlGaNバリア半導体層上に設けられ,バリアとなるAINからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなる絶縁層と,
ゲート漏洩電流に対してバリアを形成して最大電流駆動を増加させるように,前記絶縁層上に設けられたゲートコンタクトと
を備えたことを特徴とする高電子移動度トランジスタ。
【請求項2】
前記絶縁層が,窒化ケイ素(SiN),窒化アルミニウム(AlN),二酸化ケイ素(SiO_(2)),またはそれら多重層からなることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項3】
前記絶縁層が,窒化ケイ素層と窒化アルミニウム層からなり,前記窒化アルミニウム層が,前記AlGaNバリア半導体層と前記窒化ケイ素層との間に挟まれていることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項4】
前記コンタクト間に前記AlGaNバリア半導体層と前記絶縁層の露出表面を被覆する誘電体層を備えていることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項5】
前記絶縁層が,前記ゲートコンタクトの下部だけにあり,該ゲートコンタクトと前記AlGaNバリア半導体層との間に挟まれていることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項6】
前記コンタクト間の前記AlGaNバリア半導体層の露出表面,および前記ゲートコンタクトの下端部と前記AlGaNバリア半導体層との間の前記絶縁層の露出表面を被覆する誘電体層を備えていることを特徴とする請求項5に記載の高電子移動度トランジスタ。
【請求項7】
前記絶縁層が,前記ソースとドレインコンタクトとの間の前記AlGaNバリア半導体層の表面を被覆することを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項8】
前記第1の絶縁層および前記第2の絶縁層は,前記ソースコンタクトと前記ドレインコンタクトとの間に設けられている請求項1に記載の高電子移動度トランジスタ。
【請求項9】
前記AlGaNバリア半導体層は,前記ソースコンタクトと前記ドレインコンタクトとの間に設けられている請求項1に記載の高電子移動度トランジスタ。
【請求項10】
前記ソースコンタクトおよび前記ドレインコンタクトは,前記AlGaNバリア半導体層の両端部に接触している請求項1に記載の高電子移動度トランジスタ。
【請求項11】
基板上に設けられ,高比抵抗を有するGaN半導体層と,
該GaN半導体層上に設けられ,該GaN半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層と,
該AlGaNバリア半導体層と前記GaN半導体層との間に設けられた二次元電子ガス層と,
前記AlGaNバリア半導体層の側部にそれぞれ接触しているとともに,前記AlGaNバリア半導体層の表面部を被覆していないソースコンタクトおよびドレインコンタクトと,
前記AlGaNバリア半導体層の被覆されていない表面上に設けられ,バリアとなる第1の絶縁層と第2の絶縁層とを有する二重層からなる絶縁層と,
ゲート漏洩電流のバリアを形成して最大電流駆動を増加させるように,前記第2の絶縁層上に設けられたゲートコンタクトと
を備えたことを特徴とする高電子移動度トランジスタ。
【請求項12】
前記第1の絶縁層および前記第2の絶縁層は,前記ソースコンタクトおよび前記ドレインコンタクトとの間に設けられている請求項11に記載の高電子移動度トランジスタ。
【請求項13】
前記AlGaNバリア半導体層は,前記ソースコンタクトおよび前記ドレインコンタクトとの間に設けられている請求項11に記載の高電子移動度トランジスタ。」

〈補正後〉
「 【請求項1】
高比抵抗を有するIII族窒化物の半導体材料からなる高比抵抗半導体層と,
該高比抵抗半導体層上に設けられ,該高比抵抗半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層と,
該AlGaNバリア半導体層と前記高比抵抗半導体層との間に設けられた二次元電子ガス層と,
前記AlGaNバリア半導体層と前記高比抵抗半導体層とに直接それぞれ接触しているソースコンタクトおよびドレインコンタクトと,
前記AlGaNバリア半導体層上に設けられ,バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層と,
ゲート漏洩電流に対してバリアを形成して最大電流駆動を増加させるように,前記絶縁層上に設けられたゲートコンタクトと
を備えたことを特徴とする高電子移動度トランジスタ。
【請求項2】
前記絶縁層が,窒化ケイ素(SiN),窒化アルミニウム(AlN),二酸化ケイ素(SiO_(2)),またはそれら多重層からなることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項3】
前記絶縁層が,窒化ケイ素層と窒化アルミニウム層からなり,前記窒化アルミニウム層が,前記AlGaNバリア半導体層と前記窒化ケイ素層との間に挟まれていることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項4】
前記コンタクト間に前記AlGaNバリア半導体層と前記絶縁層の露出表面を被覆する誘電体層を備えていることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項5】
前記絶縁層が,前記ゲートコンタクトの下部だけにあり,該ゲートコンタクトと前記AlGaNバリア半導体層との間に挟まれていることを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項6】
前記コンタクト間の前記AlGaNバリア半導体層の露出表面,および前記ゲートコンタクトの下端部と前記AlGaNバリア半導体層との間の前記絶縁層の露出表面を被覆する誘電体層を備えていることを特徴とする請求項5に記載の高電子移動度トランジスタ。
【請求項7】
前記絶縁層が,前記ソースとドレインコンタクトとの間の前記AlGaNバリア半導体層の表面を被覆することを特徴とする請求項1に記載の高電子移動度トランジスタ。
【請求項8】
前記第1の絶縁層および前記第2の絶縁層は,前記ソースコンタクトと前記ドレインコンタクトとの間に設けられている請求項1に記載の高電子移動度トランジスタ。
【請求項9】
前記AlGaNバリア半導体層は,前記ソースコンタクトと前記ドレインコンタクトとの間に設けられている請求項1に記載の高電子移動度トランジスタ。
【請求項10】
前記ソースコンタクトおよび前記ドレインコンタクトは,前記AlGaNバリア半導体層の両端部に接触している請求項1に記載の高電子移動度トランジスタ。
【請求項11】
基板上に設けられ,高比抵抗を有するGaN半導体層と,
該GaN半導体層上に設けられ,該GaN半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層と,
該AlGaNバリア半導体層と前記GaN半導体層との間に設けられた二次元電子ガス層と,
前記AlGaNバリア半導体層の側部にそれぞれ接触しているとともに,前記AlGaNバリア半導体層の表面部を被覆していないソースコンタクトおよびドレインコンタクトと,
前記AlGaNバリア半導体層の被覆されていない表面上に設けられ,バリアとなる第1の絶縁層と第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層と,
ゲート漏洩電流のバリアを形成して最大電流駆動を増加させるように,前記第2の絶縁層上に設けられたゲートコンタクトと
を備えたことを特徴とする高電子移動度トランジスタ。
【請求項12】
前記第1の絶縁層および前記第2の絶縁層は,前記ソースコンタクトおよび前記ドレインコンタクトとの間に設けられている請求項11に記載の高電子移動度トランジスタ。
【請求項13】
前記AlGaNバリア半導体層は,前記ソースコンタクトおよび前記ドレインコンタクトとの間に設けられている請求項11に記載の高電子移動度トランジスタ。」

2.補正内容の整理
上記補正の内容を整理すると次のとおりとなる。

〈補正事項1〉
補正前の請求項1の「前記AlGaNバリア半導体層上に設けられ,バリアとなるAINからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなる絶縁層」を,補正後の請求項1の「前記AlGaNバリア半導体層上に設けられ,バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層」とすること。

〈補正事項2〉
補正前の請求項11の「前記AlGaNバリア半導体層の被覆されていない表面上に設けられ,バリアとなる第1の絶縁層と第2の絶縁層とを有する二重層からなる絶縁層」を,補正後の請求項11の「前記AlGaNバリア半導体層の被覆されていない表面上に設けられ,バリアとなる第1の絶縁層と第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層」とすること。

3.補正の目的の適否及び新規事項の追加の有無についての検討

〈補正事項1について〉
補正事項1のうち,補正前の請求項1の「AIN」を,補正後の請求項1の「AlN」に補正する点は,特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第3号に掲げる誤記の訂正を目的とするものである。
補正事項1のうち,補正前の請求項1の「二重層からなる絶縁層」を,補正後の請求項1の「二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層」に補正する点は,補正前の請求項1に係る発明特定事項である「バリアとなるAINからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなる絶縁層」について,その具体的機能をもって技術的に限定するものであるから,特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。
また,上記各補正に係る事項は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面(以下「当初明細書等」という。)の段落【0046】?【0048】に記載されており,当初明細書等の記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるから,特許法第17条の2第3項に規定する要件を満たすものである。

〈補正事項2について〉
補正事項2は,補正前の請求項11に係る発明特定事項である「バリアとなる第1の絶縁層と第2の絶縁層とを有する二重層からなる絶縁層」について,その具体的機能をもって技術的に限定するものであるから,特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。
また,上記各補正に係る事項は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面(以下「当初明細書等」という。)の段落【0046】?【0048】に記載されており,当初明細書等の記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるから,特許法第17条の2第3項に規定する要件を満たすものである。

上記のとおり,本件補正は,特許法第17条の2第3項及び第4項に規定する要件を満たすものであり,同法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものを含むから,以下,本件補正後の特許請求の範囲に記載された発明が,特許出願の際独立して特許を受けることができるものか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定を満たすか)どうかを,補正後の請求項1に係る発明について検討する。

4.独立特許要件についての検討
(1)本願補正発明
本件補正後の請求項1に係る発明は,本件補正後の特許請求の範囲,特許請求の範囲,明細書及び図面の記載から見て,そのの請求項1に記載された事項により特定される,以下のとおりものである。(再掲。以下「本願補正発明」という。)
「【請求項1】
高比抵抗を有するIII族窒化物の半導体材料からなる高比抵抗半導体層と,
該高比抵抗半導体層上に設けられ,該高比抵抗半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層と,
該AlGaNバリア半導体層と前記高比抵抗半導体層との間に設けられた二次元電子ガス層と,
前記AlGaNバリア半導体層と前記高比抵抗半導体層とに直接それぞれ接触しているソースコンタクトおよびドレインコンタクトと,
前記AlGaNバリア半導体層上に設けられ,バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層と,
ゲート漏洩電流に対してバリアを形成して最大電流駆動を増加させるように,前記絶縁層上に設けられたゲートコンタクトと
を備えたことを特徴とする高電子移動度トランジスタ。」

(2)刊行物に記載された発明
ア 引用例1: Syunji Imanaga and Hiroji Kawai, ‘Novel AlN/GaN insulated gate heterostructure field effect transistor with modulation doping and one-dimensional simulation of charge control’, Journal of Applied Physics, Vol.82, No.11, p.5843-5858, 1997年12月,米国

原査定の拒絶の理由において引用され,本願の優先権主張の日前に外国において頒布された刊行物である上記文献(以下「引用例1」という。)には,FIG.1とともに次の記載がある。(日本語訳は当合議体において作成。下線は当合議体において付加。以下同様。)

(ア)「In order to investigate the potential of FETs using GaN-type materials, we analyzed in detail charge control in vertical structures of AlN/GaN insulated gate heterostructure FETs with modulation doping.」(5843ページ右欄6?9行)
(日本語訳:GaN系材料を用いたFETの可能性を調査するために,我々は変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FETの垂直構造における電荷制御の詳細を分析した。)

(イ)「The vertical structures under the gate of the FET which were analyzed are shown in Fig. 1. We explain the role of each layer in the structure shown in Fig. 1(c). Layer(1) AlN is the gate insulator or the first barrier layer which prevents the gate leakage current and confines channel electrons. The shaded regions of layers(2) and (4) are the electron supplying layers and are doped n-type. The unshaded regions of layers(2) and (4) are the spacer layers and are undoped. Layer(3) is the channel. Layer(5) is the second barrier layer which confines channel electrons. Layer(6) is the substrate which is assumed to be lightly doped p-type with a doping concentration of N_(A)=1.0×10^(14)cm^(-3). The typical layer widths and the conduction band discontinuities are shown in Fig. 1.」(5843ページ右欄27行?5844ページ左欄12行)
(日本語訳:分析されたFETのゲート下の垂直構造を図1に示す。図1(c)に示す構造での各層の役割を説明する。層(1)AlNは,ゲート絶縁膜,すなわちゲートリーク電流を防ぎチャネル電子を閉じ込める第一バリア層である。層(2)及び(4)の網掛けされた領域は電子供給層であり,n型にドープされている。層(2)及び(4)の網掛けされていない領域はスペーサ層であり,ドープされていない。層(3)はチャネルである。層(5)はチャネル電子を閉じ込める第二バリア層である。層(6)は,N_(A)=1.0×10^(14)cm^(-3)のドーピング濃度を有する軽くp型にドープされていると想定される基板である。典型的な層の幅と伝導帯の不連続性を図1に示す。)

(ウ)「FIG. 1. The simulated three vertical structures to obtain the effect of the position of the electron supplying layer to charge control. The structure (a) has the electron supplying layer at the substrate side of the channel. The structure (b) has the electron supplying layer at the surface side of the channel. The structure (c) has the electron supplying layers on both sides of the channel. The hatched regions are the electron supplying layers and are doped n type. The doping concentrations of the electron supplying layers in the cases of (a) and (b) are 4×10^(19)cm^(-3) and 3×10^(19) cm^(-3), respectively. In the case of (c), the doping concentrations of the electron supplying layers at the surface side and at the substrate side are 3×10^(19) cm^(-3) and 4×10^(19) cm^(-3), respectively.」(FIG.1に付加された説明文)
(日本語訳:電荷制御に対する電子供給層の位置の効果を得るためにシミュレートされた3つの垂直構造。構造(a)は,チャネルの基板側に電子供給層を持っている。構造(b)は,チャネルの表面側に電子供給層を持っている。構造(c)は,チャネルの両側に電子供給層を持っている。斜線領域は電子供給層であり,n型にドープされている。(a)と(b)の場合では,電子供給層のドーピング濃度はそれぞれ4×10^(19)cm^(-3)と3×10^(19) cm^(-3)である。(c)の場合には,表面側と基板側の電子供給層のドーピング濃度は,それぞれ3×10^(19) cm^(-3)と4×10^(19) cm^(-3)である。)

(エ)「In such structures as those shown in Fig. 1, Poisson and Schrodinger equations were solved self-consistently for given two-dimensional electron gas (2DEG) concentrations in the system.」(5844ページ左欄19行?同ページ右欄3行)
(日本語訳:図1に示したこれらのような構造において,システム内の与えられた2次元電子ガス(2DEG)濃度について,ポアッソン及びシュレディンガーの方程式を自己無撞着に解いた。)

ここで,上記(ア)?(ウ)とともにFIG.1(b)を参照すると,ゲート下の構造として,ゲートから最も離れた側(図上では右端)から順に,GaNからなるバリア層(5),Al_(0.4)GaNからなるアンドープのスペーサ層(4),GaIn_(0.28)Nからなるチャネル層(3),Al_(0.15)GaNからなるアンドープのスペーサ層(2;網掛けなし),Al_(0.15)GaNからなりn型にドープされた電子供給層(2;網掛けあり),及びAlNからなるゲート絶縁膜(1)の各層からなる構造を有する,絶縁ゲートヘテロ構造FETの垂直構造が見て取れる。
さらに,上記各記載及びFIG.1(b)からは,上述の垂直構造を備えた絶縁ゲートヘテロ構造FET自体を把握することができ,AlNからなるゲート絶縁膜(1)上にゲート電極が設けられることは明らかである。

以上を総合すると,引用例1には以下の発明が記載されているものと認められる。(以下「引用発明」という。)
「GaNからなるバリア層,
該バリア層の上に設けられた,Al_(0.4)GaNからなるアンドープのスペーサ層,
該スペーサ層の上に設けられた,GaIn_(0.28)Nからなるチャネル層,
該チャネル層の上に設けられた,Al_(0.15)GaNからなるアンドープのスペーサ層,
該スペーサ層上に設けられた,Al_(0.15)GaNからなりn型にドープされた電子供給層,
該電子供給層上に設けられた,AlNからなるゲート絶縁膜,及び
該ゲート絶縁膜上に設けられたゲート電極を備える,
変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET。」

イ 引用例2:特開2000-252458号公報
原査定の拒絶の理由において引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開2000-252458号公報(以下「引用例2」という。)には,図1及び8とともに次の記載がある。

・「【0004】図8は,従来のGaNを用いたMISFETの一例を表すものである(Electron Lett., 34 (1998) p.592 参照)。このMISFETは,例えば,サファイアよりなる基板101の上にGaNよりなるバッファ層102,不純物を添加していないアルミニウムガリウムナイトライド(undope-AlGaN;undope-は不純物を添加していないことを表す)よりなる下地層103およびn型GaNよりなるチャネル層としての電子走行層104が順次積層され,電子走行層104の上にはアルミニウムナイトライド(AlN)よりなる絶縁膜105を介して制御電極としてのゲート電極106が形成された構造を有している。電子走行層104の上には,また,n型GaNよりそれぞれなるソース領域107およびドレイン領域108がゲート電極106を間に挟むように形成されており,それぞれに対応してソース電極109およびドレイン電極110がそれぞれ設けられている。これらソース電極109およびドレイン電極110はソース領域107およびドレイン領域108とそれぞれオーミック接触しており,ゲート電極106は絶縁膜105と非オーミック接触状態となっている。
【0005】このような構成を有するMISFETは,化学的および熱的に安定でかつ高抵抗のAlNよりなる絶縁膜105をゲート電極106と電子走行層104との間に有しているので,Si系の金属-酸化膜-半導体電界効果トランジスタ(Metal-Oxide-Semiconductor Field Effect Transistor ;MOSFET)と同様に反転層をチャネルとして動作させることが可能であり,入力振幅を大きくとることができるものと期待されていた(J.Appl.Phys.; 82 (1997) p.5843参照)。
【0006】
【発明が解決しようとする課題】しかしながら,AlNよりなる絶縁膜105を用いた従来のMISFETでは,ゲート電極106に電圧を印加すると電荷が絶縁膜105を通過してしまい,ゲート電極106と電子走行層104との間のリーク電流を少なく押さえることが難しいという問題があった。そのため,MISFETが有する本来の性能を十分に得ることができなかった。
【0007】本発明はかかる問題点に鑑みてなされたもので,その目的は,絶縁膜を通過するリーク電流を少なくすることができる半導体素子を提供することにある。
【0008】
【課題を解決するための手段】本発明による半導体素子は,チャネル層と制御電極との間に絶縁膜を備えると共に,チャネル層は,III族元素であるガリウム,アルミニウム,ホウ素およびインジウムからなる群のうちの少なくとも1種と,V族元素である窒素,リンおよびヒ素からなる群のうちの少なくとも窒素とを含む窒化物系III-V族化合物半導体よりなるものであって,絶縁膜は多層膜により構成されている。
【0009】(略)
【0010】本発明による半導体素子では,絶縁膜が多層膜により構成されているので,制御電極に電圧が印加されても,絶縁膜を通過するリーク電流が抑制される。」

・「【0012】
【発明の実施の形態】以下,本発明の実施の形態について図面を参照して詳細に説明する。
【0013】(第1の実施の形態)図1は,本発明の第1の実施の形態に係る半導体素子であるFETの断面構成を表すものである。このFETは,例えば,基板11の一面に,バッファ層12を介して下地層13,電子供給層14およびチャネル層としての電子走行層15が順次積層された構成を有している。
【0014】(略)
【0015】下地層13は,例えば,厚さが2μmであり,不純物を添加しないundope-Al_(0.15)Ga_(0.85)Nの結晶により構成されている。電子供給層14は,例えば,厚さが5nmであり,Siなどのn型不純物が添加されたn型Al_(0.15)Ga_(0.85)Nの結晶により構成されている。この電子供給層14の不純物濃度は,例えば,2×10^(19)/cm^(3) 程度となっている。電子走行層15は,例えば,厚さが15nmであり,Siなどのn型不純物が添加されたn型GaNの結晶により構成されている。この電子走行層15の不純物濃度は,例えば,2×10^(19)/cm^(3) 程度となっている。
【0016】なお,電子走行層15の不純物濃度と厚さとをそれぞれ制御することにより,または,後述するゲート電極17を構成する金属の種類を変えてゲート電極17の仕事関数値を変えることにより,ゲート閾値電圧を適宜に調節することができる。すなわち,不純物濃度を高くすればノルマルオン(デプレッションモード;depletion mode)となり,不純物濃度を低くすればノルマルオフ(エンハンスメントモード;enhancement mode)となる。ちなみに,本実施の形態ではデプレッションモードとなっている。
【0017】電子走行層15の基板11と反対側には,例えば,絶縁膜16を介して制御電極としてのゲート電極17が形成されている。この絶縁膜16は電子走行層15とゲート電極17との間において積層された多層膜により構成されており,例えば,電子走行層15の側に設けられた第1の絶縁膜16aと,第1の絶縁膜16aとゲート電極17との間に設けられた第2の絶縁膜16bとを含んでいる。
【0018】第1の絶縁膜16aは,例えば,厚さが6nmであり,III族元素としてアルミニウム(Al)を少なくとも含む窒化物系III-V族化合物半導体により構成されている。具体的には,例えば,不純物を添加しないundope-AlNまたはundope-AlGaNなどにより構成されている。なお,第1の絶縁膜16aを構成する窒化物系III-V族化合物半導体におけるアルミニウムの組成比は高い方が好ましい。アルミニウムの組成比が高いほど絶縁障壁が大きくなると共に,格子不整合が緩和していない場合にはピエゾ効果による界面の二次電子生成量が多くなるからである。従って,第1の絶縁膜16aはAlNにより構成される方がより好ましい。
【0019】第2の絶縁膜16bは,例えば,厚さが10nmであり,アルミニウムを少なくとも含む窒化物系III-V族化合物半導体以外の絶縁体により構成されている。具体的には,二酸化ケイ素(SiO_(2) ),窒化ケイ素(Si_(3) N_(4) )または酸化アルミニウム(Al_(2) O_(3) )などにより構成されている。このように,アルミニウム含有窒化物系III-V族化合物半導体よりなる第1の絶縁膜16aに加えて,SiO_(2) ,Si_(3) N_(4) またはAl_(2) O_(3) などよりなる第2の絶縁膜16bを設けているのは,第2の絶縁膜16bにより絶縁膜16を通過するリーク電流を抑制するためである。
【0020】ゲート電極17は,例えば,絶縁膜16の側からニッケル(Ni)層および金(Aｕ)層を順次積層した構成を有しており,絶縁膜16とは非オーミック接触状態となっている。
【0021】電子走行層15の基板11と反対側には,また,例えば,ゲート電極17を間に挟むように第1の絶縁膜16aを介してソース電極18とドレイン電極19とが離間してそれぞれ設けられている。但し,これらソース電極18およびドレイン電極19は電子走行層15に直接設けられていてもよい。ソース電極18およびドレイン電極19は,例えば,第1の絶縁膜16aの側からチタン(Ti)層,アルミニウム層,白金(Pｔ)層および金層を順次積層して加熱処理により合金化した構造をそれぞれ有している。これらソース電極18およびドレイン電極19は,電子走行層15とそれぞれオーミック接触している。」

・「【0061】加えてまた,上記各実施の形態では,FETの構成について具体的に例を挙げて説明したが,本発明は,他の構成を有するFETについても同様に適用される。例えば,上記各実施の形態では,デプレッションモードの場合について具体的に説明したが,本発明は,エンハンスメントモードの場合についても同様に適用される。その場合,ゲート電極19に正の電圧を加えると電子走行層15内に電荷が誘起されてドレイン電流が流れることを除き,または電子走行層15と絶縁膜16,26,36,46との界面の電子走行層15側内に電荷が誘起され反転層が形成されてドレイン電流が流れることを除き,デプレッションモードと同様である。」

・「【0065】
【発明の効果】以上説明したように請求項1ないし請求項8のいずれか1に記載の半導体素子によれば,絶縁膜を多層膜により構成するようにしたので,絶縁膜の信頼性を高めることができ,絶縁膜を通過するリーク電流の発生を抑制することができる。よって,制御電極に大きな電圧を印加することができ,例えば,反転層の形成などの本来MISFETが有する性能を十分に得ることができるという効果を奏する。」

上記各記載から,引用例2には,GaNを用いたMISFETにおいて,AlNよりなる絶縁膜上にゲート電極を設けた従来のものでは,ゲート電極に電圧を印加すると電荷が前記絶縁膜を通過してしまい,ゲート電極と電子走行層との間のリーク電流を少なく押さえることが難しいという問題があり,これを解決するために,AlN及びその上のSi_(3)N_(4)からなる多層絶縁膜上にゲート電極を設けることにより,リーク電流を抑制することが記載されている。

(3)対比
・引用発明の「GaIn_(0.28)Nからなるチャネル層」は,III族窒化物の半導体材料を含むから,本願補正発明の「高比抵抗を有するIII族窒化物の半導体材料を含む高比抵抗半導体層」とは,「III族窒化物の半導体材料を含む半導体層」である点で共通する。

・引用発明の「該チャネル層の上に設けられた,Al_(0.15)GaNからなるアンドープのスペーサ層」及び「該スペーサ層上に設けられた,Al_(0.15)GaNからなりn型にドープされた電子供給層」は,「アンドープ」であるか「n型にドープされた」ものであるかの差異はあるものの,ともにAl_(0.15)GaNすなわち同じ組成比のAlGaNからなる半導体層であるところ,当該半導体層は,引用例1の図1に示された伝導帯の不連続性から,「チャネル層」に対して高い伝導帯レベルを有し,「チャネル層」を流れる電子に対してバリアを構成することは明らかである。また,「Al_(0.15)GaN」は,引用発明における「GaIn_(0.28)Nからなるチャネル層」を構成する「GaIn_(0.28)N」よりもバンドギャップが広いことは明らかである。
それゆえ,引用発明の「該チャネル層の上に設けられた,Al_(0.15)GaNからなるアンドープのスペーサ層」及び「該スペーサ層上に設けられた,Al_(0.15)GaNからなりn型にドープされた電子供給層」を併せたものと,本願補正発明の「該高比抵抗半導体層上に設けられ,該高比抵抗半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層」とは,「半導体層上に設けられ,該半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層」である点で共通する。

・引用発明の「該電子供給層上に設けられた,AlNからなるゲート絶縁膜」と,本願補正発明の「前記AlGaNバリア半導体層上に設けられ,バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層」とは,「前記AlGaNバリア半導体層上に設けられた絶縁層」である点で共通する。

・引用発明の「ゲート絶縁膜上に設けられたゲート電極」は,引用発明の「AlNからなるゲート絶縁膜」により「ゲートリーク電流を防」ぐようにされているから,本願補正発明の「ゲート漏洩電流に対してバリアを形成して最大電流駆動を増加させるように,前記絶縁層上に設けられたゲートコンタクト」とは,「ゲート漏洩電流に対してバリアを形成するように,前記絶縁層上に設けられたゲートコンタクト」である点で共通する。

・引用発明の「変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET」は,本願補正発明の「高電子移動度トランジスタ」とは,「トランジスタ」である点で共通する。

したがって,引用発明と本願補正発明とは,
「III族窒化物の半導体材料からなる半導体層と,
該半導体層上に設けられ,該半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層と,
前記AlGaNバリア半導体層上に設けられた絶縁層と,
ゲート漏洩電流に対してバリアを形成するように,前記絶縁層上に設けられたゲートコンタクトと
を備えたことを特徴とするトランジスタ。」
である点で一致する。

一方,両者は,以下の各点で相違する。

《相違点1》
本願補正発明においては,「高比抵抗を有するIII族窒化物の半導体材料を含む高比抵抗半導体層」を備え,当該「高比抵抗半導体層」上に「AlGaNバリア半導体層」が設けられているのに対し,引用発明においては,「III族窒化物の半導体材料を含む半導体層」に対応する「GaIn_(0.28)Nからなるチャネル層」を備えるものの,「高比抵抗を有する」「高比抵抗半導体層」であることまでは明らかでなく,またそれに伴い,本願補正発明の「AlGaNバリア半導体層」に対応する,「スペーサ層」と「電子供給層」として機能するAl_(0.15)GaNからなる半導体層が「該チャネル層」上に設けられている点。

《相違点2》
本願補正発明は「該AlGaNバリア半導体層と前記高比抵抗半導体層との間に設けられた二次元電子ガス層」を備え,また「高電子移動度トランジスタ」となっているが,引用発明においては「二次元電子ガス層」を備えることが明らかでなく,また「高電子移動度トランジスタ」であることも明らかでない点。

《相違点3》
本願補正発明は,「AlGaNバリア半導体層と前記高比抵抗半導体層とに直接それぞれ接触しているソースコンタクトおよびドレインコンタクト」を備えるのに対し,引用発明はそのような構成を備えない点。

《相違点4》
「絶縁層」について,本願補正発明においては,「バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層」であるのに対して,引用発明においては,「AlNからなる」ものである点。

《相違点5》
本願補正発明は「ゲート漏洩電流に対してバリアを形成して最大電流駆動を増加させるように,前記絶縁層上に設けられたゲートコンタクト」を備えるのに対して,引用発明は「ゲート漏洩電流に対してバリアを形成するように,前記絶縁層上に設けられたゲートコンタクト」に対応する構成を備えるものの,「最大電流駆動を増加させるように」設けられたものであることは明らかでない点。

(4)当審の判断
《相違点1について》
一般に,III族窒化物の半導体を用いたFETにおいて,チャネル層(電子走行層)の不純物濃度をどの程度の値とするか,すなわちチャネル層の比抵抗をどの程度の値とするかは,例えば,前記第2 4.(2)イで摘記した引用例2(段落【0016】)にも記載されているように,素子の動作特性に応じて当業者が適宜に設定することであり,さらに,例えば,以下の周知例1にも示されているように,チャネル層(電子走行層)を高比抵抗のものとすることも,従来より周知の技術である。

・周知例1: N.-Q. Zhang, et al., ‘High Breakdown GaN HEMT with Overlapping Gate Structure’, IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 9, p.373-375, 2000年9月,米国
本願の優先権主張の日前に外国において頒布された上記刊行物には,Fig.1とともに次の記載がある。

・「Abstract-GaN high electron mobility transistors (HEMTs) were fabricated ・・・(後略)」(373ページ左欄1?2行)
(日本語訳:概要-GaN高電子移動度トランジスタ(HEMT)が形成された・・・)

・「Modulation-doped AlGaN/GaN heterostructures with Al composition of 50% were grown by MOCVD on a c-plane sapphire. The epitaxial growth began with a 200-Å-thick GaN nucleation layer, followed by 3-μm-thick insulating i-GaN as a device buffer layer. The resistivity of the buffer is greater than 200 MΩ-cm to prevent leakage. Next, a 200Å unintentionally doped (UID) AlGaN layer was grown to complete the modulation doped structure.」(373ページ右欄14?21行)
(日本語訳:50%のAl組成比を有する変調ドープAlGaN/ GaNヘテロ構造がc面サファイア基板上にMOCVD法により成長された。エピタキシャル成長は,200Åの厚いGaN核形成層から始まり,3μmの厚さの,デバイスのバッファ層としてのi-GaN絶縁層が続いた。バッファの抵抗率は、漏れを防ぐために、200MΩ・cm以上である。次に、200Åの非意図的にドープ(UID)のAlGaN層が変調ドープ構造を完成させるために成長された。)

・「Both conventional HEMTs and overlapping-gate HEMTs were fabricated on the same wafer for comparison. Schematic representations of the layer structures and cross sections of the HEMTs are shown in Fig. 1. The process began with source and drain ohmic contact. 」(373ページ右欄30?34行)
(日本語訳:従来のHEMTとオーバラップゲートHEMTは,ともに比較のために同一のウェハ上に作製した。層構造とHEMTの断面の概略を図1に示す。プロセスはソース・ドレインのオーミックコンタクトから始まった。)

ここで,上記各記載とともにFig.1を参照すると,上記各記載における「i-GaN絶縁層」が,Fig.1においては「Semi-insulating GaN」(日本語訳:半絶縁性GaN)と示されており,その表面部には「2DEG」すなわち2次元電子層が形成されているところ,2次元電子層は電子の流れる部分であるから,当該「i-GaN絶縁層」(半絶縁性GaN),すなわち高比抵抗半導体層がチャネル層(電子走行層)を構成していることがわかる。

したがって,引用発明において,チャネル層を高比抵抗のものとして,相違点1に係る「高比抵抗半導体層」とするとともに,「AlGaNバリア半導体層」を「高比抵抗半導体層上に設けられ」る構成とすることは,当業者が適宜になし得たことである。
よって,相違点1は,当業者が適宜になし得た範囲に含まれる程度のものである。

《相違点2について》
前記第2 4.(2)ア(エ)に摘記した「図1に示したこれらのような構造において,システム内の与えられた2次元電子ガス(2DEG)濃度について,ポアッソン及びシュレディンガーの方程式を自己無撞着に解いた」との記載から,引用例1において図1に示された(a)?(c)の各構造が,2次元電子ガス(2DEG)が形成されるものとして構成されていることがわかる。そして,一般に,2次元電子ガス(2DEG)を形成するために電子を供給する層が「電子供給層」とされ,また「電子供給層」よりも伝導帯が低い層の「電子供給層」側に2次元電子ガス(2DEG)が形成されるものであるから,引用発明において「GaIn_(0.28)Nからなるチャネル層」の「Al_(0.15)GaNからなりn型にドープされた電子供給層」側に2次元電子ガス(2DEG)が形成されることは当業者に明らかなことである。そして,前記周知例1にも記載されているように,チャネル層に2次元電子ガス(2DEG)を形成して動作するトランジスタをHEMT,すなわち「高電子移動度トランジスタ」と呼ぶことは普通になされることである。
そうすると,引用発明に係る「変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET」は,「Al_(0.15)GaNからなりn型にドープされた電子供給層」と「GaIn_(0.28)Nからなるチャネル層」との間に2次元電子ガス(2DEG)が設けられて,相違点2に係る「該AlGaNバリア半導体層と前記高比抵抗半導体層との間に設けられた二次元電子ガス層」に対応する構成を備え,また,それにより,引用発明に係るトランジスタは「高電子移動度トランジスタ」であるということができる。
よって,相違点2は実質的な相違点ではなく,仮にそうでないとしても,当業者が適宜になし得た範囲に含まれる程度のものである。

《相違点3について》
引用発明においては,「ソースコンタクトおよびドレインコンタクト」,すなわちソース電極及びドレイン電極について明示の構成はないが,引用発明自体は「変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET」であることから,トランジスタとして動作させるべく,外部回路と接続するためのコンタクト,すなわち「ソースコンタクトおよびドレインコンタクト」を備えることは明らかである。
そして,「変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET」において「ソースコンタクトおよびドレインコンタクト」を設けるに際しては,前記周知例1及び以下の周知例2にも示されているように,チャネル層(電子走行層)とその上に形成されたAlGaNバリア層とに直接接続されたソースコンタクトおよびドレインコンタクトを設けることは,従来より周知の技術である。

前記周知例1においては,上記《相違点1について》において述べたとおり,Fig.1における「Semi-insulating GaN」がチャネル層(電子走行層)を構成しているところ,当該「Semi-insulating GaN」すなわちチャネル層(電子走行層)と,その上に形成されたAlGaN層とに直接それぞれ接するように,ソース・ドレインのオーミックコンタクトが形成されていることが見て取れる。ここで,AlGaN層が,「Semi-insulating GaN」すなわちチャネル層に対してバリア層となることは明らかである。

周知例2: 特開平9-307097号公報
本願の優先権主張の日前に日本国内において頒布された刊行物である特開平9-307097号公報には,図11とともに次の記載がある。

・「【0005】図11に示す従来のGaNトランジスタにおいては,c面サファイア基板201上にチャネル層としてのn型GaN層202および電子供給層としてのn型AlGaN層203が順次積層されている。n型AlGaN層203は所定形状にパターニングされている。そして,このn型AlGaN層203上にゲート電極204が設けられているとともに,このn型AlGaN層203の両側壁にそれぞれ接触するようにソース電極205およびドレイン電極206がn型GaN層202上に設けられている。ここで,ゲート電極204はn型AlGaN層203とショットキ接触し,ソース電極205およびドレイン電極206はn型GaN層202およびn型AlGaN層203とオーミック接触している。このGaNトランジスタは,いわゆる高電子移動度トランジスタ(High Electron Mobility Transistor,HEMT)と類似の構造を有するが,ドーピングされた層であるn型AlGaN層202をチャネル層に用いていることが通常のHEMTと異なる。」

ここで,上記記載とともに図11を参照すると,ソース電極205およびドレイン電極206,すなわちソースコンタクトおよびドレインコンタクトが,チャネル層であるn型GaN層202とn型AlGaN層203とに直接接触していることが見て取れる。

したがって,引用発明において,ソースコンタクトおよびドレインコンタクトを「GaIn_(0.28)Nからなるチャネル層」及び「Al_(0.15)GaNからなる」「スペーサ層」及び「電子供給層」に直接接触するように設けて,相違点3に係る「AlGaNバリア半導体層と前記高比抵抗半導体層とに直接それぞれ接触しているソースコンタクトおよびドレインコンタクト」を備えることは,当業者が適宜になし得たことである。
よって,相違点3は,当業者が適宜になし得た範囲に含まれる程度のものである。

《相違点4について》
引用発明は,「電子供給層上に設けられた,AlNからなるゲート絶縁膜,及び 該ゲート絶縁膜上に設けられたゲート電極を備える」ところ,「AlNからなるゲート絶縁膜」は,引用例1に記載されているように,「AlNは,ゲート絶縁膜,すなわちゲートリーク電流を防」ぐために設けられているものである。ところが,引用例2には,AlNよりなる絶縁膜上にゲート電極を設けたものでは,ゲート電極に電圧を印加すると電荷が前記絶縁膜を通過してしまい,ゲート電極と電子走行層との間のリーク電流を少なく押さえることが難しいという問題があることが記載されているから,引用発明において,ゲートリーク電流をより確実に低減すべく,「AlNからなるゲート絶縁膜」に代えて,引用例2に記載された,AlN及びその上のSi_(3)N_(4)からなる多層絶縁膜上にゲート電極を設けることにより,リーク電流を抑制する技術を採用することは,当業者が容易になし得たことといえる。そして,引用例2に記載された,AlN及びその上のSi_(3)N_(4)からなる多層絶縁膜を採用することに伴い,Si_(3)N_(4)の形成時には,AlNが表面に存在することにより,AlN層よりも下の構造への,成膜環境からの物質の混入が抑えられ,これに伴う劣化が少なくなることは自明なことである。ここで,「Si_(3)N_(4)」は「SiN」とも略記されるものである。また,AlN層がリーク電流を抑制するバリアとなることは明らかである。
よって,上記のごとく,引用発明においてゲート絶縁膜として,AlN及びその上のSi_(3)N_(4)からなる多層絶縁膜を採用することにより,相違点4に係る「バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層」を備えることは,当業者が容易になし得たことである。
よって,相違点4は,当業者が適宜になし得た範囲に含まれる程度のものである。

《相違点5について》
前記第2 4.(2)イに摘記したとおり,引用例2には,「高抵抗のAlNよりなる絶縁膜105をゲート電極106と電子走行層104との間に有しているので,Si系の金属-酸化膜-半導体電界効果トランジスタ(Metal-Oxide-Semiconductor Field Effect Transistor ;MOSFET)と同様に反転層をチャネルとして動作させることが可能であり,入力振幅を大きくとることができるものと期待されていた」(段落【0005】)こと,及び「絶縁膜を多層膜により構成するようにしたので,絶縁膜の信頼性を高めることができ,絶縁膜を通過するリーク電流の発生を抑制することができる。よって,制御電極に大きな電圧を印加することができ,例えば,反転層の形成などの本来MISFETが有する性能を十分に得ることができるという効果を奏する」(段落【0065】)ことが記載されている。
これらの記載において,「反転層」は「チャネルとして動作」するものであるところ,ゲート電極(制御電極)に印加する電圧をより大きくすることによりより厚い反転層が形成できることは明らかであり,それにより,チャネルに流すことができる電流を増加させうることは,当業者が普通に予測できたことと言える。
さらに,ゲート電極(制御電極)に比較的大きい電圧を印加できることから,反転層をチャネルとしないものにおいても,チャネルを流れる電流に対して,確実にそのオン-オフが可能となり,当該チャネルに比較的大電流を流すことができることも,当業者が普通に予測できたことである。
それゆえ,上記《相違点4について》において述べたとおり,「バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなり,前記第1の絶縁層が前記第2の絶縁層の成長中に前記AlGaNバリア半導体層のドーピングまたは劣化を防止する絶縁層」を備えることは,当業者が容易になし得たことであるところ,当該構成を備えることに伴い,ゲート電極(制御電極)に印加する電圧をより大きくすることにより,確実に電流の制御ができるようになることから,チャネルにより多くの電流を流すことができること,すなわち「最大電流駆動を増加させるように」できることは,当業者が普通に予測できたことである。
よって,相違点5は,当業者が適宜になし得た範囲に含まれる程度のものである。

(5)小括
以上のとおりであるから,本願補正発明は,周知技術を勘案して,引用発明及び引用例2に記載された発明に基づいて当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許を受けることができない。
よって,本願補正発明は,特許出願の際独立して特許を受けることができない。

5.むすび
したがって,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1.本願発明
平成24年1月4日にされた手続補正は上記のとおり却下されたので,本願の請求項1に係る発明は,平成23年7月26日にされた手続補正により補正された特許請求の範囲,明細書及び図面の記載から見て,その請求項1に記載された事項において,「AIN」を「AlN」の誤記として訂正したものにより特定される以下のとおりのものである。(以下「本願発明」という。)
「【請求項1】
高比抵抗を有するIII族窒化物の半導体材料からなる高比抵抗半導体層と,
該高比抵抗半導体層上に設けられ,該高比抵抗半導体層よりも広いバンドギャップを有するAlGaNバリア半導体層と,
該AlGaNバリア半導体層と前記高比抵抗半導体層との間に設けられた二次元電子ガス層と,
前記AlGaNバリア半導体層と前記高比抵抗半導体層とに直接それぞれ接触しているソースコンタクトおよびドレインコンタクトと,
前記AlGaNバリア半導体層上に設けられ,バリアとなるAlNからなる第1の絶縁層とSiNからなる第2の絶縁層とを有する二重層からなる絶縁層と,
ゲート漏洩電流に対してバリアを形成して最大電流駆動を増加させるように,前記絶縁層上に設けられたゲートコンタクトと
を備えたことを特徴とする高電子移動度トランジスタ。」

2.引用発明
引用発明は,前記第2 4.「(2)刊行物に記載された発明」に記載したとおりのものである。

3.対比・判断
前記第2「1.本件補正の内容」?第2「3.補正の目的の適否及び新規事項の追加の有無についての検討」において記したように,本願補正発明は,本件補正前の請求項1(本願発明)について前記〈補正事項1〉に係る誤記の訂正をしたとともに,限定を付したものである。言い換えると,本願発明は,本願補正発明から前記限定を除いたものである。
そうすると,本願発明の構成要件をすべて含み,これをより限定したものである本願補正発明が,前記第2の4.「(3)補正発明と引用発明との対比」?第2の4.「(5)小括」において検討したとおり,周知技術を勘案して,引用発明及び引用例2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,本願発明も同様の理由により,当業者が容易に発明をすることができたものである。
よって,本願発明は特許法第29条第2項の規定により特許を受けることができない。

第4 むすび
以上のとおりであるから,本願は,他の請求項に係る発明について検討するまでもなく,拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2013-01-08 
結審通知日 2013-01-15 
審決日 2013-02-06 
出願番号 特願2003-535260(P2003-535260)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 原 和秀、池渕 立  
特許庁審判長 鈴木 匡明
特許庁審判官 恩田 春香
近藤 幸浩
発明の名称 高電子移動度トランジスタ  
代理人 名古屋国際特許業務法人  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ