ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
---|---|
管理番号 | 1275760 |
審判番号 | 不服2012-5861 |
総通号数 | 164 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2013-08-30 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2012-03-30 |
確定日 | 2013-06-19 |
事件の表示 | 特願2006-525544「シングルゲートまたはマルチゲートフィールドプレート製造」拒絶査定不服審判事件〔平成17年 3月17日国際公開、WO2005/024909、平成19年 3月 8日国内公表、特表2007-505483〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1 手続の経緯・本願発明 本願は、2004年9月9日(パリ条約による優先権主張外国庁受理2003年9月9日、アメリカ合衆国)を国際出願日とする出願であって、平成23年12月13日付けの拒絶査定に対し、平成24年3月30日に拒絶査定不服審判が請求がされるとともに手続補正書が提出されたものであり、その請求項1に係る発明(以下「本願発明」という。)は、平成24年3月30日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項1に記載されている事項により特定される次のとおりのものと認める。 「【請求項1】 1以上のゲートフィールドプレートを製造する方法であって、該方法は、 デバイスの活性領域およびゲート上に誘電性材料を提供することと、 該誘電性材料をエッチングすることと、 該誘電性材料上にメタルを蒸着することにより、少なくとも1つのフィールドプレートを形成することと を含み、 (i)該デバイスの該活性領域上に堆積された該誘電性材料は、該活性領域を曝すように除去されることはなく、 (ii)該少なくとも1つのフィールドプレートは、該誘電性材料上に形成され、 (iii)該ゲートは、該活性領域の直上にある、方法。」 2 引用例の記載と引用発明 (1)引用例:特開2002-343814号公報 原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された刊行物である特開2002-343814号公報(以下「引用例」という。)には、「電界効果型トランジスタ」(発明の名称)に関して、図1?27とともに以下の記載がある。(下線は当審において付加した。) ・「【0001】 【発明の属する技術分野】本発明は、移動体通信、衛星通信、及び衛星放送等のマイクロ波領域で動作する高出力のショットキゲート電界効果型トランジスタに関する。」 ・「【0018】(実施例1)本実施例のFETは図1に示すように、n型InGaP層3をチャネル層に有し、ゲート電極8とドレイン電極7との間に、ゲート電極8と接続された電界制御電極10が設けられている。以下、図13(a)?(h)を参照して本実施例のFETの作製方法について説明する。 【0019】まず、半絶縁性GaAs基板1にMOCVD法により、AlGaAsバッファ層2、Siを3×10^(17)cm^(-3)ドーピングしたn型InGaP層3(厚さ、150nm)、AlGaAsショットキ層4(厚さ、20nm)、Siを3×10^(17)cm^(-3)ドーピングしたn型GaAsコンタクト層5(厚さ、150nm)を成長させる(図13(a))。次に、レジスト(図示せず)をマスクに、硫酸系水溶液によりGaAsコンタクト層5をウェットエッチングし、リセスを形成する(図13(b))。つづいてCVD法により、厚さ300nmのSiO_(2)膜からなる絶縁膜14を堆積した後、ゲート電極形成箇所の絶縁膜14をSF_(6)を用いてドライエッチングする(図13(c))。次いで絶縁膜14をマスクとして、ゲート電極箇所のAlGaAsショットキ層4を5nm程度エッチングした後。全面に100nmのWSi膜及び400nmのAu膜をこの順にスパッタ蒸着する。その後、ゲート電極形成箇所にのみレジストを設け、イオンミリングにより不要金属を除去して、ゲート電極を形成する。さらに、残っている絶縁膜14を弗酸により除去した後、再度、CVD法により全面にSiO_(2)からなる絶縁膜9を100nm堆積する(図13(d))。次にドレイン電極形成箇所とゲート電極形成箇所との間に電界制御電極10(Ti:100nm、Au:500nm)を形成する(図13(e))。つづいて、絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ、50nmのAuGe、8nmのNi、250nmのAuをこの順に真空蒸着し、ソース電極6及びドレイン電極7を形成する(図13(f))。さらに、TiAu配線を用いて、ゲート電極8と電界制御電極10とを接続し本発明のFETを完成する(図13(g))。」 ・図13には、本発明の製造方法を示す工程断面図が示されており、図13(d)には、ゲート電極8は、ショットキ層4の直上に形成されていること、及び絶縁膜9は、n-GaAsコンタクト層5、ショットキ層4及びゲート電極8上に形成されていることが見てとれるとともに、図13(e)には、電界制御電極10は、絶縁膜9上に形成されていることが見てとれる。 (2)引用発明 以上、図1及び図13(a)?(h)を参酌してまとめると、引用例には次の発明(以下「引用発明」という。)が記載されているものと認められる。 「ゲート電極8と接続された、FETの電界制御電極10を製造する方法であって、該方法は、 AlGaAsショットキ層4、n型GaAsコンタクト層5を成長し、 n型GaAsコンタクト層5をウェットエッチングし、リセスを形成し、 ゲート電極箇所のAlGaAsショットキ層4をエッチングした後、該ショットキ層4の直上にゲート電極8を形成し、 n型GaAsコンタクト層5、AlGaAsショットキ層4及びゲート電極8上にSiO_(2)からなる絶縁膜9を堆積し、 次にドレイン電極形成箇所とゲート電極形成箇所との間の絶縁膜9上にTi及びAuからなる電界制御電極10を形成し、 つづいて、絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ、 ソース電極6及びドレイン電極7を形成し、 さらに、TiAu配線を用いて、ゲート電極8と電界制御電極10とを接続しFETを完成する、方法。」 3 対比・判断 (1)対比 本願発明と引用発明とを対比する。 ア 引用発明の「ゲート電極8」及び「『ゲート電極8と接続された』、『電界制御電極10』」は、それぞれ本願発明の「ゲート」及び「ゲートフィールドプレート」に相当する。 したがって、本願発明と引用発明とは、「1以上のゲートフィールドプレートを製造する方法」である点で一致する。 イ 引用発明の「FET」は本願発明の「デバイス」に相当するから、上記「2(1)引用例」の上記摘記事項及び図13を参照すると、引用発明の「ゲート電極8」が形成されている「AlGaAsショットキ層4」は本願発明の「デバイスの活性領域」に相当することが当業者にとって明らかである。 引用発明の「絶縁膜9」は、「SiO_(2)からなる絶縁膜9」であるので「『誘電性材料』からなる膜」であることが当業者には明らかである。したがって、引用発明の「SiO_(2)からなる絶縁膜9を堆積」は本願発明の「誘電性材料を提供」することに相当する。 よって、本願発明と引用発明とは、「デバイスの活性領域およびゲート上に誘電性材料を提供する」ことを含む点で一致する。 ウ 引用発明の「電界制御電極10」は「Ti及びAuからなる電界制御電極10」であるとともに、「Ti及びAu」は「メタル」であるから、本願発明と引用発明とは、「『該誘電性材料上にメタル』を形成することにより、『少なくとも1つのフィールドプレートを形成する』」ことを含む点で一致する。 エ 引用発明では、「絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ」るから、本願発明と引用発明とは、「該誘電性材料をエッチングする」ことを含む点で一致する。 オ 引用発明は、「n型GaAsコンタクト層5、AlGaAsショットキ層4及びゲート電極8上にSiO_(2)からなる絶縁膜9を堆積し」、「絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ」るものであり、図13(d)?(f)を勘案すると、引用例において、FETの「AlGaAsショットキ層4」上に堆積された「絶縁膜9」は、該「AlGaAsショットキ層4」を曝すように除去されていないから、本願発明と引用発明とは、「(i)該デバイスの該活性領域上に堆積された該誘電性材料は、該活性領域を曝すように除去されることはな」い点で一致する。 カ 引用発明では、「『絶縁膜9上』に『電界制御電極10』を形成」するから、本願発明と引用発明とは、「(ii)該少なくとも1つのフィールドプレートは、該誘電性材料上に形成され」る点で一致する。 キ 引用発明では、「ゲート電極箇所のAlGaAsショットキ層4をエッチングした後、該ショットキ層4の直上にゲート電極8を形成」するから、本願発明と引用発明とは、「(iii)該ゲートは、該活性領域の直上にある」点で一致する。 ク 以上をまとめると、本願発明と引用発明の一致点及び相違点は次のとおりである。 <一致点> 「1以上のゲートフィールドプレートを製造する方法であって、該方法は、 デバイスの活性領域およびゲート上に誘電性材料を提供することと、 該誘電性材料をエッチングすることと、 該誘電性材料上にメタルを形成することにより、少なくとも1つのフィールドプレートを形成することと を含み、 (i)該デバイスの該活性領域上に堆積された該誘電性材料は、該活性領域を曝すように除去されることはなく、 (ii)該少なくとも1つのフィールドプレートは、該誘電性材料上に形成され、 (iii)該ゲートは、該活性領域の直上にある、方法。」 <相違点1> 「フィールドプレート」を形成することについて、本願発明では、「メタルを蒸着することにより」、形成するのに対し、引用発明では、「メタル(Ti及びAu)からなる電界制御電極10を形成」するものの、メタルの形成手法については特定されていない点。 (2)判断 ア 相違点1について (ア)上記「2(1)引用例」の上記摘記事項の段落【0019】に、「…Au膜をこの順にスパッタ蒸着する。…50nmのAuGe、8nmのNi、250nmのAuをこの順に真空蒸着し」と記載されており、「ゲート電極8」や「ソース電極6」及び「ドレイン電極7」を形成する際に蒸着により行うことが記載されているとともに、引用発明の「電界制御電極10」も「ゲート電極8」、「ソース電極6」及び「ドレイン電極7」と同様に材料としてAuを用いていることは明らかであるから、引用例には明記されていないものの、引用発明も本願発明のように、「メタルを蒸着することにより」、フィールドプレート(電界制御電極10)を形成するものと認められる。 したがって、相違点1は実質的なものではない。 よって、本願発明の構成はすべて引用例に示されているものであって、本願発明は引用発明と同一ということとなる。 (イ)また、仮に相違点1が実質的なものであったとしても、一般に、メタル形成工程を含む半導体装置の製造方法において、メタルの形成を「蒸着」により行うことは、例えば、以下の周知例1及び2に記載されているように、普通に知られている慣用技術である。 (a)周知例1:特開2000-3919号公報(原査定の拒絶の理由で引用された引用文献2) ・「【0036】(第1の実施の形態)第1の実施の形態を図1に示す。この実施の形態は、ゲート電極5とドレイン電極8との間に、チャンネル層2の上部に絶縁膜6を介して電界制御電極9が形成された例である。…」 ・「【0038】電界制御電極9は、たとえば、全面に金属膜を蒸着した後、フォトレジストをマスクとしてイオンミリングにより不要箇所を除去するという方法により形成することができる。」 (b)周知例2:特開2000-315804号公報(原査定の拒絶の理由で引用された引用文献6) ・「【0020】次に、図5に示すように、絶縁膜15を全面に形成後、ゲート電極1を形成する部分に開口部を設け、スパッタしたWSi(17)/Au(16)にフォトレジストマスクによるドライエッチングを行いゲート電極1を形成する。 【0021】次に、図6に示すように、絶縁膜15を除去した後、表面保護膜12となる絶縁膜として、例えば膜厚100nmのSiO_(2 )を全面に堆積する。その後、ソース,ドレイン部分にフォトレジストでパターニングをし、AuGe/Ni系金属の蒸着リフトオフによりオーミック電極を形成する。オーミック電極は、ソースオーミック電極18,ドレインオーミック電極19として形成される。 【0022】次に、図7に示すように、ゲート・ドレイン間のリセス部分にフォトレジストパターンを形成し、Ti/Auの蒸着リフトオフによりフィールドプレート電極4を形成する。」 (ウ)そして、上記(ア)において検討したとおり、引用発明においては、「電界制御電極10」と同様にAuを用いている「ゲート電極8」、「ソース電極6」及び「ドレイン電極7」を形成する際に蒸着により行うのであるから、引用発明において、前記慣用技術に基づき、電界制御電極10の形成を、「メタルを蒸着することにより」、形成するものとすることは、当業者であれば適宜なし得たことである。 よって、引用発明において、上記相違点1に係る本願発明の構成とすることは、当業者が適宜なし得たことである。 (エ)よって、仮に相違点1が実質的なものであったとしても、相違点1は、当業者が容易になし得た範囲に含まれる程度のものである。 イ 判断についてのまとめ 以上のとおりであるから、本願発明の構成はすべて引用例に示されているものであって、本願発明は引用発明と同一ということとなり、引用例に記載された発明である。 よって、本願発明は、特許法第29条第1項第3号に該当し、特許を受けることができない。 または、上記「ア 相違点1について(イ)?(エ)」で検討したとおり、仮に相違点1が実質的なものであったとしても、当業者が容易になし得た範囲に含まれる程度のものであるから、本願発明は、引用発明及び慣用技術に基づいて、当業者が容易に発明をすることができたものである。 よって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。 4 予備的検討 (1)検討の前提 なお、特許請求の範囲に記載された文言とは一致しないが、仮に、本願発明が、 「1以上のゲートフィールドプレートを製造する方法であって、該方法は、 デバイスの活性領域およびゲート上に誘電性材料を提供することと、 該誘電性材料をエッチングすることと、 該誘電性材料上にメタルを蒸着することにより、少なくとも1つのフィールドプレートを形成することと 『を順に行うこと』を含み、 (i)該デバイスの該活性領域上に堆積された該誘電性材料は、該活性領域を曝すように除去されることはなく、 (ii)該少なくとも1つのフィールドプレートは、該誘電性材料上に形成され、 (iii)該ゲートは、該活性領域の直上にある、方法。」(以下、当該発明を「本願予備的発明」という。)であると解釈した場合についても、予備的に検討する。 (2)本願予備的発明と引用発明との対比 上記「3(1)対比」における検討を勘案すると、本願予備的発明と引用発明の一致点及び相違点は次のとおりである。 <一致点> 「1以上のゲートフィールドプレートを製造する方法であって、該方法は、 デバイスの活性領域およびゲート上に誘電性材料を提供することと、 該誘電性材料をエッチングすることと、 該誘電性材料上にメタルを形成することにより、少なくとも1つのフィールドプレートを形成することと を含み、 (i)該デバイスの該活性領域上に堆積された該誘電性材料は、該活性領域を曝すように除去されることはなく、 (ii)該少なくとも1つのフィールドプレートは、該誘電性材料上に形成され、 (iii)該ゲートは、該活性領域の直上にある、方法。」 <相違点2> フィールドプレートを形成することについて、本願予備的発明では、「メタルを蒸着することにより」、形成するのに対し、引用発明では、「メタル(Ti及びAu)からなる電界制御電極10を形成」するものの、メタルの形成手法については特定されていない点。 <相違点3> 誘電性材料を提供することと、該誘電性材料をエッチングすることと、少なくとも1つのフィールドプレートを形成することについて、本願予備的発明では、これらの工程を「『順に行うこと』を含」むのに対し、引用発明では、「SiO_(2)からなる絶縁膜9を堆積し、次にドレイン電極形成箇所とゲート電極形成箇所との間の絶縁膜9上にTi及びAuからなる電界制御電極10を形成し、つづいて、絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ」るものであり、誘電性材料のエッチングとフィールドプレート(電界制御電極10)の形成の順序が本願予備的発明とは逆である点。 (3)判断 ア 相違点2について 相違点2は、上記「3(1)対比」における<相違点1>のとおりであるから、上記「3(2)ア 相違点1について」で検討したとおり、相違点2も当然に、実質的なものでない、あるいは仮に相違点2が実質的なものであったとしても、当業者が容易になし得た範囲に含まれる程度のものである。 イ 相違点3について ゲート電極を覆うとともにソース及びドレイン部分をパターニングした絶縁膜上に形成したフィールドプレートを有する半導体装置の製造方法において、絶縁膜のパターニングとフィールドプレートの形成の順序を、絶縁膜のパターニング、フィールドプレートの形成の順に行うことは、上記周知例2にも記載されているように周知技術である。 他方、引用発明は、「『ゲート電極8上』に『絶縁膜9を堆積し』」、「『絶縁膜9上』に『電界制御電極10を形成し』」、「絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ、ソース電極6及びドレイン電極7を形成」するもの、すなわち、「『ゲート電極を覆うとともにソース及びドレイン部分をパターニングした絶縁膜上に形成したフィールドプレート』を有する半導体装置の製造方法」に係るものであるといえるから、引用発明において、前記周知技術に基づき、絶縁膜9のエッチングと電界制御電極10の形成の順序を、絶縁膜9のエッチング、電界制御電極10の順に行うものとすることは、当業者であれば適宜なし得たことである。 したがって、引用発明において、上記相違点3に係る本願予備的発明の構成とすることは、当業者が適宜なし得たことである。 よって、相違点3は、当業者が容易になし得た範囲に含まれる程度のものである。 ウ 予備的検討についてのまとめ 以上検討したとおり、相違点2及び相違点3はいずれも、当業者が容易になし得た範囲に含まれる程度のものであるから、本願予備的発明は、引用発明、並びに慣用技術及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 よって、本願予備的発明は、特許法第29条第2項の規定により特許を受けることができない。 5 むすび 以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 よって、結論のとおり審決する。 |
審理終結日 | 2013-01-24 |
結審通知日 | 2013-01-25 |
審決日 | 2013-02-07 |
出願番号 | 特願2006-525544(P2006-525544) |
審決分類 |
P
1
8・
113-
Z
(H01L)
P 1 8・ 121- Z (H01L) |
最終処分 | 不成立 |
前審関与審査官 | 村岡 一磨 |
特許庁審判長 |
北島 健次 |
特許庁審判官 |
恩田 春香 西脇 博志 |
発明の名称 | シングルゲートまたはマルチゲートフィールドプレート製造 |
代理人 | 山本 秀策 |
代理人 | 山本 秀策 |
代理人 | 安村 高明 |
代理人 | 安村 高明 |
代理人 | 森下 夏樹 |
代理人 | 森下 夏樹 |