• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1275794
審判番号 不服2012-4103  
総通号数 164 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-08-30 
種別 拒絶査定不服の審決 
審判請求日 2012-03-02 
確定日 2013-06-20 
事件の表示 特願2004-551525「半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化」拒絶査定不服審判事件〔平成16年 5月27日国際公開、WO2004/044973、平成18年 2月16日国内公表、特表2006-505949〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、2003年10月14日(パリ条約による優先権主張外国庁受理2002年11月8日、米国)を国際出願日とする出願であって、 平成22年10月25日付けの拒絶理由通知に対して、平成23年4月25日に手続補正書及び意見書が提出されたが、同年10月28日付けで拒絶査定がなされ、それに対して、平成24年3月2日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正書が提出され、その後当審において、同年6月25日付けで審尋がなされ、回答書が提出されなかったものである。

2.補正の却下の決定
【補正の却下の決定の結論】
平成24年3月2日になされた手続補正を却下する。

【理由】
(1)補正の内容
平成24年3月2日になされた手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし20を、補正後の特許請求の範囲の請求項1ないし19に補正するものであり、補正前後の請求項は、以下のとおりである。

(補正前)
「【請求項1】
絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップと、
前記フィン構造上にポリシリコンゲート材料をたい積するステップと、
このたい積したポリシリコンゲート材料をプレーナ化するステップと、
前記プレーナ化したポリシリコンゲート材料上に反射防止膜をたい積するステップと、
前記反射防止膜を使用して、前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
【請求項2】
前記フィン構造を形成するステップは、シリコン層上に絶縁層をたい積するステップと、シリコン部分および絶縁性のキャップで前記フィン構造を定義するように、前記絶縁層および前記シリコン層をエッチングするステップと、を含む、請求項1記載の方法。
【請求項3】
前記シリコン部分の側面上に酸化層を成長させるステップをさらに含む、請求項2記載の方法。
【請求項4】
前記プレーナ化するステップは、化学的機械的プロセスによって、前記たい積したポリシリコンゲート材料の上面を研磨するステップを含む、請求項1記載の方法。
【請求項5】
前記プレーナ化するステップは、前記フィンに隣接する前記たい積したポリシリコンゲート材料をプレーナ化するステップを含む、請求項1記載の方法。
【請求項6】
前記ゲート構造を形成するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、を含む、請求項1記載の方法。
【請求項7】
前記ゲート構造を形成するステップは、前記ゲート構造を形成するように、前記フォトレジスト層および前記ゲート材料を選択的にエッチングするステップを含む、請求項6記載の方法。
【請求項8】
前記ゲート構造のクリティカルディメンションは、約50nm以下である、請求項1記載の方法。
【請求項9】
前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項1記載の方法。
【請求項10】
前記ソースおよびドレイン領域中に不純物を注入するステップと、
前記ソースおよびドレイン領域を活性化するように、半導体デバイスをアニーリングするステップと、をさらに含む、請求項9記載の方法。
【請求項11】
絶縁体上にフィン構造を形成するステップと、
前記フィン構造上にポリシリコンをたい積するステップと、
平らな上面を得るように、前記ポリシリコンを研磨するステップと、
前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、
前記反射防止膜を使用して、前記ポリシリコンからゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
【請求項12】
前記研磨するステップは、前記ポリシリコンを化学的機械的研磨するステップを含む、請求項11記載の方法。
【請求項13】
前記ゲート構造を形成するステップは、前記ゲート構造を定義するステップと、
前記定義されたゲート構造の周りから前記ポリシリコンを除去するステップと、を含む、請求項11記載の方法。
【請求項14】
前記ゲート構造を定義するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターニングするステップと、を含む、請求項13記載の方法。
【請求項15】
前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項11記載の方法。
【請求項16】
前記ゲート構造のクリティカルディメンションは、約20nmから約50nmである、請求項11記載の方法。
【請求項17】
絶縁体上にフィン構造を形成するステップと、
前記フィン構造上にポリシリコンをたい積するステップと、
平らな上面を得るように、前記ポリシリコンを研磨するステップと、
前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、
前記反射防止膜上にフォトレジスト層をたい積するステップと、
ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、
前記定義されたゲート構造の周りから前記ポリシリコンをエッチングするステップと、を含む、
半導体デバイスの製造方法。
【請求項18】
前記フィン構造は、シリコンチャネルと、境界となる絶縁材料とを含む、請求項17記載の方法。
【請求項19】
前記定義されたゲート構造のクリティカルディメンションは、約20nmから約50nmである、請求項17記載の方法。
【請求項20】
前記フィン構造は、約300Åから1500Åの範囲にある厚みを有しており、
前記ポリシリコン上の前記反射防止膜は、約100Åから約500Åの範囲にある厚みを有している、請求項1ないし19のいずれかの項記載の方法。」

(補正後)
「【請求項1】
絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップと、
前記フィン構造上にポリシリコンゲート材料をたい積するステップと、
このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップと、
前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、
前記反射防止膜を使用して、前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
【請求項2】
前記フィン構造を形成するステップは、シリコン層上に絶縁層をたい積するステップと、シリコン部分および絶縁性のキャップで前記フィン構造を定義するように、前記絶縁層および前記シリコン層をエッチングするステップと、を含む、請求項1記載の方法。
【請求項3】
前記シリコン部分の側面上に酸化層を成長させるステップをさらに含む、請求項2記載の方法。
【請求項4】
前記プレーナ化するステップは、化学的機械的プロセスによって、前記たい積したポリシリコンゲート材料の上面を研磨するステップを含む、請求項1記載の方法。
【請求項5】
前記ゲート構造を形成するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、を含む、請求項1記載の方法。
【請求項6】
前記ゲート構造を形成するステップは、前記ゲート構造を形成するように、前記フォトレジスト層および前記ゲート材料を選択的にエッチングするステップを含む、請求項5記載の方法。
【請求項7】
前記ゲート構造のクリティカルディメンションは、約50nm以下である、請求項1記載の方法。
【請求項8】
前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項1記載の方法。
【請求項9】
前記ソースおよびドレイン領域中に不純物を注入するステップと、
前記ソースおよびドレイン領域を活性化するように、半導体デバイスをアニーリングするステップと、をさらに含む、請求項8記載の方法。
【請求項10】
絶縁体上にフィン構造を形成するステップと、
前記フィン構造上にポリシリコンをたい積するステップと、
平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、
前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、
前記反射防止膜を使用して、前記ポリシリコンからゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
【請求項11】
前記研磨するステップは、前記ポリシリコンを化学的機械的研磨するステップを含む、請求項10記載の方法。
【請求項12】
前記ゲート構造を形成するステップは、前記ゲート構造を定義するステップと、
前記定義されたゲート構造の周りから前記ポリシリコンを除去するステップと、を含む、請求項10記載の方法。
【請求項13】
前記ゲート構造を定義するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターニングするステップと、を含む、請求項12記載の方法。
【請求項14】
前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項10記載の方法。
【請求項15】
前記ゲート構造のクリティカルディメンションは、約20nmから約50nmである、請求項10記載の方法。
【請求項16】
絶縁体上にフィン構造を形成するステップと、
前記フィン構造上にポリシリコンをたい積するステップと、
平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、
前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、
前記反射防止膜上にフォトレジスト層をたい積するステップと、
ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、
前記定義されたゲート構造の周りから前記ポリシリコンをエッチングするステップと、を含む、
半導体デバイスの製造方法。
【請求項17】
前記フィン構造は、シリコンチャネルと、境界となる絶縁材料とを含む、請求項16記載の方法。
【請求項18】
前記定義されたゲート構造のクリティカルディメンションは、約20nmから約50nmである、請求項16記載の方法。
【請求項19】
前記フィン構造は、約300Åから1500Åの範囲にある厚みを有しており、
前記ポリシリコン上の前記反射防止膜は、約100Åから約500Åの範囲にある厚みを有している、請求項1ないし18のいずれかの項記載の方法。」

(2)補正事項の整理
本件補正の補正事項を整理すると、以下のとおりである。

(補正事項a)
(補正事項a-1)補正前の請求項1の「このたい積したポリシリコンゲート材料をプレーナ化するステップと、」を、補正後の請求項1の「このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップと、」と補正すること。

(補正事項a-2)補正前の請求項1の「前記プレーナ化したポリシリコンゲート材料上に反射防止膜をたい積するステップと、」を、補正後の請求項1の「前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、」と補正すること。

(補正事項b)補正前の請求項5を削除するとともに、当該削除に伴って、請求項の番号及び引用する請求項の番号を修正すること。

(補正事項c)
(補正事項c-1)補正前の請求項11の「平らな上面を得るように、前記ポリシリコンを研磨するステップと、」を、補正後の請求項10の「平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、」と補正すること。

(補正事項c-2)補正前の請求項11の「前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、」を、補正後の請求項10の「前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、」と補正すること。

(補正事項d)
(補正事項d-1)補正前の請求項17の「平らな上面を得るように、前記ポリシリコンを研磨するステップと、」を、補正後の請求項16の「平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、」と補正すること。

(補正事項d-2)補正前の請求項17の「前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、」を、補正後の請求項16の「前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、」と補正すること。

(3)新規事項追加の有無及び補正の目的の適否についての検討
(3-1)補正事項aについて
(3-1-1)補正事項a-1について
補正事項a-1は、補正前の請求項1に係る発明の発明特定事項である「このたい積したポリシリコンゲート材料を」「プレーナ化するステップ」について、「前記フィン構造の前記上面が露出するまで」と限定的に減縮する事項を付加する補正である。
そして、この補正は、本願の願書に最初に添付した明細書(以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。)の【0024】段落の記載に基づく補正である。
したがって、補正事項a-1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定された新規事項の追加禁止の要件を満たしており、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-1-2)補正事項a-2について
補正事項a-2は、補正前の請求項1に係る発明の発明特定事項である「反射防止膜をたい積するステップ」について、「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加する補正である。
そして、この補正は、当初明細書の【0024】及び【0026】段落の記載に基づく補正である。
したがって、補正事項a-2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-2)補正事項bについて
補正事項bは、特許法第17条の2第4項第1号に掲げる請求項の削除を目的とするものである。

(3-3)補正事項cについて
(3-3-1)補正事項c-1について
補正事項c-1は、補正前の請求項11に係る発明の発明特定事項である「前記ポリシリコンを」「研磨するステップ」について、「前記フィン構造の上面が露出するまで」と限定的に減縮する事項を付加する補正である。
そして、この補正は、当初明細書の【0024】段落の記載に基づく補正である。
したがって、補正事項c-1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-3-2)補正事項c-2について
補正事項c-2は、補正前の請求項11に係る発明の発明特定事項である「反射防止膜をたい積するステップ」について、「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加する補正である。
そして、この補正は、当初明細書の【0024】及び【0026】段落の記載に基づく補正である。
したがって、補正事項c-2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-4)補正事項dについて
(3-4-1)補正事項d-1について
補正事項d-1は、補正前の請求項17に係る発明の発明特定事項である「前記ポリシリコンを」「研磨するステップ」について、「前記フィン構造の上面が露出するまで」と限定的に減縮する事項を付加する補正である。
そして、この補正は、当初明細書の【0024】段落の記載に基づく補正である。
したがって、補正事項d-1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-4-2)補正事項d-2について
補正事項d-2は、補正前の請求項17に係る発明の発明特定事項である「反射防止膜をたい積するステップ」について、「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加する補正である。
そして、この補正は、当初明細書の【0024】及び【0026】段落の記載に基づく補正である。
したがって、補正事項d-2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-5)新規事項追加の有無及び補正の目的の適否についてのまとめ
以上、検討したとおりであるから、本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものである。

(4)独立特許要件について
(4-1)はじめに
上記(3)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。

(4-2)補正後の請求項1に係る発明
本件補正による補正後の請求項1に係る発明(以下「補正後の発明」という。)は、平成24年3月2日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものである。

(4-3)引用刊行物に記載された発明
(4-3-1)原査定の拒絶の理由に引用され、本願の優先日前に日本国内において頒布された特開2002-270850号公報(以下「引用刊行物1」という。)には、第1ないし11図とともに、以下の事項が記載されている。なお、下線は、当審において付与したものである。(以下、同じ。)

「【0001】
【発明の属する技術分野】本発明は絶縁ゲート電界効果トランジスタに関し、特に二重ゲートを備えた電界効果トランジスタの改良に関する。」
「【0006】
【第1の実施例】第1図および第2図に本願発明の第1の実施例を示す。第1図は本願発明に係る二重ゲート電界効果トランジスタの平面図であり、第2図は、第1図のX-X’断面図である。第1図および第2図において、1は基板、2は絶縁層であり、3,4,及び5は溝(外郭が長方形に削られた窪み)6内に分離して設けられた島状半導体結晶層を形成するソース領域、ドレイン領域およびチャネル領域である。チャネル領域は所定の幅Tをもって設けられる。また7-1、7-2はチャネル領域5の両側面部に設けられた二つのゲート絶縁膜であり、8および9は、溝6内に島状半導体結晶層により分離して設けられた二つのゲート電極である。また、10?1は絶縁膜2により基板1より分離された半導体結晶層の残部である。
【0007】第3図ないし第11図において、上記第1実施例に係る二重ゲート電界効果トランジスタを実現するための製造工程例を示す。まず第3図に示すように、シリコン基板1上に酸化膜2を介して形成されたシリコン結晶層10を用意し、さらにシリコン酸化膜11、シリコン窒化膜12を順次堆積する。
【0008】次に第4図および第5図に示すように、シリコン窒化膜12、シリコン酸化膜11およびシリコン結晶層10の一部を除去し、形成される深さが絶縁層2の表面に達する溝6により周囲から分離された島状層50を形成し、さらに島状層50を構成する結晶シリコン層51の溝6に露出された側面部を酸化しシリコン酸化膜7-1および7-2を形成する。このとき溝6に露出している周囲の結晶シリコン層側面部も酸化されるが図示していない。また、島状層の幅は各素子毎に異なる所定の幅を持たせることもできる。
【0009】次に第6図に示すように、全表面に多結晶シリコン層を堆積し、機械化学的研磨法などにより平坦化し、溝6の内部に多結晶シリコン層14を埋め込む。このとき、シリコン窒化膜12及び島状層50上に残されたシリコン窒化膜12の一部13が平坦化のためのエッチングストッパーとして作用する。
【0010】第7図は、第6図のX-X’断面を示す。次にリソグラフィー工程により溝6に埋め込まれた多結晶シリコン層14の一部を除去し、島状層50で互いに分離された多結晶シリコン層8および9を第8図のように形成する。第9図は第8図のX-X’断面を示すが、この場合レジストパターン200は島状層50を横断するように形成し、多結晶シリコン層8および9は同一のリソグラフィー工程一回で形成される。また、このときレジストパターン以外の島状層50の部分は、シリコン窒化膜13が多結晶シリコン除去の時のマスクとなり、島状層50はそのまま残る。さらにシリコン酸化膜7-1および7-2もまた多結晶シリコン除去の時のマスクとなり、周囲のシリコン結晶層および島状層50のシリコン結晶層51が除去されることを防止する(第5図参照)。
【0011】次に多結晶シリコン層8および9をマスクとし酸化膜7-1及び7-2の一部を除去し、さらに高濃度のn型不純物を側面から拡散し、島状層50にソース領域3、及びドレイン領域4(第1図参照)を形成する。マスクされたシリコン結晶層51の部分がチャネル領域5となる。また同時に多結晶シリコン層8および9にも高濃度n型不純物が添加されるので、それぞれゲート電極として用いることが出来る。かくして、同一主面上にソース領域3,ドレイン領域4、チャネル領域5、ゲート電極8及び9が自己整合してなる本発明の構成を実現できる。」

そうすると、引用刊行物1には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。

「シリコン基板1上に酸化膜2を介して形成されたシリコン結晶層10を用意し、シリコン酸化膜11、シリコン窒化膜12を順次堆積し、
前記シリコン窒化膜12、前記シリコン酸化膜11及び前記シリコン結晶層10の一部を除去し、形成される深さが前記酸化膜2の表面に達する溝6により周囲から分離された島状層50を形成し、
全表面に多結晶シリコン層14を堆積し、
機械化学的研磨法により平坦化し、前記島状層50上に残された前記シリコン窒化膜12の一部13を前記平坦化のためのエッチングストッパーとして作用させて、前記溝6の内部に前記多結晶シリコン層14を埋め込み、
リソグラフィー工程により前記溝6に埋め込まれた前記多結晶シリコン層14の一部を除去し、前記島状層50で互いに分離された前記多結晶シリコン層14からなるゲート電極8及び9を形成する、
二重ゲート電界効果トランジスタの製造工程。」

(4-3-2)原査定の拒絶の理由に引用され、本願の優先日前に日本国内において頒布された特開2000-208393号公報(以下「引用刊行物2」という。)には、図1及び2とともに、以下の事項が記載されている。

「【0001】
【発明の属する技術分野】本発明は、例えばサファイア基板や、絶縁層がシリコン基板上に形成された絶縁基板上に、段差がある多結晶シリコン等を形成してゲート電極を製造する場合にも正確な露光を行ってゲート電極を精度良く製造可能な半導体装置の製造方法に関する。」
「【0009】また、請求項2に係る発明は、請求項1において、さらに、前記形成した平坦化層の上に反射防止膜を形成する工程を含むことを特徴とする。ここに反射防止膜は、照射される露光の光をその進行方向と逆方向に反射する作用を有する。この発明によれば、反射防止膜が露光の光の不要な方向への反射を低減するので、一層正確な露光を行うことができる。」
「【0014】
【発明の実施の形態】以下、本発明の実施の形態を図面を参照しつつ説明する。図1、図2は、本発明の実施の形態である半導体装置の製造方法の製造工程を示している。この製造工程図を参照して製造方法を説明すると、まず、図1(a)に示すように、サファイア基板10上に膜厚1000Å程度の単結晶シリコン20を形成させると共に、酸化させない部分(アクティブ領域)にSi_(3 )N_(4 )(ナイトライド)を形成して酸化処理を行うと、素子分離部に酸化膜30が形成される。なお、単結晶シリコン10上のSi_(3 )N_(4 )を除去しておく。また、酸化膜エッチバック処理して、単結晶シリコン20に対して膜厚を同じか薄くしておく。
【0015】次に、P(リン)をドーピングした多結晶シリコン40を、SiH_(4 )(シラン)を用いたCVD法により成長させ、その上に、WSi50を形成すると、1500Å程度の段差が発生する(図1(b))。次に、段差を無くして表面を平坦にするために、厚さ300Å程度のシリコンオングラス(SOG:Si(OC_(2 )H_(5 ))_(4 ))60を塗布し、420(°C)で加熱をして硬化させる(図1(c))。
【0016】これによって、サファイア基板1の上方に形成した多結晶シリコン40の段差がなくなるので、この段差による露光の光の反射が抑制されて、正確な露光を行うことができる。次に、図1(d)に示す様に、反射防止膜70を形成する。反射防止膜70としては、露光の光をその進行方向と逆方向に反射させる作用を有するものを用いれば良い。
【0017】例えば、500Å程度の厚さの多結晶シリコン、500Å程度の厚さのプラズマSiN膜(Si_(3 )N_(4 ))、500Å程度の厚さのSiON(酸窒化シリコン)等を用いれば良い。シリコンオングラス60は露光の光をわずかながら透過させるため、反射防止膜70を形成して、上方から照射される露光の光をその進行方向と逆方向に反射させるようにすれば、一層正確な露光を行うことができる。」

(4-4)対比・判断
(4-4-1)刊行物発明の「酸化膜2」及び「島状層50」は、各々補正後の発明の「絶縁体」及び「複数の側面および上面を含むフィン構造」に相当するので、刊行物発明の「シリコン基板1上に酸化膜2を介して形成されたシリコン結晶層10を用意し、シリコン酸化膜11、シリコン窒化膜12を順次堆積し、前記シリコン窒化膜12、前記シリコン酸化膜11及び前記シリコン結晶層10の一部を除去し、形成される深さが前記酸化膜2の表面に達する溝6により周囲から分離された島状層50を形成」することは、補正後の発明の「絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップ」に相当する。

(4-4-2)刊行物発明の「多結晶シリコン層14」は、補正後の発明の「ポリシリコンゲート材料」に相当するので、刊行物発明の「全表面に多結晶シリコン層14を堆積」することは、補正後の発明の「前記フィン構造上にポリシリコンゲート材料をたい積するステップ」に相当する。

(4-4-3)刊行物発明において、「島状層50上に残された」「シリコン窒化膜12の一部13を」「平坦化のためのエッチングストッパーとして作用させて」いることから、「シリコン窒化膜12の一部13」が露出するまで「平坦化」していることは明らかであり、また、「シリコン窒化膜12の一部13」が、「島状層50」の構成部分であることは、図5より明らかであるから、刊行物発明の「機械化学的研磨法により平坦化し、前記島状層50上に残された前記シリコン窒化膜12の一部13を前記平坦化のためのエッチングストッパーとして作用させて、前記溝6の内部に前記多結晶シリコン層14を埋め込」むことは、補正後の発明の、「このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップ」に相当する。

(4-4-4)刊行物発明の「前記多結晶シリコン層からなるゲート電極8及び9」は、補正後の発明の「ポリシリコンゲート材料から」「形成」された「ゲート構造」に相当するので、刊行物発明の「リソグラフィー工程により前記溝6に埋め込まれた前記多結晶シリコン層14の一部を除去し、前記島状層50で互いに分離された前記多結晶シリコン層からなるゲート電極8及び9を形成する」ことと、補正後の発明の「前記反射防止膜を使用して、前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップ」とは、「プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップ」という点で共通する。

(4-4-5)刊行物発明の「二重ゲート電界効果トランジスタの製造工程」は、補正後の発明の「半導体デバイスの製造方法」に相当する。

(4-4-6)そうすると、補正後の発明と刊行物発明とは、
「絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップと、
前記フィン構造上にポリシリコンゲート材料をたい積するステップと、
このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップと、
前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。」
である点で一致し、次の点で相違する。

(相違点)補正後の発明では、「前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップ」を備え、「前記プレーナ化したポリシリコンゲート材料からゲート構造を形成する」に際して、「前記反射防止膜を使用して」いるのに対し、刊行物発明では、「機械化学的研磨法により平坦化し、前記島状層50上に残された前記シリコン窒化膜12の一部13を前記平坦化のためのエッチングストッパーとして作用させて、前記溝6の内部に前記多結晶シリコン層14を埋め込」んだ後に、「リソグラフィー工程」を行う際、その上に反射防止膜を形成することが特定されていない点

(4-5)判断
以下、上記相違点について、検討する。
一般に、フォトリソグラフィー工程において露光精度を向上させることは、当該技術分野において、周知の課題である。そして、平坦化層の上に反射防止膜を形成することにより、露光精度を向上させ得ることは、引用刊行物2に、「また、請求項2に係る発明は、請求項1において、さらに、前記形成した平坦化層の上に反射防止膜を形成する工程を含むことを特徴とする。ここに反射防止膜は、照射される露光の光をその進行方向と逆方向に反射する作用を有する。この発明によれば、反射防止膜が露光の光の不要な方向への反射を低減するので、一層正確な露光を行うことができる。」(【0009】)と記載されているように、公知の技術であり、刊行物発明において、「機械化学的研磨法により平坦化し、前記島状層50上に残された前記シリコン窒化膜12の一部13を前記平坦化のためのエッチングストッパーとして作用させて、前記溝6の内部に前記多結晶シリコン層14を埋め込」んだ後に、「リソグラフィー工程」を行う際、その上に反射防止膜を形成することにより、露光精度を向上させ得ることは、引用刊行物2に触れた当業者であれば、容易に察知し得ることである。
そうすると、刊行物発明において、より正確な露光を行い、精度を高めるために、引用刊行物に記載された公知の技術を適用して、「機械化学的研磨法により平坦化し、前記島状層50上に残された前記シリコン窒化膜12の一部13を前記平坦化のためのエッチングストッパーとして作用させて、前記溝6の内部に前記多結晶シリコン層14を埋め込」んだ後、反射防止膜を形成し、その後、「リソグラフィー工程により前記溝6に埋め込まれた前記多結晶シリコン層14の一部を除去し、前記島状層50で互いに分離された前記多結晶シリコン層からなるゲート電極8及び9を形成する」ことにより、補正後の発明のように、「前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップ」を備え、「前記プレーナ化したポリシリコンゲート材料からゲート構造を形成する」に際して、「前記反射防止膜を使用」する構成とすることは、当業者が必要に応じて、適宜なし得たことである。
よって、上記相違点は、当業者が容易になし得た範囲に含まれる程度のものである。

(4-6)独立特許要件についてのまとめ
以上検討したとおり、補正後の発明と刊行物発明との相違点は、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際、独立して特許を受けることができない。

(5)補正の却下についてのむすび
本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。
したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

3.本願発明
平成24年3月2日になされた手続補正は上記のとおり却下されたので、本願の請求項1に係る発明(以下「本願発明」という。)は、平成23年4月25日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1に記載されている事項により特定されるとおり上記2.(1)の補正前の請求項1として記載したとおりのものである。

4.刊行物に記載された発明
これに対して、原査定の拒絶の理由に引用された刊行物には、上記2.(4-3-1)及び(4-3-2)に記載したとおりの事項及び発明が記載されているものと認められる。

5.判断
上記2.(3)において検討したとおり、補正後の請求項1に係る発明は、補正前の請求項1に係る発明の発明特定事項である「このたい積したポリシリコンゲート材料を」「プレーナ化するステップ」及び「反射防止膜をたい積するステップ」について、各々「前記フィン構造の前記上面が露出するまで」及び「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加したものである。逆に言えば本件補正前の請求項1に係る発明(本願発明)は,補正後の発明から上記の限定をなくしたものである。
そうすると、上記2.(4)において検討したように、補正後の発明が,引用刊行物1及び2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物1及び2に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2013-01-18 
結審通知日 2013-01-23 
審決日 2013-02-06 
出願番号 特願2004-551525(P2004-551525)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 宮澤 尚之  
特許庁審判長 北島 健次
特許庁審判官 池渕 立
小野田 誠
発明の名称 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化  
代理人 早川 裕司  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ