• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 G06F
審判 査定不服 2項進歩性 特許、登録しない。 G06F
管理番号 1277696
審判番号 不服2011-19553  
総通号数 165 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-09-27 
種別 拒絶査定不服の審決 
審判請求日 2011-09-09 
確定日 2013-08-07 
事件の表示 特願2009-508002「汎用アレイ処理」拒絶査定不服審判事件〔平成19年11月 8日国際公開、WO2007/127971、平成21年10月 1日国内公表、特表2009-535721〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、2007年4月29日(パリ条約による優先権主張外国庁受理2006年4月28日、米国)を国際出願日とする出願であって、平成22年6月9日付けで拒絶理由通知がなされ、同年12月15日付けで手続補正がなされたが、平成23年4月27日付けで拒絶査定がなされ、これに対し、同年9月9日に拒絶査定不服審判の請求がなされるとともに、同日付けで手続補正がなされ、その後、当審において、平成24年2月2日付けで前置報告書を利用した審尋がなされたのに対し、同年5月31日付けで回答書が提出されたものである。

2.平成23年9月9日付けの手続補正についての補正却下の決定
[補正却下の決定の結論]
平成23年9月9日付けの手続補正を却下する。

[理由]
(1)補正後の請求項33に係る発明
平成23年9月9日付けの手続補正(以下、「本件手続補正」という。)は、特許請求の範囲の請求項33を、
「行列演算を実行する方法であって、
受信されたオペコードに基づいて2つの並列処理経路を介するデータの流れを、コントロールすることと、
前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第1の並列処理経路で第1の行列演算を実行することと、
前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第2の並列処理経路で第2の行列演算を実行することと、
を備える方法。」(平成22年12月15日付け手続補正書により補正されたもの)
から、
「行列演算を実行する方法であって、
受信されたオペコードに基づいて2つの並列処理経路を介するデータの流れを、コントロールすることと、
前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第1の並列処理経路で第1の行列演算を実行することと、
前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第2の並列処理経路で第2の行列演算を実行することを備え、
前記データの流れは、前記2つの並列処理経路の一方の処理経路の処理結果が、マルチプレクサを介して他方の処理経路の入力として提供されるように制御される方法。」
に補正することを含むものである。

上記補正は、補正前の請求項33における「受信されたオペコードに基づいて(コントロールされる)2つの並列処理経路を介するデータの流れ」が「2つの並列処理経路の一方の処理経路の処理結果が、マルチプレクサを介して他方の処理経路の入力として提供されるように制御される」ものであることを限定するものであって、特許法第17条の2第5項第2号の特許請求の範囲の減縮を目的とするものに該当する。
そこで、本件手続補正後の上記請求項33に係る発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(平成23年法律第63号改正附則第2条第18項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第6項において準用する同法第126条第5項の規定に適合するか)について、以下に検討する。

(2)引用例
(2-1)引用例1:特開2002-269067号公報
(2-1-1)本願の優先権主張の日前に日本国内において頒布され、原査定の拒絶の理由に引用された特開2002-269067号公報(以下「引用例1」という。)には、図1とともに次の事項が記載されている。(下線は、当審において付与したものである。以下、同様。)

a.「【0001】
【発明の属する技術分野】本発明は、例えば行列同士のかけ算等を行う行列演算装置に関するものである。行列のかけ算をする際に用いる行列演算装置において、演算器として1個の積和演算器をもつか、あるいは同時並列動作する複数個の積和演算器をもち、1個または複数個の積和演算器に対して効率的に必要な行列演算のためのデータを入力できるようなレジスタ、またはメモリをもつ行列演算装置に関するものである。」

b.「【0006】したがって、本発明では、一つの演算器あるいは並列に動作させる複数の演算器に対して、行列演算における必要なデータを全て同時に演算器に与えるようにして演算処理を高速に行い、かつ行列全体の項のデータを予め記憶手段に取り込むことにより、行列のデータを外部記憶装置から追加読み出しすることなしに行列全体の演算を連続的に行うことを目的とする。」

c.「【0021】
【発明の実施の形態】以下、本発明の実施の形態について、図1を用いて説明する。以下の説明では、演算器として、2個の乗算器と2つの乗算結果を加算する加算器とからなる積和演算器を利用する場合の構成例について説明している。
【0022】図1において、1は命令である。2は入力される命令1を解読して制御信号4を出力するデコーダである。この場合、制御信号4は、書き込み制御信号と読み出し制御信号と選択制御信号と演算制御信号とに分けられる。
【0023】19は積和演算器としての機能を有する演算器である。21は制御信号4(書き込み制御信号)を入力として書き込み信号22を出力する書き込み部、23は制御信号4(読み出し制御信号)を入力として読み出し信号24を出力する読み出し部である。
【0024】3は演算に利用される行列の項のデータの全てを記憶してある主記憶などの外部記憶装置である。この外部記憶装置3のデータのバス幅は1項分である。
【0025】6,7,8,9は外部記憶装置3からの1項分ずつ出力されるデータ5を入力して、書き込み信号22に従ってデータを記憶する記憶手段となるマトリクスデータ分割格納メモリである。このマトリクスデータ分割格納メモリ6?9は、読み出し部23から与えられる、読み出し信号24に従って、出力データ10?13をそれぞれ出力する。
【0026】14はマトリクスデータ分割格納メモリ6?9からの出力データ10?13を入力とするセレクタ部であり、このセレクタ部14からは、演算器19に必要なデータとして、演算用データ15,16,17,18を出力し、演算器19へ与える。演算器19は、それらのデータ15?18を用いて制御信号4(演算制御信号)に従って演算(積和演算)し、演算結果20を出力する。演算結果は書き込部21にも入力され、制御信号4(書き込み制御信号)に従ってマトリクスデータ分割格納メモリ6,7,8,9のいずれかに格納される。」

d.「【0036】この実施の形態の行列演算装置によると、書き込み部21は複数個のマトリクスデータ分割格納メモリ10?13に行列の項のデータを制御信号4に従って書き込み、読み出し部23は、制御信号4に従って複数個のマトリクスデータ分割格納メモリ10?13から行列演算に必要な複数個のデータを同時に読み出し、セレクタ部14は、制御信号4に従って複数個のデータを選択して演算器19に複数個の演算用データ15?18を与え、マトリクスデータ分割格納メモリ10?13に対して行列の項のデータを記憶させておく際に、演算器19での演算に必要な複数の項のデータ10?13を同時に出力できる個数に分割して記憶しているので、マトリクスデータ分割格納メモリ10?13から演算器19に対して、演算に必要な項のデータの全てを制御信号4に従って同時に出力することができ、また行列のかけ算を行う内部の演算を連続して行っても、行列の項のデータを演算器に対して連続して与え続けることができる。したがって、行列演算を高速に行うことができる。」

e.「【0037】なお、上記の実施の形態では、積和演算を行う演算器は1個設けているだけであったが、並列動作する2個または4個の積和演算器を設けてもよく、演算器の個数はそれらの個数に限定されることはなく、何個でもよい。このように、演算器を多数並列的に設けると、複数の演算を同時に行うことができ、少ない演算サイクルで多くの演算を行うことができ、行列演算の高速化を図ることができる。なお、その際に、演算器の個数が増加すると、同時に出力すべきデータの個数が増えるため、マトリクスデータ分割格納メモリの個数もそれに合わせて増加させることが必要であり、マトリクスデータ分割格納メモリを8個にすることも可能であり、それ以上に増加させることも可能である。」

f.「【0041】また、演算器を複数個設けることにより、複数の演算を同時に行うことが可能になり、演算の回数を減少させることができ、演算をいっそう高速に行うことができるという効果を奏する。」

(2-1-2)ここにおいて、引用例1に記載されている「行列演算装置」に関する発明を行列演算を実行する方法の発明として捉えることができることは当業者にとって自明の事項である。

(2-1-3)また、0022段落の「図1において、1は命令である。2は入力される命令1を解読して制御信号4を出力するデコーダである。この場合、制御信号4は、書き込み制御信号と読み出し制御信号と選択制御信号と演算制御信号とに分けられる。」という記載、及び0023段落の「21は制御信号4(書き込み制御信号)を入力として書き込み信号22を出力する書き込み部、23は制御信号4(読み出し制御信号)を入力として読み出し信号24を出力する読み出し部である。」という記載から、引用例1には、外部から「入力される命令1」を「デコーダ2」によって解読して「書き込み制御信号」、「読み出し制御信号」、「選択制御信号」及び「演算制御信号」からなる「制御信号4」を出力することが記載されていることは明らかである。

(2-1-4)また、0025段落には、「6,7,8,9は外部記憶装置3からの1項分ずつ出力されるデータ5を入力して、書き込み信号22に従ってデータを記憶する記憶手段となるマトリクスデータ分割格納メモリである。このマトリクスデータ分割格納メモリ6?9は、読み出し部23から与えられる、読み出し信号24に従って、出力データ10?13をそれぞれ出力する。」と記載されている。
ここで、0023段落の「21は制御信号4(書き込み制御信号)を入力として書き込み信号22を出力する書き込み部、23は制御信号4(読み出し制御信号)を入力として読み出し信号24を出力する読み出し部である。」という記載から、「書き込み信号22」は、「書き込み部」において「書き込み制御信号」の入力に基づいて作られるものであり、「読み出し信号24」は、「読み出し部」において「読み出し制御信号」の入力に基づいて作られるものであるといえるから、「書き込み信号22に従って」の動作は、「書き込み制御信号に従って」の動作であるといえ、「読み出し信号24に従って」の動作は、「読み出し制御信号に従って」の動作であるといえる。
よって、引用例1には、「外部記憶装置3」からの行列の「1項分ずつ出力されるデータ5」を「書き込み制御信号」に従って「マトリクスデータ分割格納メモリ6?9」に記憶すると共に、「読み出し制御信号」に従って「マトリクスデータ分割格納メモリ6?9」から「出力データ10?13」として「出力」することが記載されているといえる。

(2-1-5)また、0026段落の「14はマトリクスデータ分割格納メモリ6?9からの出力データ10?13を入力とするセレクタ部であり、このセレクタ部14からは、演算器19に必要なデータとして、演算用データ15,16,17,18を出力し、演算器19へ与える。」という記載から、引用例1の「セレクタ部14」は、「出力データ10?13」の中から演算に用いる「演算用データ15?18」を選択的に出力していることは明らかである。

(2-1-6)また、0026段落の「演算器19は、それらのデータ15?18を用いて制御信号4(演算制御信号)に従って演算(積和演算)し、演算結果20を出力する。」という記載から、引用例1の「演算器19」は、「演算用データ15?18」を用いて「制御信号4」の中の「演算制御信号」に従って「演算(積和演算)」を実行して「演算結果20を出力」していることは明らかである。

(2-1-7)以上を総合すると、引用例1には、次の発明(以下、「引用発明1-1」という。)が記載されているものと認められる。
「行列演算を実行する方法において、
外部から入力される命令1をデコーダ2によって解読して書き込み制御信号、読み出し制御信号、選択制御信号及び演算制御信号からなる制御信号4を出力することと、
外部記憶装置3から行列の1項分ずつ出力されるデータ5を前記書き込み制御信号に従ってマトリクスデータ分割格納メモリ6?9に記憶すると共に、前記読み出し制御信号に従って前記マトリクスデータ分割格納メモリ6?9から出力データ10?13として出力することと、
セレクタ部14によって、前記出力データ10?13の中から演算に用いる演算用データ15?18を選択的に出力することと、
演算器19によって、前記演算用データ15?18を用いて前記制御信号4の中の演算制御信号に従って演算(積和演算)を実行して演算結果20を出力することと、
を備える方法。」

(2-1-8)また、引用例1の0006段落の「したがって、本発明では、一つの演算器あるいは並列に動作させる複数の演算器に対して、行列演算における必要なデータを全て同時に演算器に与えるようにして演算処理を高速に行い」という記載、0037段落の「なお、上記の実施の形態では、積和演算を行う演算器は1個設けているだけであったが、並列動作する2個または4個の積和演算器を設けてもよく、演算器の個数はそれらの個数に限定されることはなく、何個でもよい。このように、演算器を多数並列的に設けると、複数の演算を同時に行うことができ、少ない演算サイクルで多くの演算を行うことができ、行列演算の高速化を図ることができる。なお、その際に、演算器の個数が増加すると、同時に出力すべきデータの個数が増えるため、マトリクスデータ分割格納メモリの個数もそれに合わせて増加させることが必要であり、マトリクスデータ分割格納メモリを8個にすることも可能であり、それ以上に増加させることも可能である。」という記載、及び0041段落の「また、演算器を複数個設けることにより、複数の演算を同時に行うことが可能になり、演算の回数を減少させることができ、演算をいっそう高速に行うことができるという効果を奏する。」という記載から、引用例1には、次の発明(以下、「引用発明1-2」という。)も記載されているものと認められる。
「演算処理を高速に行う必要がある場合には、並列動作する2個または4個の積和演算器19を設けると共に、マトリクスデータ分割格納メモリの個数もそれに合わせて増加させる、行列演算を並列に実行する方法。」

(2-2)引用例2:特開平6-175986号公報
(2-2-1)本願の優先権主張の日前に日本国内において頒布された刊行物である特開平6-175986号公報(以下「引用例2」という。)には、図面とともに次の事項が記載されている。

g.「【0001】
【産業上の利用分野】この発明は、行列演算の並列処理方法に関し、特に、各種のニューラルネットその他の演算において必須の行列演算、例えば行列とベクトルの積の繰り返し演算処理を2次元トーラス結合型並列計算機により高速処理する行列演算の並列処理方法に関する。
【0002】
【従来の技術】2次元トーラス結合型並列計算機により行列とベクトルの積を繰り返し演算処理する並列処理方法の従来例を図を参照して説明する。ここで、2次元トーラス結合とは図1に示される如く2次元アレイ状に並べられた処理要素(以下、PEと称す)間を行方向および列方向の双方共にリング状に結合した形態をいう。演算処理されるべき行列Aはm行n列、即ちmn個の要素から成り、ベクトルXはn個の要素から成るものとする。そして、並列計算機であるPEアレイはp行q列、即ちpq個のPEから成るものとする。」

h.「【0012】
【実施例】この発明の実施例を図5を参照して説明する。説明を簡単化するために、m=n=h=9、p=q=3とし、3行3列のPEアレイにより先ず9行9列の行列Aと9個の要素のベクトルXの積を計算し、次いで、同様に9行9列の行列Bと先の行列AとベクトルXの積である9個の要素より成るベクトルYの積を計算する例について説明する。
【0013】先ず、行列AとベクトルXの積の演算処理について説明する。9行9列の行列Aを行方向および列方向とも3分割して部分行列A_(ij)を形成し、ベトクルXを3分割して部分ベクトルX_(i)を形成し、図5の如く各PEに割りつける。図5において、PEijは第i行、第j列のPEを表す。割りつけられた要素に対応する第i行の部分積和の総和(行列の行ベクトルとベクトルの内積であり、yiで表す)の演算処理は各PEに均等に担当させる。具体的には、PE11にy1、PE12にy2、PE13にy3、PE21にy4、PE22にy5、PE23にy6、PE31にy7、PE32にy8、PE33にy9をそれぞれ担当させる。
【0014】この様な割り付けにおいて、各PEは、先ず、割りつけられた行列とベクトルの要素間の部分積和を計算する。・・・(中略)・・・
【0015】次に、過程ii)ないし過程iv)の処理を第1行のPE_(1j)の場合について、図6を参照して説明する。なお、説明は省略するが他の行のPEについても同様である。PE_(1j)の初期の状態は図6(イ)の状態である。各PE_(1j)は行方向のリング状結合を用い、左隣のPE_(1j)が総和の計算を担当する行の部分積和を右隣りのPEに転送する(逆方向でも可)。・・・(後略)・・・」

(2-2-2)ここにおいて、0001段落の「この発明は、行列演算の並列処理方法に関し」という記載から、引用例2には、「行列演算の並列処理方法」に関する発明が記載されているものと認められる。

(2-2-3)また、0013段落の「先ず、行列AとベクトルXの積の演算処理について説明する。9行9列の行列Aを行方向および列方向とも3分割して部分行列Aijを形成し、ベトクルXを3分割して部分ベクトルXiを形成し、図5の如く各PEに割りつける。」という記載、0014段落の「この様な割り付けにおいて、各PEは、先ず、割りつけられた行列とベクトルの要素間の部分積和を計算する。」という記載、及び0015段落の「次に、過程ii)ないし過程iv)の処理を第1行のPE_(1j)の場合について、図6を参照して説明する。なお、説明は省略するが他の行のPEについても同様である。PE_(1j)の初期の状態は図6(イ)の状態である。各PE_(1j)は行方向のリング状結合を用い、左隣のPE_(1j)が総和の計算を担当する行の部分積和を右隣りのPEに転送する(逆方向でも可)。」という記載から、引用例2には、「行列演算」に際して、全ての「処理要素PE」は同時に並列的に「行列演算」を行い、その演算結果である「部分積和」を隣接する「処理要素PE」に転送する「行列演算の並列処理方法」が記載されているものと認められる。

(2-2-4)以上から、引用例2には、次の発明(以下、「引用発明2」という。)が記載されているものと認められる。
「行列演算の並列処理方法において、
行列演算に際して、全ての処理要素PEは同時に並列的に行列演算を行い、その演算結果である部分積和を隣接する処理要素PEに転送する行列演算の並列処理方法。」

(3)対比
本願補正発明と引用発明1-1とを対比すると、次のことがいえる。

ア.引用発明1-1の「外部から入力される命令1」は、本願補正発明の「受信されたオペコード」に相当していることは明らかであり、また、引用発明1-1において、「マトリクスデータ分割格納メモリ6?9」、「セレクタ部14」、及び「演算器19」によって「演算(積和演算)」の処理経路が構成されていることは明らかである。
そして、引用発明1-1において、「外部記憶装置3から行列の1項分ずつ出力されるデータ5を前記書き込み信号22に従ってマトリクスデータ分割格納メモリ6?9に記憶すると共に、前記読み出し制御信号24に従って、前記マトリクスデータ分割格納メモリ6?9から出力データ10?13として出力すること」は、処理経路を介するデータの流れを、コントロールしているもといえるから、引用発明1-1の「外部から入力される命令1をデコーダ2によって解読して書き込み制御信号、読み出し制御信号、選択制御信号及び演算制御信号からなる制御信号4を出力すること」及び「外部記憶装置3からの行列の1項分ずつ出力されるデータ5を前記書き込み信号22に従ってマトリクスデータ分割格納メモリ6?9に記憶すると共に、前記読み出し制御信号24に従って、前記マトリクスデータ分割格納メモリ6?9から出力データ10?13として出力すること」と、本願補正発明の「受信されたオペコードに基づいて2つの並列処理経路を介するデータの流れを、コントロールすること」は、「受信されたオペコードに基づいて処理経路を介するデータの流れを、コントロールすること」である点で共通している。

イ.引用発明1-1の「演算器19によって、前記演算用データ15?18を用いて前記制御信号4の中の演算制御信号に従って演算(積和演算)を実行して演算結果20を出力すること」と、本願補正発明の「前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第1の並列処理経路で第1の行列演算を実行すること」、あるいは「前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第2の並列処理経路で第2の行列演算を実行すること」は、「前記オペコードに基づいてコントロールされた前記処理経路で行列演算を実行すること」である点で共通している。

上記ア.?イ.の事項を踏まえると、本願補正発明と引用発明1-1とは、
「行列演算を実行する方法であって、
受信されたオペコードに基づいて処理経路を介するデータの流れを、コントロールすることと、
前記オペコードに基づいてコントロールされた前記処理経路で行列演算を実行することと、
を備える方法。」
である点で一致し、次の点で相違する。

(相違点1)
本願補正発明においては、「処理経路」が「2つの並列処理経路」から構成されていて、「前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第1の並列処理経路で第1の行列演算を実行することと、前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第2の並列処理経路で第2の行列演算を実行すること」が行われているのに対して、引用発明1-1においては、「処理経路」が1つであり、この「処理経路」によって「前記制御信号4の中の演算制御信号に従って演算(積和演算)を実行して演算結果20を出力すること」が行われている点。

(相違点2)
本願補正発明においては、「前記データの流れは、前記2つの並列処理経路の一方の処理経路の処理結果が、マルチプレクサを介して他方の処理経路の入力として提供されるように制御され」ているのに対して、引用発明1-1においては、このように構成されていない点。

(4)判断
そこで、上記相違点1,2について検討する。

(相違点1について)
引用例1には、上記引用発明1-2として、「演算処理を高速に行う必要がある場合には、並列動作する2個または4個の積和演算器19を設けると共に、マトリクスデータ分割格納メモリの個数もそれに合わせて増加させる、行列演算を並列に実行する方法」が記載されているから、引用発明1-1に対して引用発明1-2を適用することにより、引用発明1-1の「処理経路」を、「第1の並列処理経路」と「第2の並列処理経路」からなる「並列処理経路」で構成すると共に、「第1の並列処理経路」で「第1の行列演算」を実行し、「第2の並列処理経路」で「第2の行列演算」を実行するような構成とすることは、当業者が容易になし得たことである。
よって、相違点1は格別なものではない。

(相違点2について)
引用発明2に示されるように、「行列演算の並列処理方法において、行列演算に際して、全ての処理要素PEは同時に並列的に行列演算を行い、その演算結果である部分積和を隣接する処理要素PEに転送する行列演算の並列処理方法」は、従来、良く知られている技術事項である。
そして、上記「相違点1について」で検討したように、「第1の並列処理経路」で「第1の行列演算」を実行し、「第2の並列処理経路」で「第2の行列演算」を実行するような構成とすることは、当業者が容易になし得たことであり、その際に、引用発明2を参酌することにより、2つの「並列処理経路」の一方の「並列処理経路」の処理結果を、「セレクタ部14」を介して他方の「並列処理経路」の入力として提供するように制御して、本願補正発明のように構成することは、当業者が容易になし得たことである。
よって、相違点2も格別なものではない。

(本願補正発明の作用効果について)
そして、本願補正発明の構成によってもたらされる効果も、引用発明1-1、引用発明1-2、及び引用発明2から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。

したがって、本願補正発明は、引用発明1-1、引用発明1-2、及び引用発明2に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。

(5)むすび
よって、本件手続補正は、平成23年法律第63号改正附則第2条第18項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第6項において準用する同法第126条第5項の規定に違反するものであり、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下されるべきものである。

3.補正却下の決定を踏まえた検討
(1)本願発明
平成23年9月9日付けの手続補正は、上記のとおり却下されたので、本願の請求項33に記載された発明は、平成22年12月15日付け手続補正書の特許請求の範囲の請求項33に記載されたとおりの次のものと認める。(以下、「本願発明」という。)
「行列演算を実行する方法であって、
受信されたオペコードに基づいて2つの並列処理経路を介するデータの流れを、コントロールすることと、
前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第1の並列処理経路で第1の行列演算を実行することと、
前記オペコードに基づいてコントロールされた前記2つの並列処理経路の第2の並列処理経路で第2の行列演算を実行することと、
を備える方法。」

(2)引用例
これに対して、原査定の拒絶の理由に引用された引用例1とその記載事項は、上記2.(2)(2-1)に記載したとおりである。

(3)対比・判断
本願発明は、上記2.で検討した本願補正発明における「受信されたオペコードに基づいて(コントロールされる)2つの並列処理経路を介するデータの流れ」について、「2つの並列処理経路の一方の処理経路の処理結果が、マルチプレクサを介して他方の処理経路の入力として提供されるように制御される」ものであるとの限定を省いたものである。
そうすると、本願発明の構成要件を全て含み、さらに特定の限定を施したものに相当する本願補正発明が、上記2.(4)に記載したとおり、引用発明1-1、引用発明1-2、及び引用発明2に基いて、当業者が容易に発明をすることができたものであるから、上記特定の限定を省いた本願発明は、上記特定の限定に関して引用した引用発明2を参酌するまでもなく、引用発明1-1、及び引用発明1-2に基いて、当業者が容易に発明をすることができたものである。

(4)むすび
以上のとおり、本願発明は、引用発明1-1、及び引用発明1-2に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2013-03-07 
結審通知日 2013-03-12 
審決日 2013-03-26 
出願番号 特願2009-508002(P2009-508002)
審決分類 P 1 8・ 121- Z (G06F)
P 1 8・ 575- Z (G06F)
最終処分 不成立  
前審関与審査官 稲垣 良一大塚 俊範  
特許庁審判長 長島 孝志
特許庁審判官 原 秀人
仲間 晃
発明の名称 汎用アレイ処理  
代理人 河野 直樹  
代理人 福原 淑弘  
代理人 堀内 美保子  
代理人 蔵田 昌俊  
代理人 井関 守三  
代理人 峰 隆司  
代理人 白根 俊郎  
代理人 幸長 保次郎  
代理人 河野 哲  
代理人 岡田 貴志  
代理人 砂川 克  
代理人 佐藤 立志  
代理人 竹内 将訓  
代理人 野河 信久  
代理人 村松 貞男  
代理人 中村 誠  
代理人 高倉 成男  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ