• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1277712
審判番号 不服2012-8833  
総通号数 165 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-09-27 
種別 拒絶査定不服の審決 
審判請求日 2012-05-14 
確定日 2013-08-07 
事件の表示 特願2005-209292「磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ」拒絶査定不服審判事件〔平成18年 2月 2日出願公開、特開2006- 32973〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、平成17年7月19日(パリ条約による優先権主張2004年7月16日、米国)の出願であって、平成22年11月15日付けの拒絶理由通知に対して、平成23年4月18日に手続補正書及び意見書が提出されたが、平成24年1月12日付けで拒絶査定がされ、これに対し、同年5月14日に審判請求がされるとともに手続補正書が提出されたものである。

第2.補正却下の決定

[補正却下の決定の結論]
平成24年5月14日に提出された手続補正書による補正を却下する。

[理由]
1.補正の内容
平成24年5月14日に提出された手続補正書による補正(以下「本件補正」という。)は、平成23年4月18日に提出された手続補正書により補正された本件補正前(以下「本件補正前」という)の特許請求の範囲の請求項1?27を補正して、本件補正後の特許請求の範囲の請求項1?22とするものであり、本件補正前の請求項1?3及び本件補正後の請求項1?2については、以下のとおりである。

(補正前)
「【請求項1】
基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と
を備え、
前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有する
ことを特徴とする磁気メモリセル。
【請求項2】
前記磁気トンネル接合素子は、前記ビット線およびワード線の少なくとも一方よりも狭い幅を有している
ことを特徴とする請求項1記載の磁気メモリセル。
【請求項3】
前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする請求項1に記載の磁気メモリセル。」

(補正後)
「【請求項1】
基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と
を備え、
前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有すると共に前記ビット線およびワード線の少なくとも一方よりも狭い幅を有する
ことを特徴とする磁気メモリセル。
【請求項2】
前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする請求項1に記載の磁気メモリセル。」

2.補正事項の整理
本件補正による補正事項を整理すると、次のとおりである。
〈補正事項1〉
本件補正前の請求項1を削除する。

〈補正事項2〉
本件補正前の請求項1を引用していた請求項2を、本件補正後の請求項1とする。

〈補正事項3〉
本件補正前の請求項1を引用していた請求項3を、本件補正前の請求項2である本件補正後の請求項1を引用する、本件補正後の請求項2とする。

3.補正目的の適否と新規事項の追加の有無についての検討
(1)補正事項1について
補正事項1は、補正前の請求項1を削除する補正であるから、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第1号に掲げる請求項の削除の減縮を目的とするものに該当する。
したがって、補正事項1は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項1が本願の願書に最初に添付した明細書、特許請求の範囲又は図面(以下「当初明細書等」という。)に記載された事項の範囲内においてなされたことは明らかである。
したがって、補正事項1は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定する要件を満たす。

(2)補正事項2について
補正事項2は、補正事項1による補正前の請求項1の削除に伴って、同項を引用していた補正前の請求項2を従属形式から独立形式に変更するとともに、請求項1に繰り上げる補正であるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とする補正に該当する。
したがって、補正事項2は特許法第17条の2第4項に規定する要件を満たす。
また、補正事項2が当初明細書等に記載された事項の範囲内においてなされたことは明らかである。
したがって、補正事項2は、特許法第17条の2第3項に規定する要件を満たす。

(3)補正事項3について
補正事項3について、補正前の請求項3が、補正前の請求項1を引用していたのに対して、補正前の請求項3を補正した補正後の請求項2は、補正前の請求項3と文章は同一であるものの、補正後の請求項1を引用することになったので、補正後の請求項2は、「前記磁気トンネル接合素子」について新たに「前記ビット線およびワード線の少なくとも一方よりも狭い幅を有する」と特定された補正後の請求項1を引用し、技術的に限定したものとなっているから、補正事項3についての補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正に該当する。
したがって、補正事項3は特許法第17条の2第4項に規定する要件を満たす。
しかしながら、補正後の請求項2について、「前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触」していることは、本願の明細書の発明の詳細な説明に、変形例として「次に、図8を参照して、本実施の形態における第1の変形例(変形例1)としての磁気メモリセルアレイの構造について説明する。図8は、本変形例における任意の磁気メモリセルの断面構成を拡大して示した概略図である。本変形例では、上記実施の形態とは異なり、電極線59に相当するものを設けずに、MTJ素子50の上面と直接接するようにワード線10を設けるようにしたものである。それ以外の構成、(例えば、MTJ素子50の構成など)については上記実施の形態と同等であるので、ここではその説明を省略する。なお、ワード線10には、アクセス用トランジスタとの接続を図る接続線60(ここでは図示せず)が連結されている。このような構造では、ワード線10およびビット線20のみを用いることにより磁気メモリセルの論理状態を判定(測定)することとなる。なお、この場合、図9に示した本実施の形態における第2の変形例(変形例2)にように、ビット線20とワード線10との上下の位置関係を入れ替えることも可能である。すなわち、ワード線10上にMTJ素子50を形成したのち、MTJ素子50の上にさらにビット線20を形成するようにしてもよい。ここでは、アクセス用トランジスタとの接続を図る接続線61をワード線10の一端部と連結するようにしている。」(段落【0050】より引用。なお、下線は当合議体が付加したものである。)ことが図8、図9とともに記載されているが、補正後の請求項2が引用する補正後の請求項1に記載された「前記磁気トンネル接合素子は」「前記ビット線およびワード線の少なくとも一方よりも狭い幅を有する」ことは、発明の詳細な説明及び図面において、電極線59を有する実施例として図1、図2に示されているのみであり、その技術的意義について何らの説明も記載されておらず、また、上記の発明の詳細な説明の段落【0050】における説明、及び、図8、図9のいずれにも、記載されておらず、示唆もされていない。
すると、補正後の請求項2の「前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており」、かつ、補正後の請求項2が引用する補正後の請求項1の「前記磁気トンネル接合素子は」「前記ビット線およびワード線の少なくとも一方よりも狭い幅を有する」という発明特定事項は、当初明細書等に記載されているものとは認められず、また、自明な事項でもない。
したがって、補正事項3についての補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではないから、当初明細書等に記載された事項の範囲内においてなされたものではない。
よって、補正事項3は、特許法第17条の2第3項に規定する要件を満たしていない。

(4)補正目的の適否と新規事項の追加の有無についての検討のまとめ
以上検討したとおり、補正事項3は特許法第17条の2第3項に規定する要件を満たしていないから、補正事項3を含む本件補正は、特許法第17条の2第3項に規定する要件を満たしておらず、特許法159条1項において読み替えて準用する同法53条1項の規定により却下すべきものである。

次に、仮に、本件補正が、特許法第17条の2第3項に規定する要件を満たすものとする。このとき、上記のように、本件補正前の請求項3を請求項2とする補正事項3に関する本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものでもあるから、以下、本件補正による補正後の特許請求の範囲に記載された事項により特定される発明が、特許出願の際独立して特許を受けることができるものか(平成18年法律55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項に規定する独立特許要件を満たすか)否かを、本件補正後の請求項2に係る発明についてさらに検討する。

4.独立特許要件を満たすかどうかの検討
(1)本願補正発明
本件補正後の請求項2に係る発明は、「前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする請求項1に記載の磁気メモリセル。」であるが、本件補正後の請求項2が引用する本件補正後の請求項1の「基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と
を備え、
前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有すると共に前記ビット線およびワード線の少なくとも一方よりも狭い幅を有する
ことを特徴とする磁気メモリセル。」を併せると、本件補正後の請求項2に係る発明は、実質的に、次のとおりであると認められる(以下「本願補正発明」という。)。

【本願補正発明】
「基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と
を備え、
前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有すると共に前記ビット線およびワード線の少なくとも一方よりも狭い幅を有し、
前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする磁気メモリセル。」

(2)引用例の表示
引用例1:国際公開第02/39454号

(3)引用例の記載と引用発明
(3-1)引用例1の記載
原査定の拒絶の理由に引用された、本願の優先権主張日前に日本国内において頒布された刊行物である、国際公開第02/39454号(以下「引用例1」という。)には、「Magnetoresistiver Speicher (MRAM)(発明の名称の翻訳:磁気抵抗メモリ(MRAM))」に関して、図1?図4とともに、次の記載がある。(ここにおいて、翻訳は引用例1の公表公報を参照して当合議体が作成したものである。原文の表記について、表示できない独語のウムラウト等は適宜対応する文字で置き換えてある。なお、下線は当合議体が付加したものである。以下同様。)

ア.特許請求の範囲
a.「1.複数の磁気メモリセル(1、2)を備え、該磁気メモリセルは、読み出しおよび書き込み電流を導通させるために提供されるマトリックスから構成されるセルアレイの交差点にて構成され、列のリード線(3)および行のリード線(4)に接続され、この場合、書き込み動作の際に、該それぞれのリード線(3、4)内の該書き込み電流によって生成された磁界が、任意の交差点にて付加され、これによって、該メモリセル(1、2)の磁性反転をそこで可能にする、磁気抵抗メモリであって、該リード線(3、4)の形状は、その方形断面(13)からずらすことによって、セルアレイ平面に位置する磁界成分Bｘが、該交差点からの距離が大きくなると共に十分に急速に低減されるように最適化されることを特徴とする、磁気抵抗メモリ(MRAM)。

2.前記リード線(3、4)は、平坦な矩形の形状の断面(12)を有することを特徴とする、請求項1に記載の磁気抵抗メモリ(MRAM)。

3.前記矩形は、少なくとも、その高さよりも3倍大きい幅を有することを特徴とする、請求項2に記載の磁気抵抗メモリ(MRAM)。」(第9頁第3?27行(なお、行数は、頁左端に付された行番号に基づく。以下同様。)の下記原文の翻訳文;1. Magnetoresistiver Speicher (MRAM) mit einer Vielzahl von Magnet-Speicherzellen (1, 2), die an den Kreuzungspunkten eines aus einer Matrix von Spalten- und Zeilenzuleitungen (3, 4) aufgebauten Zellenfeldes angeordnet und an diese zum Leiten von Lese- und Schreibstromen vorgesehenen Zuleitungen (3, 4) angeschlossen sind, wobei sich bei einer Schreiboperation die durch die Schreibstrome in den jeweiligen Zuleitungen (3, 4) erzeugten Magnetfelder in einem wahlfreien Kreuzungspunkt addieren und dadurch eine Ummagnetisierung der dortigen Speicherzelle (1, 2) ermoglichen, dadurch gekennzeichnet, dass die Form der Zuleitungen (3, 4) durch Abweichen von einem quadratischen Querschnitt (13) derselben derart optimiert ist, dass die in der Zellenfeldebene liegende Magnetfeldkomponente B x mit zunehmender Entfernung vom Kreuzungspunkt ausreichend rasch abnimmt.

2. Magnetoresistiver Speicher MRAM) nach Anspruch 1, dadurch gekennzeichnet, dass die Zuleitungen (3, 4) einen Querschnitt (12) in Form eines flachen Rechtecks aufweisen.

3. Magnetoresistiver Speicher MRAM) nach Anspruch 2, dadurch gekennzeichnet, dass das Rechteck mindestens dreimal so breit wie hoch ist.)

b.「5.前記MRAMは、半導体基板上に配置され、該基板内に、前記読み出しおよび書き込み電流を生成するための回路が集積されることと、前記リード線(3、4)は、該回路の相互接続システム内に集積されることを特徴とする、請求項1?4のいずれか1つに記載の磁気抵抗メモリ(MRAM)。」(第9頁第34行?第10頁第2行の下記原文の翻訳文;5. Magnetoresistiver Speicher (MRAM) nach einem der voran- gehenden Anspruche, dadurch gekennzeichnet, dass der MRAM auf einem Halbleitersubstrat positioniert ist, in dem eine Schaltung zur Erzeugung der Lese- und Schreibstrome integriert ist, und dass die Zuleitungen (3,4) in das Leiterbahnsystem der Schaltung integriert sind. )

イ.発明の背景等
c.「本発明は、複数の磁気メモリセルを有する磁気抵抗メモリ(MRAM)に関する。この磁気メモリセルは、列のリード線および行のリード線のマトリックスを含むセルアレイの交差点にて構成され、かつ読み出しおよび書き込み電流を通すために提供されるリード線と接続される。この場合、書き込み動作の際に、書き込み電流によってそれぞれのリード線において生成される磁界は、任意の交差点にて付加され、これによって、そのメモリセルの磁性反転を可能にする。」(第1頁第5?14行の下記原文の翻訳文;Die Erfindung betrifft einen magnetoresistiven Speicher(MRAM) mit einer Vielzahl von Magnet-Speicherzellen, die an den Kreuzungspunkten eines aus einer Matrix von Spalten- und Zeilenzuleitungen aufgebauten Zellenfeldes angeordnet und an diese zum Leiten von Lese- und Schreibstromen vorgesehenen Zuleitungen angeschlossen sind, wobei sich bei einer Schreiboperation die durch die Schreibstrome in den jeweiligen Zuleitungen erzeugten Magnetfelder in einem wahlfreien Kreuzungspunkt addieren und dadurch eine Ummagnetisierung der dortigen Speicherzelle ermoglichen.)

d.「個々のメモリセルの磁化の変更を達成するために、強度が特定の閾値を超過する磁界を選択的に、すなわち、可能な限り自由にアドレス可能な交差点のすぐ近くにおいてのみ生成することが必要である。」(第1頁第33行?第2頁第1行の下記原文の翻訳文; Um eine Anderung der Magnetisierung einer einzelnen Speicherzelle zu erreichen, ist es erforderlich, ein Magnetfeld, dessen Starke einen bestimmten Schwellwert uberschreitet, selektiv, also moglichst nur in unmittelbarer Nahe eines frei adressierbaren Kreuzungspunktes zu erzeugen. )

e.「このようなMRAMの場合の問題は、漏れ磁場が過度な(ｓｕfficienｔ)大きさを有する場合、メモリ外部からまたは近傍のセルからの漏れ磁場がメモリ内容にエラーを引き起こし得ることである。磁場は、かろうじて局所化され得るので、特に、高い実装密度、かつ、その結果、リード線またはメモリセルが近接し合って位置する場合に、磁気状態および従って、近傍のセルのメモリ内容が変更される危険がある。」(第3頁第6?14行の下記原文の翻訳文;Problematisch bei derartigen MRAMs ist es, dass magnetische Streufelder von auserhalb des Speichers oder von Nachbarzellen Fehler im Speicherinhalt verursachen konnen, wenn sie eine ausreichende Grose haben. Da sich Magnetfelder nur schwer lokalisieren lassen, besteht besonders bei hohen Packungsdichten und somit eng aneinander liegenden Zuleitungen bzw. Speicherzellen die Gefahr, dass der magnetische Zustand und somit der Speicherinhalt benachbarter Zellen verandert wird.)

f.「本発明の目的は、導入部で述べられたタイプの磁気抵抗メモリ(MRAM)を、製造シーケンスに複雑な介入を行うことなく、それぞれのメモリセルにおいて、特に磁場のより強い制御された局所化が行われるように構成することである。従って、それぞれのメモリセルは、より高い選択性でアドレス指定され得る。さらに、その意図は、可能な限り、比較的低い電流強度の磁場を生成することができるようにすることである。」(第3頁第25?32行の下記原文の翻訳文;Ziel der vorliegenden Erfindung ist es, einen magnetoresistiven Speicher (MRAM) der eingangs genannten Art so zu gestalten, dass sich ohne aufwendige Eingriffe in den Herstellungsablauf eine kontrollierte, insbesondere starkere Lokalisierung des Magnetfeldes an der jeweiligen Speicherzelle, die somit mit hoherer Selektivitat adressierbar ist, ergibt.
Auserdem sollen die Magnetfelder moglichst mit relativ geringer Stromstarke erzeugbar sein.)

g.「本発明によると、新しいメモリ構造は、例えば、薄膜技術および光学的リソグラフィによって、一般的なウェハ上に集積され得、例えば、MRAMチップ上のそれ自体公知のCMOS回路は、読み出しおよび書き込み動作を制御する。」(第4頁第14?18行の下記原文の翻訳文;Erfindungsgemas konnen die neuen Speicherstrukturen z. B. mit Dunnschichttechnik und optischer Lithographie auf die ublichen Wafer integriert werden, wobei beispielsweise eine an sich bekannte CMOS-Schaltung auf dem MRAM-Chip die Lese- und Schreiboperationen steuert. )

ウ.実施の形態
h.「 図1は、3×3のメモリセル1および2を含む構成を示す。これらのメモリセルは、ワード線とも呼ばれる3つの行のリード線3、およびビット線とも呼ばれる関連する列のリード線4(簡略化のために、2つのリード線のみが図示される)によって接続される。個々のメモリセル1および2は、例えば、各場合について、上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、例えば、Al_(2)O_(3)といったトンネル酸化物7を含み得る。最前列の2つのより低いメモリセルにおける矢印は、それらの並列または逆並列の磁気化と共に、これらの2つのメモリセルの論理状態“1”および“0”を示す。

本発明によるリード線の形状の最適化は、断面形状に依存して、関連する磁界の計算に基づく。まず、電流が流れる導体(理想的には、薄く、かつ無限長さの)の磁界が計算される。これは、比較的簡単に決定され得る。以下の記載は、リード線の中間点からの距離Rにおける磁界Bの大きさに当てはまる。すなわち、B=cI/R、ここで、Iは電流、およびcは定数である。磁界ベクトルの方向は、いわゆる“右手の”法則を用いて決定され得る。」(第5頁第20行?第6頁第4行の下記原文の翻訳文;Figur 1 zeigt eine Anordnung aus 3x3 Speicherzellen 1 und 2, die mittels dreier Zeilenzuleitungen 3, auch Wordline genannt, und mittels zugehoriger Spaltenzuleitungen 4 (zur Vereinfachung sind nur zwei Zuleitungen dargestellt) , auch Bitline genannt, angeschlossen sind. Die einzelnen Speicher- zellen 1 und 2 konnen beispielsweise jeweils aus einer oberen weichmagnetischen Schicht 5, einer unteren hartmagnetischen Schicht 6 und einem dazwischen liegenden Tunneloxid 7, z. B. A1 _(2) 0 _(3), aufgebaut sein. Die Pfeile in den beiden unteren Speicherzellen der vordersten Spalte deuten mit ihrer parallelen oder antiparallelen Magnetisierung die logischen Zustande "1" und "0" dieser beiden Speicherzellen an.

Der erfindungsgemasen Zuleitungsformoptimierung liegt die Berechnung des zugehorigen Magnetfeldes in Abhangigkeit von der Querschnittsform zugrunde. Zunachst wird das Magnetfeld eines stromdurchflossenen (idealisiert dunnen und unendlich langen) Leiters berechnet, das relativ einfach zu bestimmen ist. Fur den Betrag des Magnetfeldes B im Abstand R vom Mittelpunkt der Zuleitung gilt: B=cl/R, wobei I der Strom und c eine Konstante ist. Die Richtung des Magnetfeldvektors kann uber die so genannte "Rechte Hand" -Regel ermittelt werden.)

i.「図2に示される座標系により、電流が、紙面から観察者に対して垂直に延びるようにｚ方向が選択される。X軸は、リード線の上側に延びると想定され得る。MRAMメモリセルの磁気化状態について、ここで、薄い磁気層上で、セルアレイまたはウェハ平面における磁界成分、すなわち、この場合、ほとんどｘ方向のみが重要である(非磁気化ファクタ)。磁界成分B_(ｘ)の等式は、ここで、図2を参照して、作成され得、さらに、拡張された(理想化されない)導体について計算され得る。(図3の下に、方形断面(約0.25μm×025μm)を有する実際の導体の5×5の「理想」導体への分割が示され、ここで、すべての個々の磁界成分B_(ｘ)について計算によって平均化することが計算上必要である。)」(第6頁第6行?第6頁第21行の下記原文の翻訳文;Gemas dem in Figur 2 gezeigten Koordinatensystem ist die z- Richtung so gewahlt, dass der Strom aus der Papierebene heraus senkrecht zum Betrachter verlauft. Die X-Achse kann man sich auf der Oberseite der Zuleitung verlaufend denken. Fur den Magnetisierungszustand einer MRAM-Speicherzelle ist nunmehr (aufgrund der Entmagnetisierungsfaktoren) auf der dunnen magnetischen Schicht fast ausschlieslich die Magnetfeldkomponente in der Zellenfeld- bzw. Waferebene wichtig, hier also die x-Richtung. Die Gleichungen fur die Magnetfeld- komponente B _(x) konnen nun aufgestellt werden, vergleiche Figur 2, und anschliesend auch fur einen ausgedehnten (nicht idealisierten) Leiter berechnet werden. (In Figur 3, unten, ist die Aufsplittung eines realen Leiters von quadratischem Querschnitt (ca. 0,25μm x 025μm) in 5x5 "ideale" Leiter ange- deutet, wobei rechnerisch uber alle einzelnen Magnetfeldkom- ponenten B _(x) zu mittein ist.))

j.「図3は、0.25μm×0.25μmの寸法を有する公知の正方形リード線の例を用いて、磁界成分B_(ｘ)のプロファイルの関連する実曲線8を示す(想定:I=2.5mA、ｙ=10nm)。見出され得るように、当該リード線の外側、すなわち、ｘ=+/-0.25μmにて、すなわち、近傍のリード線への中間領域において、約4Oeの漏れ磁場9がさらに存在し、これは、実曲線8のプロファイルにより、距離ｘがさらになお大きくなると共に、比較的ゆるやかにゼロのみに向かって降下する。各場合について重要なのは、リード線のすぐ上の磁界成分B_(ｘ)が、スイッチング値よりも大きい値に達することである。この値は、例えば、トンネルエレメントのヒステリシス曲線から決定され得る。さらに、リード線の近くの、すなわち、交差点の回りのすぐ近傍にすでに存在する磁界成分B_(ｘ)は、可能な限り小さい値、スイッチング閾値よりはるかに下の値を有する。このことは、図3に示される磁界成分Bｘの理想曲線10をもたらす。この曲線は、両側にて垂直に降下する。」(第6頁第23行?第7頁第3行の下記原文の翻訳文;Figur 3 zeigt am Beispiel einer bekannten, quadratischen Zuleitung mit den Masen 0,25μm x 0,25μm die zugehorige reale Kurve 8 des Verlaufs der Magnetfeldkomponente B_( x) (Annahmen: I = 2,5 mA; y = 10 nm ) . Wie erkennbar, besteht auserhalb der betrachteten Zuleitung, z.B. bei x= +/-0,25μm, also im Zwischenbereich zur benachbarten Zuleitung, noch ein Streufeld 9 von ca. 4 Oe, welches gemas dem Verlauf der realen Kurve 8 auch mit noch weiter zunehmenden Abstand x nur relativ langsam gegen Null abfallt. Wichtig ist in jedem Fall, dass die Magnetfeldkomponente B _(x) direkt uber der Zuleitung einen Wert erreicht, der groser als der Schaltwert ist. Dieser Wert ist beispielsweise aus den Hysteresekurven des Tun- nelelementes zu bestimmen. Desweiteren sollte die Magnetfeldkomponente B _(x) neben der Zuleitung, also bereits im Nahbereich um den Kreuzungspunkt, moglichst kleine Werte, deutlich unterhalb der Schaltschwelle aufweisen. Dies fuhrt zu der in Figur 3 skizzierten idealen Kurve 10 der Magnetfeldkomponente B _(x) , die seitlich senkrecht abfallt.)

k.「この可能な限り急峻な磁界成分B_(ｘ)の降下は、断面が正方形の導体については最適に満たされないが、図4に示されるように、厚さが平べったいリード線の断面については益々良好に満たされるように、計算は示す。図4は、特に、極めて平べったいリード線12に対応する曲線11を示す。導体の断面は、著しく低減される(断面の矩形は、その高さの少なくとも3倍大きい幅を有する)。しかしながら、正方形断面13と比較して、(関連する曲線14を参照)より大きい磁界成分がｘ方向に生成されるので、図4に示されるように、低いスイッチング電流が用いられ得る。曲線11および真中の曲線の生成された勾配、および示される真中の断面と対応する曲線は、公知の正方形断面(曲線14)の場合よりも実質的に急峻なプロファイルを有するので、より良好な選択性と同時に、より小さいスイッチング電流が達成される。
磁界成分B_(ｘ)に関するすべての考察は、まず、個々のリード線3または4に当てはまるが、2つの磁界のベクトル付加部分に容易に拡張され、適切な場合、さらに、2つの書き込み線よりも多い構造にされる。」(第7頁第5行?第7頁第28行の下記原文の翻訳文;Die Rechnungen zeigen nun, dass dieser moglichst steile Abfall der Magnetfeldkomponente B _(x) fur einen vom Querschnitt her quadratischen Leiter nicht optimal erfullt ist, fur einen von der Dicke her abgeflachten Zuleitungsquerschnitt jedoch zunehmend besser erfullt wird, wie in Figur 4 dargestellt. In Figur 4 ist insbesondere eine Kurve 11 entsprechend einer extrem flachen Zuleitung 12 gezeigt, der Leiterquerschnitt hat sich deutlich (das Rechteck des Querschnitts ist mindestens dreimal so breit wie hoch) verringert. Es werden jedoch verglichen mit einem quadratischen Querschnitt 13, vgl. die zugehorige Kurve 14, grosere Feldkomponenten in x- Richtung generiert, so dass, wie in Figur 4 angedeutet, niedrigere Schaltstrome verwendet werden konnen. Die generierten Flanken der Kurve 11 und der mittleren, mit dem gezeigten mittleren Querschnitt korrespondierenden Kurve, verlaufen wesentlich steiler als beim bekannten quadratformigen Querschnitt (Kurve 14) , so dass bessere Selektivitat und gleichzeitig geringere Schaltstrome erzielt werden.

Alle Betrachtungen bezuglich der Magnetfeldkomponente B _(x) gelten zunachst fur eine einzelne Zuleitung 3 oder 4, konnen aber ohne weiteres auf die Vektoraddition der beiden Magnetfelder ausgedehnt werden, gegebenenfalls auch auf Konstellationen mit mehr als zwei Schreibleitungen.)

エ.図面の記載
l.上記h.の記載事項とともに図1を参照すると、「ワード線とも呼ばれる3つの行のリード線3」(第5頁第21?22行の翻訳文)と、「ビット線とも呼ばれる関連する列のリード線4」(第5頁第22?24行の翻訳文)とが、直交していることが、見て取れる。

m.上記k.の記載事項とともに図4を参照すると、2.5mAの記載と共に示された正方形の断面のリード線13、及び、長辺の長さが前記正方形の一辺と同じであり、短辺が順次短くなっている、1.92mAの記載とともに示された長方形の断面のリード線と、1.64mAの記載とともに示された長方形の断面のリード線12が並べられており、その上方に、リード線13に対応する曲線14、及びリード線12に対応する曲線11を含む3つの曲線からなるグラフが記載されていることが、見て取れる。

n.上記j.の記載事項として、「図3は、0.25μm×0.25μmの寸法を有する公知の正方形リード線の例を用いて、磁界成分B_(ｘ)のプロファイルの関連する実曲線8を示す」こと、及び、当該リード線において想定している電流が「I=2.5mA」であることが、記載されているところ、図4に示される「正方形の断面のリード線13」は、電流が2.5mAであり、リード線13に対応する曲線14は、例えば、ｘ=+/-0.25μmにおけるB_(ｘ)が約4Oeであることから、図3のグラフにおける実曲線8と形状が同等であるので、図4に示される「正方形の断面のリード線13」は、図3と同様に0.25μm×0.25μmの寸法を有するものと認められる。また、上記k.の記載事項として、「極めて平べったいリード線12」について、その断面の矩形は「その高さの少なくとも3倍大きい幅を有する」ことが記載されている。

ｏ.上記m.及びn.の検討により、長方形の断面のリード線12は、正方形の断面のリード線13と幅が同じであり、リード線13の幅は図3のリード線と同じ0.25μmと認められるから、長方形の断面のリード線12の幅は0.25μmであるものと認められる。また、リード線12の断面は、その高さの少なくとも3倍大きい幅を有しているものと認められる。

(3-2)引用発明
上記ア.?エ.によれば、引用例には、次の発明(以下、「引用発明」という。)が記載されているといえる。

「半導体基板上に、断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有するビット線とも呼ばれる列のリード線4と、前記リード線4と直交し、断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有するワード線とも呼ばれる行のリード線3と、前記行のリード線3と前記列のリード線4との交差点に設けられ、前記行のリード線3と前記列のリード線4によって接続される上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセルとを備え、
前記行のリード線3と前記列のリード線4内のそれぞれの書き込み電流によって生成された磁界が、任意の前記交差点にて付加されることを特徴とする磁気抵抗メモリ。」

(4)対比
(4-1)次に、本願補正発明と引用発明とを対比する。
ア.引用発明の「半導体基板上」は、本願補正発明の「基体上」に相当する。

イ.引用発明の「断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有するビット線とも呼ばれる列のリード線4」において、引用発明の「列」は、本願補正発明の「第1の方向」に対応し、引用発明の「ビット線とも呼ばれる列のリード線4」は、本願補正発明の「導電性のビット線」に対応し、また、引用発明の「ビット線とも呼ばれる列のリード線4」は、いずれかの配線の階層にあるので、引用発明の「ビット線とも呼ばれる列のリード線4」の配線の階層は、本願補正発明の「第1の階層」に対応し、また、引用発明の「断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有する」ことは、断面の高さ、すなわち、厚みが、0.25μm÷3≒0.083μm、すなわち、83nm程度であるので、本願補正発明の「10nm以上100nm未満の厚み」の数値範囲内にあるから、引用発明の「断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有するビット線とも呼ばれる列のリード線4」は、本願補正発明の「第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線」に相当する。

ウ.引用発明の「前記リード線4と直交し、断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有するワード線とも呼ばれる行のリード線3」において、引用発明の「前記リード線4と直交」することと、「行」とを併せた構成は、本願補正発明の「前記第1の方向と直交する第2の方向」に対応し、引用発明の「ワード線とも呼ばれる行のリード線3」は、本願補正発明の「導電性のワード線」に対応し、また、引用発明の「ワード線とも呼ばれる行のリード線3」は、引用発明の「ビット線とも呼ばれる列のリード線4」とは異なる配線の階層にあるので、引用発明の「ワード線とも呼ばれる行のリード線3」の配線の階層は、本願補正発明の「第2の階層」に対応し、また、引用発明の「断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有する」ことは、断面の高さ、すなわち、厚みが、0.25μm÷3≒0.083μm、すなわち、83nm程度であるので、本願補正発明の「10nm以上100nm未満の厚み」の数値範囲内にあるから、引用発明の「前記リード線4と直交し、断面の矩形がその高さの少なくとも3倍大きい0.25μmの幅を有するワード線とも呼ばれる行のリード線3」は、本願補正発明の「前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線」に相当する。

エ.引用発明の「前記行のリード線3と前記列のリード線4との交差点に設けられ、前記行のリード線3と前記列のリード線4によって接続される上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」において、引用発明の「前記行のリード線3と前記列のリード線4との交差点」は、本願補正発明の「前記ビット線と前記ワード線との交差点」に対応し、引用発明の「上部ソフト磁気層5」は、本願補正発明の「強磁性フリー層」に対応し、引用発明の「トンネル酸化物7を含み得るメモリセル」は、本願補正発明の「磁気トンネル接合素子」に対応するので、引用発明の「前記行のリード線3と前記列のリード線4との交差点に設けられ、前記行のリード線3と前記列のリード線4によって接続される上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」は、本願補正発明の「前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子」に相当する。

オ.引用発明の「前記行のリード線3と前記列のリード線4によって接続される上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」において、引用発明の「前記行のリード線3」「によって接続される」「メモリセル」は、本願補正発明の「前記磁気トンネル接合素子は、」「一方の面が前記ワード線と接触する」ことに対応し、引用発明の「前記列のリード線4によって接続される」「メモリセル」は、本願補正発明の「前記磁気トンネル接合素子は、」「他方の面が前記ビット線と接触」することに対応するので、引用発明の「前記行のリード線3と前記列のリード線4によって接続される上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」は、本願補正発明の「前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触して」いることに相当する。

カ.引用発明の「前記行のリード線3と前記列のリード線4内のそれぞれの書き込み電流によって生成された磁界が、任意の前記交差点にて付加されること」において、引用発明の「前記行のリード線3と前記列のリード線4内のそれぞれの書き込み電流」は、本願補正発明の「前記ビット線およびワード線を流れる書込電流」に対応し、引用発明の「磁界」は、本願補正発明の「電流磁界」に対応するので、引用発明の「前記行のリード線3と前記列のリード線4内のそれぞれの書き込み電流によって生成された磁界が、任意の前記交差点にて付加されること」は、本願補正発明の「前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている」ことに相当する。

キ.引用発明の「磁気抵抗メモリ」は、本願補正発明の「磁気メモリセル」に相当する。

(4-2)そうすると、本願補正発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と
を備え、
前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする磁気メモリセル。」

《相違点》
《相違点1》
本願補正発明は、「前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有する」のに対して、引用発明は、本願補正発明の「磁気トンネル接合素子」に対応する、「上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」の厚みについて特定されていない点。

《相違点2》
本願補正発明は、「前記磁気トンネル接合素子は」「前記ビット線およびワード線の少なくとも一方よりも狭い幅を有」するのに対して、引用発明は、「上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」の幅と、「ビット線とも呼ばれる列のリード線4」又は「ワード線とも呼ばれる行のリード線3」との幅について特定されていない点。

(5)相違点1、2についての判断
(5-1)相違点1について
ア.磁気メモリセルに用いる磁気トンネル接合素子を、20.0nm以上40.0nm以下の厚みを有するものとすることは、本願の拒絶査定時に提示され、本願の優先権主張日前に日本国内において頒布された刊行物である、以下の周知文献1、2に記載されているように、周知の技術である。

イ.周知文献1:特開2004-71714号公報(例えば、段落【0005】、【0065】、【0072】及び、図5、図6の記載を参照)には、「このMRAMに用いられる、磁気抵抗効果素子、特にトンネル磁気抵抗効果(Tｕnnel Magneｔｏｒeｓiｓｔance:TMR)素子は、基本的に強磁性層/トンネルバリア層/強磁性層の積層構造で構成される。・・・省略・・・」(段落【0005】)、「続いて、下記の層構成からなるTMR素子22を、公知のリソグラフィ法及びエッチングにより作製した。この層構成は、/の左側が基板側となっており、()内は膜厚を示す。
Ta(3nm)/PｔMn(20nm)/Cｏ75Fe25(2.5nm)/Rｕ(0.8nm)/Cｏ75Fe25(3.0nm)/Al(1nm)-Oｘ /Cｏ75Fe25(2.5nm)/Ta(5nm)」(段落【0065】)、「＜サンプル5＞
TMR素子22の層構成を、下記の通りとした以外はサンプル1と同様にしてTEGを得た。
Ta(3nm)/PｔMn(20nm)/Cｏ75Fe25(3nm)/Al(1nm)-Oｘ /Cｏ75Fe25(3nm)/Ta(5nm)・・・省略・・・」(段落【0072】)が、記載されている。
そして、上記TMR素子22の厚さを計算すると、段落【0065】の例では37.8nmとなり、段落【0072】の例では35nmとなる。

ウ.周知文献2:特開2004-71897号公報(例えば、段落【0005】、【0062】、【0067】、及び、図6、図7の記載を参照)には、「このMRAMに用いられる、磁気抵抗効果素子、特にトンネル磁気抵抗効果(Tｕnnel Magneｔｏｒeｓiｓｔance:TMR)素子は、基本的に強磁性層/トンネルバリア層/強磁性層の積層構造で構成される。・・・省略・・・」(段落【0005】)、「続いて、下記の層構成からなるTMR素子22を、公知のリソグラフィ法及びエッチングにより作製した。この層構成は、/の左側が基板側となっており、()内は膜厚を示す。
Ta(3nm)/PｔMn(20nm)/Cｏ90Fe10(2.5nm)/Rｕ(0.8nm)/Cｏ90Fe10(3nm)/Al(1nm)-Oｘ /Cｏ90Fe10(3nm)/Ta(5nm)」(段落【0062】)、「＜サンプル2＞
TMR素子の層構成を下記の通り、即ち結晶質磁化固定層/絶縁層/非晶質磁化自由層とした以外はサンプル1と同様にしてTEGを得た。
Ta(3nm)/PｔMn(20nm)/Cｏ90Fe10(2.5nm)/Rｕ(0.8nm)/Cｏ90Fe10(3nm)/Al(1nm)-Oｘ /(Cｏ90Fe10)80B20(3nm)/Ta(5nm)」(段落【0067】)が、記載されている。
そして、上記TMR素子22の厚さを計算すると、段落【0062】の例及び段落【0067】の例のいずれも38.3nmとなる。

エ.したがって、引用発明の、本願補正発明の「磁気トンネル接合素子」に対応する、「上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」として、上記ア.?ウ.に記載の周知の厚みを適用することにより、本願補正発明の「前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有する」ようになすことは、当業者が適宜なし得たことと認められる。
よって、上記相違点1は、当業者が適宜になし得た事項の範囲に含まれる程度のものである。

(5-2)相違点2について
ア.磁気メモリセルに用いる磁気トンネル接合素子が、ビット線およびワード線の少なくとも一方よりも狭い幅を有することは、再掲する上記周知文献1、2、及び、本願の優先権主張日前に日本国内において頒布された刊行物である、以下の周知文献3に記載されているように、周知の技術である。

イ.周知文献1(再掲):特開2004-71714号公報(特に、段落【0005】、【0058】、【0063】及び、図3?図6の記載を参照)には、「このMRAMに用いられる、磁気抵抗効果素子、特にトンネル磁気抵抗効果(Tｕnnel Magneｔｏｒeｓiｓｔance:TMR)素子は、基本的に強磁性層/トンネルバリア層/強磁性層の積層構造で構成される。・・・省略・・・」(段落【0005】)、「本発明のTMR素子を有するクロスポイント型のMRAMアレイを、図3に示す。このMRAMアレイは、複数のワード線WLと、これらワード線WLと直交する複数のビット線BLとを有し、ワード線WLとビット線BLとの交点に本発明のTMR素子が配置されて成るメモリセル11とを有する。・・・省略・・・」(段落【0058】)、「＜サンプル1＞
図5及び図6に示すように、特性評価用素子TEG(Teｓｔ Elemenｔ Gｒｏｕｐ)として、基板21上にワード線WLとビット線BLとが直交して配置され、これらワード線WLとビット線BLとの交差する部分にTMR素子22が形成された構造を作製した。このTEGは、TMR素子22が短軸0.5μm×長軸1.0μmの楕円形状であり、ワード線WL及びビット線BLの両端にそれぞれ端子パッド23,24が形成され、ワード線WLとビット線BLとをAl_(2) O_(3) から成る絶縁膜25,26によって互いに電気的に絶縁した構成となっている。」(段落【0063】)が、記載されている。
また、図3の記載を参照すると、「TMR素子が配置されて成るメモリセル11」(TMR素子1)が、「ワード線WL」よりも幅が狭いことが、示されており、図4の記載を参照すると、TMR素子1が、ワード線WL2よりも幅が狭いことが、示されており、図5の記載を参照すると、楕円形状のTMR素子22が、ワード線WLよりも幅が狭いことが、示されており、図6の記載を参照すると、TMR素子22が、ビット線BLよりも幅が狭いことが、示されている。

ウ.周知文献2(再掲):特開2004-71897号公報(特に、段落【0005】、【0055】、【0060】、及び、図4?図7の記載を参照)には、「このMRAMに用いられる、磁気抵抗効果素子、特にトンネル磁気抵抗効果(Tｕnnel Magneｔｏｒeｓiｓｔance:TMR)素子は、基本的に強磁性層/トンネルバリア層/強磁性層の積層構造で構成される。・・・省略・・・」(段落【0005】)、「本発明のTMR素子を有するクロスポイント型のMRAMアレイを、図4に示す。このMRAMアレイは、複数のワード線WLと、これらワード線WLと直交する複数のビット線BLとを有し、ワード線WLとビット線BLとの交点に本発明のTMR素子が配置されて成るメモリセル11とを有する。・・・省略・・・」(段落【0055】)、「＜サンプル1＞
図6に平面図、図7に図6のA-Aにおける断面図をそれぞれ示すように、特性評価用素子TEG(Teｓｔ Elemenｔ Gｒｏｕｐ)として、基板21上にワード線WLとビット線BLとが直交して配置され、これらワード線WLとビット線BLとの交差する部分にTMR素子22が形成された構造を作製した。このTEGは、TMR素子22が短軸0.5μm×長軸1.0μmの楕円形状であり、ワード線WL及びビット線BLの両端にそれぞれ端子パッド23,24が形成され、ワード線WLとビット線BLとをAl_(2) O_(3) から成る絶縁膜25,26によって互いに電気的に絶縁した構成となっている。」(段落【0060】)が、記載されている。
また、図4の記載を参照すると、「TMR素子が配置されて成るメモリセル11」(TMR素子1)が、「ワード線WL」よりも幅が狭いことが、示されており、図5の記載を参照すると、TMR素子1が、ワード線WL2よりも幅が狭いことが、示されており、図6の記載を参照すると、楕円形状のTMR素子22が、ワード線WLよりも幅が狭いことが、示されており、図7の記載を参照すると、TMR素子22が、ビット線BLよりも幅が狭いことが、示されている。

エ.周知文献3:特開2004-6729号公報(特に、段落【0009】、【0021】、【0022】、及び、図1?図3の記載を参照)には、「【発明が解決しようとする課題】
ところで、書き込みビット線40を形成する際、TMR素子20の位置に対して書き込みビット線40の位置がずれる可能性があり、通常そのずれを見込んで書き込みビット線40の幅をTMR素子20より大きくなるように設計する。」(段落【0009】)、「・・・省略・・・このエッチングが終了した状態を図1(c)に示す。この状態において、書き込みビット線40が絶縁膜30に覆われたTMR素子20より大きい場合、図1(c)に示すようにTMR素子横の書き込みビット線40の下に空隙46が形成されることとなる。・・・省略・・・」(段落【0021】)、「なお、本実施形態においては、書き込みビット線40はTMR素子20よりも幅が広くなるように、すなわち、TMR素子20の上面を覆うように形成されているので、製造プロセス上、TMR素子20の上面にダメージを与えない。」(段落【0022】)ことが、記載されている。
また、図3(c)の記載を参照すると、TMR素子20が、書き込みワード線10よりも幅が狭いことが、示されている。

オ.したがって、引用発明の、本願補正発明の「磁気トンネル接合素子」に対応する、「上部ソフト磁気層5、下部ハード磁気層6、およびこれらの間に位置する、トンネル酸化物7を含み得るメモリセル」の幅と、引用発明の、本願補正発明の「ビット線」、「ワード線」に、それぞれ対応する、「ビット線とも呼ばれる列のリード線4」、「ワード線とも呼ばれる行のリード線3」の幅を設計する際に、上記ア.?エ.に記載の周知の技術である、磁気メモリセルに用いる磁気トンネル接合素子が、ビット線およびワード線の少なくとも一方よりも狭い幅を有することを適用することにより、本願補正発明の「前記磁気トンネル接合素子は」「前記ビット線およびワード線の少なくとも一方よりも狭い幅を有」するようになすことは、当業者が容易になし得たことと認められる。
よって、上記相違点2は、当業者が容易になし得た事項の範囲に含まれる程度のものである。

(5-3)判断についてのまとめ
以上、検討したとおり、本願補正発明は、周知の技術を勘案することにより、引用発明から当業者が容易に発明をすることができたものであるから、特許法第29条2項の規定により、特許出願の際独立して特許を受けることができないものである。

(6)独立特許要件についてのまとめ
したがって、本件補正は、補正後の特許請求の範囲の請求項2に係る発明が、特許出願の際独立して特許を受けることができないものであるから、特許法第17条の2第5項において準用する同法第126条第5項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項をいう。以下同じ。)の規定に適合しない。

5.補正却下の決定のむすび
以上の次第で、本件補正は、特許法第17条の2第3項に規定する要件を満たしておらず、たとえ当該要件を満たすものであるとしても、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものであるから、いずれにしても、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により、却下すべきものである。

第3.本願発明について
1.本願発明
以上のとおり、本件補正(平成24年5月14日に提出された手続補正書による補正)は却下されたので、本願の請求項1?27に係る発明は、平成23年4月18日に提出された手続補正書の請求項1?27に記載されたとおりのものであり、そのうち、請求項3に係る発明は、「前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする請求項1に記載の磁気メモリセル。」であるが、請求項3が引用する請求項1の「基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と を備え、
前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有する
ことを特徴とする磁気メモリセル。」を併せると、請求項3に係る発明は、実質的に、次のとおりであると認められる(以下「本願発明」という。)。

【本願発明】
「基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と
を備え、
前記磁気トンネル接合素子は20.0nm以上40.0nm以下の厚みを有し、
前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする磁気メモリセル。」

2.引用例の記載、引用発明と周知の技術
引用例1の記載、引用発明、及び周知文献1?3に記載された周知の技術については、前記第2.4.(3)の(3-1)、(3-2)と、前記第2.4.(5)の(5-1)、(5-2)において認定したとおりである。

3.対比・判断
前記第2.2.と前記第2.3.(1)?(4)で検討したように、本願補正発明は、本件補正前の発明(本願発明)の「前記磁気トンネル接合素子」を「前記ビット線およびワード線の少なくとも一方よりも狭い幅を有する」点で限定したものである。逆に言えば、本件補正前の発明(本願発明)は、本願補正発明から、上記の限定を省いたものである。
そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本願補正発明が、前記第2.4.において検討したとおり、周知の技術を勘案することにより、引用発明から当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が容易に発明をすることができたものである。

第4.結言
以上のとおり、本願発明は、周知の技術を勘案することにより、引用発明から当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2013-03-13 
結審通知日 2013-03-14 
審決日 2013-03-28 
出願番号 特願2005-209292(P2005-209292)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 561- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 正山 旭  
特許庁審判長 池渕 立
特許庁審判官 近藤 幸浩
藤原 敬士
発明の名称 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ  
代理人 三反崎 泰司  
代理人 三反崎 泰司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ