ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1280781 |
| 審判番号 | 不服2013-3162 |
| 総通号数 | 168 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2013-12-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2013-02-19 |
| 確定日 | 2013-10-24 |
| 事件の表示 | 特願2007-159764「半導体装置」拒絶査定不服審判事件〔平成20年 9月 4日出願公開,特開2008-205422〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
1 手続の経緯 本願は,平成19年6月18日(優先権主張:平成18年7月3日,平成19年1月22日)の出願であって,平成24年8月16日付けの拒絶の理由の通知に対して,同年10月18日に意見書と手続補正書が提出され,同年11月22日付けで拒絶査定がなされ,その後,平成25年2月19日に拒絶査定不服審判が請求されたものである。 2 本願発明 本願の請求項1-16に係る発明は,平成24年10月18日に提出された手続補正書によって補正された特許請求の範囲の請求項1-16に記載されている事項により特定されるとおりのものと認められるところ,その請求項1に係る発明(以下「本願発明1」という。)は,次のとおりである。 「【請求項1】 半導体基板と, 前記半導体基板上に設けられ,インダクタを含む配線層と, 前記配線層上に設けられた導電性の第1パッドと,を有する半導体チップを備え, 前記第1パッドの直下には,回路形成領域が設けられているとともに,前記第1パッドは,平面視で,前記インダクタと重ならない領域に設けられており, 前記インダクタは,前記配線層中の配線により構成されていることを特徴とする半導体装置。」 3 引用例とその記載事項,及び,引用発明 原査定の拒絶の理由に引用され,本願の優先権主張の日前に頒布された刊行物である下記の引用例1には,次の事項が記載されている。(なお,下線は,当合議体において付したものである。以下同じ。) ・引用例1:特開2004-320047号公報 (1a)「【請求項1】 主表面を有する半導体基板と,前記主表面上に形成されたインダクタ素子を含む複数の回路素子と,前記主表面上に形成され,前記回路素子と電気的に接続された複数の電極パッドと,前記電極パッドの表面の一部を露出するよう前記主表面上に形成された絶縁膜と,前記絶縁膜上に形成され,前記電極パッドと外部端子との間を電気的に接続する配線と,前記主表面上を覆う封止樹脂と,前記封止樹脂の表面から突出するよう前記主表面上方に形成された複数の前記外部端子であって,前記インダクタ素子の上方及び前記配線の上方を除き所定の間隔で実質的に規則的に配列された前記複数の外部端子とを備えたことを特徴とする半導体装置。」(【特許請求の範囲】) (1b)「領域107には,再配線105,柱状電極305及び外部端子201が存在する。再配線105,柱状電極305及び外部端子201が,領域107内に配置されると,例えば領域107内の半導体基板101表面に配置されたインダクタ素子と再配線105,柱状電極305及び外部端子201との距離が近接してしまい,このインダクタ素子と再配線105との間,インダクタ素子と柱状電極305との間,及びインダクタ素子と外部端子201との間で電磁気的な結合が生じ(もしくは寄生インダクタ,寄生キャパシタが発生し),インダクタ素子の特性,例えばインダクタンス値LやQ値(Quality Factor)が変動する,もしくはインピーダンスが変動することが想定される。その結果,電圧制御発振回路の発振周波数が変動してしまう,もしくはRF回路の特性(例えば,アンテナ部の出力特性)が変動してしまうことが想定される。このようなケースは,外部端子(リード)が半導体基板上方に位置しないQFPでは起こり得ないケースであり,外部端子が半導体基板上方に位置するWCSPのようなパッケージ特有のケースである。従って,高周波特性の変動を抑制することが可能な半導体装置が望まれていた。」(【0012】) (1c)「以下,本発明の実施例を図面を参照して詳細に説明する。なお,説明を容易にするため,同様の構成には同様の符号を付与する。また,重複した構成の説明は省略する。 【実施例1】 図5及び図6は本発明の実施例1の半導体装置を示す平面図である。図5は,封止樹脂によって封止される前の状態を示す平面図であり,図6は封止樹脂によって封止された後の状態を示す平面図である。図7は図5及び図6の7-7についての概略断面図である。 本発明の半導体装置は,半導体基板101を有している。半導体基板101には,主に高周波回路が形成される領域107(以下,高周波回路領域107と称す)と,主に低周波回路が形成される領域501(以下,低周波回路領域501と称す)とが存在する。高周波回路領域107は,半導体基板101の中央領域であり,低周波回路領域501は,中央領域を囲む半導体基板101の周辺領域である。高周波回路領域107には高周波回路が配置され,低周波回路領域501には低周波回路が配置されている。 高周波回路は,比較的高い周波数の信号を処理する回路もしくは比較的高い周波数の信号を発生させる回路であり,高周波回路の一例としては,先に説明したような電圧制御発振回路(VCO:Voltage Controlled Oscillator)や,無線信号の処理を行うRF回路等がある。低周波回路は,比較的低い周波数の信号を処理する回路もしくは比較的低い周波数の信号を発生させる回路である。 本明細書において高周波とは,低周波に対して相対的に高い周波数であることを指し,低周波とは高周波に対して相対的に低い周波数であることを指す。本明細書における高周波とは,先に説明したインダクタ素子を例に挙げると,電磁結合によって,もしくは寄生素子(寄生インダクタもしくは寄生キャパシタ)が生じることによってその特性が大きく変化してしまうような範囲の周波数を意味する。一方,本明細書における低周波とは,先に説明したインダクタ素子を例に挙げると,電磁結合が生じたとしても,もしくは寄生素子が生じたとしてもその特性がそれほど大きくは変化しないような範囲の周波数を意味する。具体的に高周波とは,300MHｚ以上の帯域もしくは無線周波数を想定しているが,上述の趣旨により,この数字等には特に限定されるものではない。一方,具体的に低周波とは,上記の高周波の帯域よりも低い帯域もしくはオーディオ周波数を想定しているが,上述の趣旨により,この数字等には特に限定されるものではない。 低周波回路領域501の半導体基板101の表面には,低周波数の信号を処理する電子回路もしくは低周波数で動作する電子回路が接続された複数の電極パッド103aが形成されている。この電極パッド103aは,アルミニウムを含む材料もしくは金を含む材料で構成されており,低周波回路領域501の半導体基板101の周辺領域に配置されている。 電極パッド103aの表面の一部及び後述する電極パッド103bの表面の一部を除く半導体基板101上には,酸化シリコン等からなる絶縁層301が形成されている。絶縁層301上にはポリイミド等からなる保護膜303が形成されている。この構造により,電極パッド103aの一部及び電極パッド103bの一部が絶縁層301及び保護膜303によって規定された開口部によって露出されている。 電極パッド103aには絶縁層301の開口部を介して例えば銅で構成された配線層105aの一端が接続されている。配線層105aは電極パッド103aから柱状電極305の下部に至るまで保護膜303上に延在している。配線層105aの他端は柱状電極305及び外部端子201の下部に配置されるパット部111aである。このパッド部111aは,電極パッド103aよりも半導体基板101の中央領域に近い位置に配置されている。すなわち,このパッド部111aは,低周波回路領域501の上方に配置されている。この配線層105aは,先に説明した再配線であり,以下,再配線105aと称す。 再配線105aのパッド部111a上には例えば銅で構成された柱状電極305が形成されている。この柱状電極305はポストとも称される。高周波回路領域107の半導体基板101の表面上には,高周波数の信号を処理する電子回路もしくは高周波数で動作する電子回路が接続された複数の電極パッド103bが形成されている。この電極パッド103bは,アルミニウムを含む材料もしくは金を含む材料で構成されており,高周波回路領域107の周辺領域に配置されている。 電極パッド103bの表面の一部は,絶縁層301及び保護膜303によって規定された開口部によって露出されている。 電極パッド103bには絶縁層301の開口部を介して配線層105bの一端が接続されている。配線層105bは電極パッド103bから柱状電極305の下部に至るまで保護膜303上に延在している。配線層105bの他端は柱状電極305及び外部端子201の下部に配置されるパット部111bである。このパッド部111bは,電極パッド103bよりも半導体基板101のエッジに近い位置に配置されている。すなわち,このパッド部111bは,低周波回路領域501の上方に配置されている。この配線層105bは,先に説明した再配線であり,以下,再配線105bと称す。 再配線105bのパッド部111b上には柱状電極305が形成されている。 柱状電極305上部表面上には,例えば半田からなる外部端子201が形成されている。図6に示されているように,外部端子201は,半導体基板101上方に間隔Aで規則的に配置されている。図6における構造においては,外部端子201は2列に配置されている。 柱状電極305の上部表面を除く半導体基板101上には,エポキシ系樹脂からなる封止樹脂203が形成されている。 本実施例1では,低周波回路に関する外部端子201は,この低周波回路領域501の上方に配置されている。つまり低周波回路に関しては,電極パッド103aと外部端子201との間を結ぶ再配線105aは,いわゆるFun-In構造になっている。 一方,高周波回路に関する外部端子201は,高周波回路領域107の外側に配置された低周波回路領域501の上方に配置されている。つまり高周波回路に関しては,電極パッド103bと外部端子201との間を結ぶ再配線105bは,いわゆるFun-Out構造になっている。 本実施例1では,高周波回路が半導体基板101の中央領域に配置され,低周波回路がこの中央領域を囲む周辺領域に配置されている。さらに,高周波回路に関する外部端子201が,この高周波回路領域107の外側に配置されている。また,高周波回路に関する再配線105bは,高周波回路に関する外部端子201が高周波回路領域107の外側に位置するように形成されている。(高周波回路に関する再配線105bが,Fun-Out構造になっている。)つまり,本実施の形態では,高周波回路領域107に形成された高周波回路真上(上方)には,再配線105b,柱状電極305及び外部端子201が配置されないので,高周波回路と再配線105b,柱状電極305及び外部端子201との距離は従来よりも長い。よって,高周波回路と再配線105b等との間に生じる電磁結合,もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる。 本明細書において,"高周波回路真上(上方)に外部端子201が配置されない"とは,平面的に見て外部端子201が高周波回路と重ならないということを意味する。言い換えると,半導体装置の上部から見て,外部端子201が高周波回路と重ならないということである。 同様にして,"高周波回路真上(上方)に再配線105が配置されない"とは,平面的に見て再配線105が高周波回路と重ならないということを意味する。言い換えると,半導体装置の上部から見て,高周波回路がインダクタ素子1101と重ならないということである。 さらに同様にして,"高周波回路真上(上方)に柱状電極305が配置されない"とは,平面的に見て柱状電極305が高周波回路と重ならないということを意味する。言い換えると,半導体装置の上部から見て,柱状電極305が高周波回路と重ならないということである。 なお,本実施例1では,低周波回路に関する再配線105aがFun-In構造として説明されているが,再配線105aはFun-Out構造であっても良い。すなわち,本実施の形態では,高周波回路領域107に形成された高周波回路真上(上方)に,再配線105,柱状電極305及び外部端子201が配置されない構造であれば良い。」(【0016】-【0030】) (1d)「【実施例3】 次に本発明の半導体装置の実施例3について図面を参照して以下に説明する。図11及び図12は本発明の実施例3の半導体装置を示す平面図である。図11は,封止樹脂によって封止される前の状態を示す平面図であり,図12は封止樹脂によって封止された後の状態を示す平面図である。図13は図11及び図12の13-13についての概略断面図である。 実施例3と実施例2との大きな差異は,高周波回路領域107aと高周波回路領域107bとの間,即ち外部端子配置領域801上方にスパイラルインダクタ1101が形成されている点である。上述したように,本明細書において,インダクタ素子も高周波回路を構成する素子の一部であるとして説明されている。従って,本実施の形態においては,外部端子配置領域801は実質的に高周波回路が配置される高周波領域として定義される。 このスパイラルインダクタ1101は,高周波回路領域107aの電極パッド103bと高周波回路領域107bの電極パッド103bとの間に電気的に接続されている。また,スパイラルインダクタ1101は,再配線105a,105bと同一の材料で構成され,外部端子配置領域801上の保護膜303上に,再配線105a,105bと実質的に同時に形成される。その他の構成に関しては,実質的に第2の実施の形態と同様であるので,詳細な説明は省略する。 本実施例3によれば,インダクタ素子として機能するスパイラルインダクタ1101は,半導体基板101表面に形成されず,半導体基板101表面を覆う保護膜303上に形成される。より詳細には,従来の構成においてインダクタ素子との間で電磁結合が生じる可能性のある再配線自身を利用してインダクタ素子(スパイラルインダクタ1101)が構成される。従って,本実施の形態によれば,実施例2の効果に加えて,電磁結合,寄生素子を生じさせる要因の1つである対象(再配線)とインダクタ素子との間の距離を考慮する必要がないという効果がある。」(【0044】-【0048】) (1e)「【実施例4】 次に本発明の半導体装置の実施例4について図面を参照して以下に説明する。 まず,本実施例4の構造を採用する理由を以下に説明する。 インダクタ素子1101を半導体基板101表面に配置する場合,インダクタ素子1101と電極パッド103との間は,所定の長さを有する配線(この配線は再配線ではない。)で接続される。インダクタ素子が持つ所定のインダクタンスLのみがインダクタ素子のインダクタンスLとして利用されることが望ましい。従って,電極パッド103とインダクタ素子1101との間の距離,すなわちインダクタ素子1101と電極パッド103との間を結ぶ配線の長さはできるだけ短い方が良い。実施例1の例えば図5に示されるような構造を採用することによって,高周波特性の変動を抑制しつつ上記配線の長さを短くすることができる。しかしながら,このような構造を採用した場合,QFPを前提として設計された電極パッドの位置及び回路レイアウトを,WCSPを前提とした回路レイアウトに大幅に設計変更する必要がある。従って,本実施の形態では,異なるパッケージの形態(例えばQFP及びWCSP)に適合した半導体装置を提供するものである。 図14乃至図16は本発明の実施例4の半導体装置を示す平面透視図である。図14乃至図16において,電極パッド103及び再配線105の図示は省略されている。また,外部端子201は,封止樹脂203よりも上層に位置するため点線で示されている。また,本実施の形態においては,パッケージの方向を示すインデックスマーク1401が配置されている。また,本実施の形態においては,インダクタ素子1101は,半導体基板101の表面上,即ち再配線105よりも下層に形成されている。 図14に示された半導体装置は,半導体装置の周辺領域に配置された複数の外部端子201を有している。さらに,これら複数の外部端子201は2列状にかつ間隔Aで実質的に規則的に配置されている。但し,インダクタ素子1101が形成されている領域の真上(上方)には,本来配置されるべき1つの外部端子201が配置されていない。この種の半導体装置においては,全ての外部端子201がマザーボード上の外部回路と電気的に接続される端子として利用されるわけではない。このような端子は,いわゆるノンコネクト端子(NCピンとも称される。)と呼ばれている。一般的に,1つの半導体装置には,このようなノンコネクト端子が数個準備されている。一般的に,ノンコネクト端子の数は,全外部端子のうちの20%以下である。 本実施例4では,例えば,ノンコネクト端子に相当する外部端子が配置されるべき位置に,インダクタ素子1101が配置される。このような構造は,図14乃至図16において共通している。なお図示していないが,インダクタ素子1101が形成されている領域の真上(上方)には,再配線105及び柱状電極305も配置されていない。 図15に示された半導体装置は,半導体装置の周辺領域に配置された複数の外部端子201を有している。さらに,これら複数の外部端子201は2列状にかつ間隔Aで実質的に規則的に配置されている。但し,インダクタ素子1101が形成されている領域の真上(上方)及びその近傍には,本来配置されるべき4つの外部端子201が配置されていない。なお図示していないが,インダクタ素子1101が形成されている領域の真上(上方)及びその近傍には,再配線105及び柱状電極305も配置されていない。 図16に示された半導体装置は,半導体装置の周辺領域に配置された複数の外部端子201を有している。さらに,これら複数の外部端子201は3列状にかつ間隔Aで実質的に規則的に配置されている。但し,インダクタ素子1101が形成されている領域の真上(上方)及びその近傍には,本来配置される4つの外部端子201が配置されていない。なお図示していないが,インダクタ素子1101が形成されている領域の真上(上方)及びその近傍には,再配線105及び柱状電極305も配置されていない。 本実施の形態において,"インダクタ素子1101真上(上方)に外部端子201が配置されない"とは,平面的に見て外部端子201がインダクタ素子1101と重ならないということを意味する。言い換えると,半導体装置の上部から見て,外部端子201がインダクタ素子1101と重ならないということである。 同様にして,"インダクタ素子1101真上(上方)に再配線105が配置されない"とは,平面的に見て再配線105がインダクタ素子1101と重ならないということを意味する。言い換えると,半導体装置の上部から見て,再配線105がインダクタ素子1101と重ならないということである。さらに同様にして,"インダクタ素子1101真上(上方)に柱状電極305が配置されない"とは,平面的に見て柱状電極305がインダクタ素子1101と重ならないということを意味する。言い換えると,半導体装置の上部から見て,柱状電極305がインダクタ素子1101と重ならないということである。 本実施例4によれば,インダクタ素子1101の真上(上方)に,再配線105,柱状電極305及び外部端子201を配置しないような構成を採用したので,インダクタ素子1101と再配線105,柱状電極305及び外部端子201との距離は従来よりも長い。よって,インダクタ素子と再配線105等との間に生じる電磁結合,もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる。 さらに本実施例4によれば,例えばQFPを前提として設計された電極パッドの位置及び回路レイアウトを変更することなく,WCSPを提供することができる。従って,本実施の形態では,異なるパッケージの形態(例えばQFP及びWCSP)に適合した半導体装置を容易に提供することが可能である。」(【0048】-【0057】) (1f)図14?図16は,引用例1に記載された発明の実施例4の半導体装置を示す平面透視図であって,引用例1の上記摘記(1e)の記載を参酌すれば,同図から, 半導体装置の中央領域を囲む周辺領域に,外部端子201,及び,インダクタ素子1101が配置されていることを読み取ることができる。 引用発明 引用例1の上記摘記(1e)-(1f)の記載を総合勘案すれば,引用例1には,引用例1に記載された発明の【実施例4】として,次の発明(以下「引用発明」という。)が記載されているものと認められる。 「半導体基板101と, 前記半導体基板101表面に配置されたインダクタ素子1101と, 前記インダクタ素子1101と電極パッド103との間を接続する,所定の長さを有する配線(この配線は再配線ではない。)と, 再配線105と, 半導体装置の周辺領域に配置された複数の外部端子201と, を備えた半導体装置であって, 前記インダクタ素子1101は,半導体基板101の表面上,即ち前記再配線105よりも下層に形成されたものであり, 前記インダクタ素子1101が形成されている領域の真上(上方)には,本来配置されるべき1つの外部端子201,再配線105及び柱状電極305が配置されていないものであり, ここで,"インダクタ素子1101真上(上方)に外部端子201が配置されない"とは,平面的に見て外部端子201がインダクタ素子1101と重ならないということを意味し,言い換えると,半導体装置の上部から見て,外部端子201がインダクタ素子1101と重ならないということであり, 前記インダクタ素子1101は,前記半導体装置の周辺領域に配置されている, インダクタ素子と再配線105等との間に生じる電磁結合,もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる半導体装置。」 4 対比 (1)引用発明の「半導体基板101」,「インダクタ素子1101」は,それぞれ,本願発明1の「半導体基板」,「インダクタ」に相当する。 すなわち,本願発明1と引用発明は,「半導体基板上に設けられ,インダクタ」を有する点で一致する。 (2)引用例1の上記摘記(1c)の「電極パッド103bには絶縁層301の開口部を介して配線層105bの一端が接続されている。配線層105bは電極パッド103bから柱状電極305の下部に至るまで保護膜303上に延在している。配線層105bの他端は柱状電極305及び外部端子201の下部に配置されるパット部111bである。このパッド部111bは,電極パッド103bよりも半導体基板101のエッジに近い位置に配置されている。すなわち,このパッド部111bは,低周波回路領域501の上方に配置されている。この配線層105bは,先に説明した再配線であり,以下,再配線105bと称す。再配線105bのパッド部111b上には柱状電極305が形成されている。柱状電極305上部表面上には,例えば半田からなる外部端子201が形成されている。」との記載から,引用例1の【実施例1】において,「外部端子201」の下部には,再配線である「配線層105b」上に設けられた「パッド部111b」が配置されており,前記「パッド部111b」は,「低周波回路領域501」の上方に配置されていることが認められる。 一方,引用例1の上記摘記(1c)には「以下,本発明の実施例を図面を参照して詳細に説明する。なお,説明を容易にするため,同様の構成には同様の符号を付与する。また,重複した構成の説明は省略する。」と記載されている。 そうすると,引用例1の上記摘記(1e)に記載された【実施例4】の説明において,【実施例1】と重複した構成の説明は省略されているものと解されるから,引用発明の「複数の外部端子201」の下部には,再配線である「配線層105b」上に設けられた「パッド部111b」が配置されており,前記「パッド部111b」は,「低周波回路領域501」の上方に配置されているものと理解することができる。 ところで,前記「パッド部111b」が導電性であることは自明である。してみれば,前記「パッド部111b」は,本願発明1の「導電性の第1パッド」に相当するものと認められ,前記「パッド部111b」は,本願発明1の「回路形成領域」に相当する「低周波回路領域501」の上方に配置されているものと認められる。 すなわち,本願発明1と引用発明は,「配線層上に設けられた導電性の第1パッド」を備え,「前記第1パッドの直下には,回路形成領域が設けられている」点で一致する。 (3)本願明細書の【0011】には「半導体装置1は,半導体チップ10を備えている。半導体チップ10は,半導体基板12,配線層14,インダクタ16,および導電性のパッド18(第1パッド)を有している。」と記載されている。 してみれば,引用発明の,半導体基板101と,再配線105と,インダクタ素子1101と,パッド部111bを有している構造体は,本願発明1の「半導体チップ」に相当する。 すなわち,本願発明1と引用発明は「半導体チップを備え」ている点で一致する。 (4)そうすると,本願発明1と引用発明の一致点と相違点は,次のとおりといえる。 ＜一致点＞ 「半導体基板と, 前記半導体基板上に設けられ,インダクタと,配線層と, 前記配線層上に設けられた導電性の第1パッドと,を有する半導体チップを備え, 前記第1パッドの直下には,回路形成領域が設けられているとともに,前記第1パッドは,平面視で,前記インダクタと重ならない領域に設けられている半導体装置。」 ＜相違点＞ ・相違点1:本願発明1では「配線層」が「インダクタを含む」こと,すなわち,「インダクタ」が「前記配線層中の配線により構成されている」のに対して,引用発明では,このような特定がされていない点。 5 相違点についての判断 (1)相違点1について ア 引用発明の「インダクタ素子1101」は,半導体基板101の表面上,即ち再配線105よりも下層に形成したものである。 一方,引用例1の上記摘記(1d)には「スパイラルインダクタ1101は,再配線105a,105bと同一の材料で構成され,外部端子配置領域801上の保護膜303上に,再配線105a,105bと実質的に同時に形成される。その他の構成に関しては,実質的に第2の実施の形態と同様であるので,詳細な説明は省略する。」,及び,「本実施例3によれば,インダクタ素子として機能するスパイラルインダクタ1101は,半導体基板101表面に形成されず,半導体基板101表面を覆う保護膜303上に形成される。より詳細には,従来の構成においてインダクタ素子との間で電磁結合が生じる可能性のある再配線自身を利用してインダクタ素子(スパイラルインダクタ1101)が構成される。」として,インダクタ素子を,半導体基板表面を覆う保護膜上に形成される再配線自身を利用して,再配線と同一の材料で,再配線と実質的に同時に形成した構成が記載されている。 してみれば,引用発明において,インダクタ素子の構成として,引用例1の上記摘記(1d)に記載された構成を採用することは適宜なし得たことである。 イ すなわち,引用例1の上記摘記(1a)に記載された特許請求の範囲の「・・・であって,前記インダクタ素子の上方及び前記配線の上方を除き所定の間隔で実質的に規則的に配列された前記複数の外部端子とを備えたことを特徴とする半導体装置。」との記載に照らして,引用例1に記載された発明の要旨は,インダクタ素子の上方を除いて外部端子を設けることにあると解され,インダクタ素子自体の構成と一体不可分であるとは認められないから,引用発明において,半導体基板101の表面上,即ち再配線よりも下層に形成したインダクタ素子に替えて,引用例1の上記摘記(1d)に示された,再配線自身を利用して,再配線と同一の材料で,再配線と実質的に同時に形成したインダクタ素子を用いることに格別の困難は認められない。 ウ また,引用例1の上記摘記(1d)の「本実施例3によれば,インダクタ素子として機能するスパイラルインダクタ1101は,半導体基板101表面に形成されず,半導体基板101表面を覆う保護膜303上に形成される。より詳細には,従来の構成においてインダクタ素子との間で電磁結合が生じる可能性のある再配線自身を利用してインダクタ素子(スパイラルインダクタ1101)が構成される。従って,本実施の形態によれば,実施例2の効果に加えて,電磁結合,寄生素子を生じさせる要因の1つである対象(再配線)とインダクタ素子との間の距離を考慮する必要がないという効果がある。」との記載に照らして,再配線自身を利用して,再配線と同一の材料で,再配線と実質的に同時に形成したインダクタ素子を用いることで,電磁結合,寄生素子を生じさせる要因の1つである対象(再配線)とインダクタ素子との間の距離を考慮する必要がないという効果が期待できることが理解できる。 一方,引用発明は,インダクタ素子1101が形成されている領域の真上(上方)に,再配線105を配置しないように配慮することにより,インダクタ素子と再配線105との間に生じる電磁結合,もしくは寄生素子に起因する高周波回路の特性変動を抑制することを図るものである。 そうすると,引用発明において,再配線自身を利用して,再配線と同一の材料で,再配線と実質的に同時に形成したインダクタ素子を用いることで,電磁結合,寄生素子を生じさせる要因の1つである対象(再配線)とインダクタ素子との間の距離を考慮する必要がなくなるという効果を生じることが直ちに理解できるから,引用発明のインダクタの構成として,再配線自身を利用して,再配線と同一の材料で,再配線と実質的に同時に形成したインダクタ素子を用いることは,当業者が容易に想到し得たことである。 エ してみれば,引用発明において,上記相違点1について本願発明1の構成を採用することは当業者にとって容易である。また,このような構成を採用したことによる効果も当業者が予測する範囲内のものである。 6 むすび 以上のとおり,本願発明1は,引用例1に記載された発明に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 したがって,本願の他の請求項に係る発明については検討するまでもなく,本願は拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2013-08-22 |
| 結審通知日 | 2013-08-27 |
| 審決日 | 2013-09-11 |
| 出願番号 | 特願2007-159764(P2007-159764) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 今井 聖和 |
| 特許庁審判長 |
松本 貢 |
| 特許庁審判官 |
近藤 幸浩 加藤 浩一 |
| 発明の名称 | 半導体装置 |
| 代理人 | 速水 進治 |
| 代理人 | 天城 聡 |