ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1281682 |
| 審判番号 | 不服2012-20771 |
| 総通号数 | 169 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2014-01-31 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2012-10-22 |
| 確定日 | 2013-11-13 |
| 事件の表示 | 特願2008-550361「炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法」拒絶査定不服審判事件〔平成19年 7月26日国際公開,WO2007/084282,平成21年 6月25日国内公表,特表2009-524217〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
1 手続きの経緯 本願は,2007年1月8日(パリ条約による優先権主張外国庁受理2006年1月12日,米国)を国際出願日とする出願であって,平成23年11月24日付けで拒絶理由が通知され,平成24年5月29日に手続補正がされ,同年6月18日付けで拒絶査定がなされ,これに対して同年10月22日に拒絶査定に対する審判請求がされたものである。 2 本願発明について (1)本願発明 本願の請求項1?23に係る発明は,平成24年5月29日にされた手続補正により補正された特許請求の範囲の請求項1?23に記載されている事項により特定されるとおりのものであり,そのうち請求項1に係る発明は,特許請求の範囲の請求項1に記載されている次の事項により特定されるとおりのもの(以下「本願発明」という。)である。 「【請求項1】 炭化ケイ素半導体デバイスのためのエッジ終端構造であって, 炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み,炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリングと, 前記フローティングガードリング間で,前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域と, 前記炭化ケイ素層上の窒化ケイ素層と, 前記窒化ケイ素上の有機保護層と を備えることを特徴とするエッジ終端構造。」 (2)刊行物に記載された発明 ・国際公開第2004/66392号 原査定の拒絶の理由に引用され本願の優先権主張の日前に外国において頒布された刊行物である国際公開第2004/66392号(以下「引用例」という。)には,Figure3,4とともに,次の記載がある。(下線は当合議体において付加。以下同様。また,日本語訳は,引用例に係る国際出願の日本国内段階における公表公報である特表2006-516815号公報を参考として当合議体で作成した。) ア 技術分野 「FIELD OF THE INVENTION The present invention relates microelectronic devices and more particularly to edge termination for silicon carbide devices.」(1ページ9?11行) (日本語訳: 技術分野 本発明は,マイクロエレクトロニクスデバイスに関し,より詳細には,炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法に関する。) イ 発明の概要 「SUMMARY OF THE INVENTION Embodiments of the present invention may provide an edge termination for silicon carbide devices having a plurality of concentric floating guard rings in a silicon carbide layer that are adjacent and spaced apart from a silicon carbide-based semiconductor junction. An insulating layer, such as an oxide, is provided on the floating guard rings and a silicon carbide surface charge compensation region is provided between the floating guard rings and is adjacent the insulating layer. In particular embodiments of the present invention, the floating guard rings extend a first distance into the silicon carbide layer and the surface charge compensation region extends a second distance into the silicon carbide layer. The second distance may be less than the first distance, in some embodiments. In further embodiments, the surface charge compensation region is lighter doped than the guard rings. The surface charge compensation region may extend between adjacent ones of the floating guard rings so as to contact adjacent ones of the floating guard rings. Alternatively, the surface charge compensation region may extend between adjacent ones of the floating guard rings but only contact one of the adjacent floating guard rings.」(5ページ23行?6ページ5行) (日本語訳: 発明の概要 本発明の実施形態では,炭化ケイ素ベースの半導体接合に近接し,それから間隔のおかれた,炭化ケイ素層中の複数の同心円のフローティングガードリングを有する炭化ケイ素デバイスのためのエッジ終端構造を提供することができる。酸化膜などの絶縁層が,このフローティングガードリング上に設けられ,炭化ケイ素表面電荷補償領域が,これらのフローティングガードリング間に設けられ,この絶縁層に近接している。 本発明の特定の実施形態においては,このフローティングガードリングは,この炭化ケイ素層中に第1の距離だけ延び,この表面電荷補償領域は,この炭化ケイ素層中に第2の距離だけ延びている。この第2の距離は,一部の実施形態においては第1の距離より短くすることができる。さらなる実施形態においては,この表面電荷補償領域は,これらのフローティングガードリングより低濃度にドーピングされる。この表面電荷補償領域は,これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びて,これらのフローティングガードリングのうちの隣接するフローティングガードリングに接触することもある。また,この表面電荷補償領域は,これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びるが,この隣接するフローティングガードリングの一方にしか接触しないこともある。) ウ 実施形態 「 As is described in more detail below, embodiments of the present invention may provide improved edge termination of semiconductor devices, such as P-N, Schottky, PiN or other such semiconductor devices. Particular embodiments of the present invention provide edge termination for silicon carbide (SiC) devices. For example, embodiments of the present invention may be utilized as edge termination for SiC Schottky diodes, junction barrier Schottky (JBS) diodes, PiN diodes, thyristors, transistors, or other such SiC devices. Embodiments of the present invention may reduce the sensitivity of a multiple floating guard ring termination to oxide-semiconductor surface charges. In particular embodiments, a surface charge compensation layer, such as a thin p-type layer, is provided in addition to the multiple floating guard rings. The surface charge compensation layer is used to at least partially neutralize the effects of charges at oxide-semiconductor interfaces in the silicon carbide devices. Figure 3 is a cross section of a silicon carbide semiconductor device 20 illustrating particular embodiments of the present invention. As illustrated in Figure 3, a silicon carbide layer 30, such as a lightly doped n-type silicon carbide layer, has formed therein a main junction 32, for example, of p-type silicon carbide, and a plurality of floating guard rings 34, such as p-type silicon carbide floating guard rings. An insulating layer 26, such as an oxide layer, is provided on the silicon carbide layer 30. The insulating layer 26 may be a deposited or grown oxide and may be fabricated utilizing techniques known to those of skill in the art. In particular embodiments of the present invention, the insulating layer 26 may be an oxide, such as SiO 2 , a nitride, such as Si_( 3) N_( 4) , an oxide-nitride-oxide structure and/or an oxynitride or organic films such as a polyimide layer. As is further illustrated in Figure 3, thin regions of silicon carbide, such as p- type silicon carbide, are provided between the spaced apart floating guard rings 34 to spread the equipotential lines to reduce the surface field and thus provide surface charge compensation regions or layers 36. As seen in Figure 3, respective ones of the surface charge compensation regions 36 may be adjacent and contacting a first of two adjacent guard rings 34 and extend from the first guard ring towards the second of the two adjacent guard rings 34. Alternatively, two or more thin regions of silicon carbide could be provided between adjacent ones of the floating guard rings 34 and the two or more thin regions could extend from respective ones of the floating guard rings toward each other. In other embodiments of the present invention, the surface charge compensation regions 36 need not be identical in size, doping, shape or location relative to the adjacent guard rings 34. The surface charge compensation regions 36 may be provided, for example, as a layer of p-type silicon carbide. For the structure illustrated in Figure 3 where p-type silicon carbide surface charge compensation regions are provided in an n-type silicon carbide layer, the dose charge (concentration x depth = dose) of the surface charge compensation regions or layers 36 should be from about 1x10^(12) to about 5x10^(12) cm^(-2).The oxide-semiconductor interface is expected to have from about 1x10^(12) to about 2 x10^(12) cm^(-2) of positive charge. The surface of the surface charge compensation regions 36 will, typically, be depleted by the positive surface charges, and the negative charges in the depletion region in the surface charge compensation regions 36 will terminate the E-field lines originating from the oxide interface charges, and neutralize the negative effects of the positive interface charges. Furthermore, the amount of charge in the surface charge compensation regions 36 is small enough so that these regions can be completely depleted at a lower voltage (lower than the blocking voltage of the device), which may be required for guard rings to function properly. Therefore, surface charge compensation regions 36 may make the multiple floating guard ring termination less sensitive or insensitive to the changes in the oxide charge. Thus, operation of the surface charge compensation regions 36 according to embodiments of the present invention may function very differently from the JTE termination that utilizes the RESURF principle Appels et al, "High-voltage thin layer devices (RESURF devices)," IEDM Tech. Dig., 1979, pp. 238-241, because the function the surface charge compensation regions 36 described herein is to compensate for the oxide charges, whereas the p-layer in a conventional JTE is used to terminate the charge in the depletion region of the drift layer vertically, so that the lateral field is minimized. While the structure illustrated in Figure 3 may be effective at compensating for oxide charges, the small spacing between the floating guard rings that are provided in silicon carbide devices may make fabrication of such devices difficult because of the tight alignment tolerances that may be needed for photolithography. Therefore, in silicon carbide devices, it may be more practical to merge all surface-charge compensating p-layers into one pattern, connecting all guard rings as shown in Figure 4. Thus, as illustrated in Figure 4, a silicon carbide device 20' is provided having a surface charge compensation layer 38 that is provided between adjacent ones of the floating guard rings 34. In the device 20' the charge compensating layer 38 is illustrated as a p-type silicon carbide layer. This p-layer 38 may have the same total charge of from about 1x10^( 12) to about 7x10^(12) cm ^(-2) , which is the same as that illustrated in Figure 3. The charge in the p-layer 38 will neutralize the positive oxide charge, and therefore making the device less sensitive to the oxide-semiconductor interface charges.」(9ページ1行?11ページ5行) (日本語訳: 以下に,より詳細に説明されるように,本発明の実施形態では,P-Nデバイス,ショットキーデバイス,PiNデバイス,かかる他の半導体デバイスなどの半導体デバイスの改善されたエッジ終端を実現することができる。本発明の特定の実施形態は,炭化ケイ素(SiC)デバイスについてのエッジ終端を提供している。例えば,本発明の実施形態は,SiCショットキーダイオード,接合バリアショットキー(JBS)ダイオード,PiNダイオード,サイリスタ,トランジスタ又はかかる他のSiCデバイスのためのエッジ終端として利用することができる。本発明の実施形態は,酸化膜-半導体表面電荷に対する多重フローティングガードリング終端の感受性を低下させることができる。特定の実施形態においては,ｐ型薄層などの表面電荷補償層が,この多重フローティングガードリングに追加して設けられる。この表面電荷補償層を使用して,この炭化ケイ素デバイス中の酸化膜-半導体境界面における電荷の影響を少なくとも部分的に中和する。 図3は,本発明の特定の実施形態を示す炭化ケイ素半導体デバイス20の断面図である。図3に示すように,低濃度にドーピングしたn型炭化ケイ素層などの炭化ケイ素層30は,その中に,例えば,ｐ型炭化ケイ素の主要接合32,及びｐ型炭化ケイ素フローティングガードリングなど,複数のフローティングガードリング34を備えている。酸化膜層などの絶縁層26が,炭化ケイ素層30上に設けられる。この絶縁層26は,堆積させられた酸化膜又は成長された酸化膜とすることができ,当業者に知られている技術を利用して製造することができる。本発明の特定の実施形態においては,この絶縁層26は,SiO_(2)などの酸化膜,Si_(3)N_(4)などの窒化膜,酸化膜-窒化膜-酸化膜構造及び/又は酸窒化膜,あるいはポリイミド層などの有機膜とすることができる。 さらに図3に示すように,ｐ型炭化ケイ素などの炭化ケイ素の薄い領域が,間隔をおいて配置されたフローティングガードリング34の間に設けられて,等電位線を拡散させて,この表面電界を低下させ,したがって,表面電荷補償領域又は表面電荷補償層36がもたらされる。図3に示すように,表面電荷補償領域36のそれぞれは,2つの隣接したフローティングガードリング34のうちの第1のフローティングガードリングに近接し接触しており,これら2つの隣接したフローティングガードリングのうちのこの第1のフローティングガードリングからこの第2のフローティングガードリングに向かって延びることができる。また,炭化ケイ素の2つ以上の薄い領域を,これらのフローティングガードリング34のうちの隣接したフローティングガードリング間に設けることができ,これらの2つ以上の薄い領域は,これらのフローティングガードリング34のそれぞれ一方から他方に向かって延びることができる。本発明の他の実施形態においては,表面電荷補償領域36は,サイズ,ドーピング,形状,又はこれらの隣接するフローティングガードリング34に対する位置が同じである必要はない。表面電荷補償領域36は,例えば,ｐ型炭化ケイ素層として実現することができる。 ｐ型炭化ケイ素表面電荷補償領域36が,n型炭化ケイ素層30中に設けられる,図3に示す構造では,この表面電荷補償領域又は表面電荷補償層36のドーズ電荷(密度×深さ=ドーズ)は,約1×10^(12)から約5×10^(12)cm^(-2)のはずである。この酸化膜-半導体境界面は,約1×10^(12)から約2×10^(12)cm^(-2)の正電荷を有することが予想される。表面電荷補償領域36の表面は,一般的にこの正の表面電荷によって空乏化することになり,表面電荷補償領域36中のこの空乏領域中の負電荷は,この酸化膜境界面電荷から発生するEフィールド線を終端し,この正の境界面電荷の悪影響を中和することになる。さらに,表面電荷補償領域36における電荷量は,十分に小さく,その結果,これらの領域は,(このデバイスのブロッキング電圧より低い)低電圧において完全に空乏化する可能性があり,これはフローティングガードリングが,適切に機能するために必要となることもある。したがって,表面電荷補償領域36により,この多重フローティングガードリング終端では,この酸化膜電荷の変化に対する影響を少なくし,又は影響をなくすることができる。したがって,本発明の実施形態による表面電荷補償領域36の動作は,RESURF原理 Appels et al., "High-voltage thin layer devices (RESURF devices)," IEDM Tech. Dig., 1979, pp.238-241 を利用したJTE終端とは非常に異なるように機能することができ,その理由は,本明細書中で説明している表面電荷補償領域36の機能が,この酸化膜の電荷について補償するのに対して,従来のJTEにおいてはｐ層を使用して,このドリフト層の空乏領域中の電荷を垂直方向に終端し,その結果,この横方向の電界が最小化されるからである。 図3に示す構造は,酸化膜電荷を補償するのに有効にすることができるが,炭化ケイ素デバイス中に設けられるこれらのフローティングガードリング間の小さな間隔により,フォトリソグラフィのために必要となり得る厳しい位置合わせ許容範囲のためにかかるデバイスの製造が困難になってしまうこともある。したがって,図4に示すように,炭化ケイ素デバイス20’においては,すべてのフローティングガードリングを接続する1つのパターンにすべての表面電荷補償ｐ層をマージ(meｒge)することがより実用的になり得る。したがって,図4に示すように,炭化ケイ素デバイス20’は,これらのフローティングガードリング34のうちの隣接するフローティングガードリング34間に設けられた表面電荷補償層38を有するように実現される。炭化ケイ素デバイス20’においては,表面電荷補償層38は,ｐ型炭化ケイ素層として示されている。このｐ型炭化ケイ素層38は,約1×10^(12)から約7×10^(12)cm^(-2)の同じ総電荷を有することができ,これは図3に示す総電荷と同じである。ｐ型炭化ケイ素層38中のこの電荷は,この正の酸化膜電荷を中和することになり,したがって,このデバイスを酸化膜-半導体境界面電荷の影響をあまり受けないようにする。) エ 特許請求の範囲 「 1. An edge termination structure for a silicon carbide semiconductor device, comprising: a plurality of spaced apart concentric floating guard rings in a silicon carbide layer that at least partially surround a silicon carbide-based semiconductor junction; an insulating layer on the floating guard rings; and a silicon carbide surface charge compensation region between the floating guard rings and adjacent the insulating layer.」(17ページ2?8行) (日本語訳: 1. 炭化ケイ素半導体デバイスのためのエッジ終端構造であって,炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み,炭化ケイ素層中において複数の間隔もって配置された同心円のフローティングガードリングと,該フローティングガードリング上に設けられた絶縁層と,前記フローティングガードリング間で,前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域とを備えていることを特徴とするエッジ終端構造。) ここで,上記ウの記載から,炭化ケイ素半導体デバイス20が複数のフローティングガードリング34を備えていることがわかる。 また,上記イ,ウの記載とともに図3を参照すると,前記複数のフローティングガードリング34は炭化ケイ素の表面から炭化ケイ素層中に第1の距離だけ延び,表面電荷補償領域36は,炭化ケイ素の表面から炭化ケイ素層中に第2の距離だけ延びていることがわかる。さらに,絶縁層26が,炭化ケイ素の表面に接して設けられていることもわかる。 以上を総合すると,引用例には以下の発明が記載されているものと認められる。(以下「引用発明」という。) 「炭化ケイ素半導体デバイス20のためのエッジ終端構造であって,炭化ケイ素ベースの半導体接合32を少なくとも部分的に取り囲み,炭化ケイ素の表面から炭化ケイ素層中に第1の距離だけ延びる,複数の,間隔をもって配置された同心円のフローティングガードリング34と,該フローティングガードリング34上に炭化ケイ素の表面に接して設けられ,SiO_(2)などの酸化膜,Si_(3)N_(4)などの窒化膜,酸化膜-窒化膜-酸化膜構造及び/又は酸窒化膜,あるいはポリイミド層などの有機膜である絶縁層26,前記フローティングガードリング34間で,炭化ケイ素の表面から炭化ケイ素層中に第2の距離だけ延び,前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域36とを備えていることを特徴とするエッジ終端構造。」 (3)対比 本願発明と引用発明とを対比する。 ・引用発明の「炭化ケイ素半導体デバイス20のためのエッジ終端構造」は,本願発明の「炭化ケイ素半導体デバイスのためのエッジ終端構造」に相当する。 ・引用発明の「炭化ケイ素ベースの半導体接合32を少なくとも部分的に取り囲み,炭化ケイ素の表面から炭化ケイ素層中に第1の距離だけ延びる,複数の,間隔をもって配置された同心円のフローティングガードリング34」は,本願発明の「炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み,炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリング」に相当する。 ・引用発明の「該フローティングガードリング34上に炭化ケイ素の表面に接して設けられ,SiO_(2)などの酸化膜,Si_(3)N_(4)などの窒化膜,酸化膜-窒化膜-酸化膜構造及び/又は酸窒化膜,あるいはポリイミド層などの有機膜である絶縁層26」と,本願発明の「前記炭化ケイ素層上の窒化ケイ素層と, 前記窒化ケイ素上の有機保護層」,とは,「前記炭化ケイ素層上の絶縁層」である点で一致する。 ・引用発明の「前記フローティングガードリング34間で,炭化ケイ素の表面から炭化ケイ素層中に第2の距離だけ延び,前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域36」は,本願発明の「前記フローティングガードリング間で,前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域」に相当する。 したがって,引用発明と本願発明とは次の点で一致する。 「炭化ケイ素半導体デバイスのためのエッジ終端構造であって, 炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み,炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリングと, 前記フローティングガードリング間で,前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域と, 前記炭化ケイ素層上の絶縁層とを備えることを特徴とするエッジ終端構造。」 一方,両者は以下の点で相違する。 《相違点》 本願発明は,「前記炭化ケイ素層上の窒化ケイ素層と, 前記窒化ケイ素上の有機保護層と」を備えるが,引用発明は,「前記炭化ケイ素層上の絶縁層」に対応する構成を備えるものの,当該「絶縁層」が,「窒化ケイ素層と, 前記窒化ケイ素上の有機保護層」であるとは特定されていない点。 (4)判断 上記相違点について検討する。 シリコンからなる半導体装置において,周囲環境からの水分などの影響を防ぐために,Si_(3)N_(4)膜とその上のポリイミド膜からなる構成のパッシベーション膜を設けることは,以下の周知例1?3にも示されているように,従来より周知の技術である。 周知例1: 特開昭57-211752号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭57-211752号公報(以下「周知例1」という。)には,第1図とともに,次の記載がある。 ・「本発明は,半導体装置における電極又は配線層の特性改良に関するものである。 半導体集積回路(以下,ICと略す。)や大規模IC(LSI)においては,半導体チップ上にAl又はSi含有Alからなる配線が施されている。このAl系配線上には,特公昭48-2956号に示されたポリイミドイソインドロキナゾリンジオン(以下,PIQ樹脂と称する。)や,リンシリケートガラス,SiO_(2),Si_(3)N_(4)等の保護膜が被着される。しかしながら,本発明者が検討した結果,保護膜としてPIQ樹脂膜を形成した場合,その電気的特性は良好であるが,外部から水分が浸透し易く,特に配線との界面で水分濃度(強度)が著しく大きくなることが判明した。」(1ページ左下欄11行?同ページ右下欄4行) ・「従って,本発明の目的は,電気的安定性のみならず耐湿性にも優れた保護膜を形成し,電極又は配線の電気的特性の向上及び腐食の防止を図ることにある。 本発明者は,上述した問題点を検討する中で,保護膜の材質のうち,PIQ樹脂等の有機物質は電気的安定性は良好であるが耐湿性に劣り,他方,SiO_(2)等の無機物質は耐湿性は良好であるが電気的に不安定であることに着目し,これらの有機物質及び無機物質が単独では満足すべき結果が得られないことをつき止めた。この認識に基づいて,有機物質と無機物質とを巧みに組合せ,両物質の有する優れた性質を同時に生かすことによって,電極又は配線の電気的特性を阻害せずにしかもその腐食を防止し得る保護膜構造を見出したのである。 即ち,本発明による保護膜構造は,耐湿性の良い無機系保護膜を下地とし,電気的に安定な有機系保護膜を積層せしめた複合保護膜からなることを特徴とするものである。」(1ページ右下欄13行?2ページ左上欄12行) ・「第1図は,本実施例による保護膜の構造を示している。この構造によれば,シリコン基板1の一主面にAl又はSi含有Alからなる配線2が設けられ,この配線2上に複合保護膜を構成するSiO_(2)膜3とPIQ樹脂膜4とが順次積層されている。SiO_(2)膜3は,耐湿性は良好であるがその中のイオン性物質により電気的に不安定であり,他方,PIQ樹脂膜4は,電気的安定性には優れているが耐湿性に劣っている。従って,PIQ樹脂膜4によって電気的に安定であり,その耐湿性の悪さをSiO_(2)膜3によってカバーした構造が形成されたことになる。 この結果,大気中にある外部の水分がPIQ樹脂膜4を通して侵入したとしても,SiO_(2)膜3は浸透できないから,第1図(A)に示したように上記水分はPIQ樹脂膜4とSiO_(2)膜3との界面に集中し,配線2へは殆ど到達することができない。つまり,外部からの水分に対してはSiO_(2)膜3は強力なバリア作用をなし,このためにPIQ樹脂膜4中の水分は飽和状態となってそれ以上に吸収されなくなり,もはやPIQ樹脂膜4からは水分が侵入しなくなる。従って,配線2に対する水分の影響は実質的に生じず,その粒界腐食をなくすことができるから,配線の電気的特性を向上させ,断線も阻止することができる。」(2ページ左上欄15行?同ページ右上欄19行) ・「以上,本発明を例示したが,上述の実施例は本発明の技術的思想に基づいて更に変形が可能である。例えば,上述のPIQ樹脂膜に代えて,他のポリイミド樹脂(例えば,デュポン社製のRK-692,PI-1100)や,シリコーン樹脂系のチップコート材からなる保護膜を使用してよい。また,上述のSiO_(2)膜に代えて,リンシリケートガラス膜(厚さは例えば1?1.5μm),Si_(3)N_(4)膜(厚さは例えば?0.3μm)等,或いはSiO_(2)膜とリンシリケートガラス膜との積層膜を使用してもよい。本発明による複合保護膜は上述のPIQ樹脂膜-SiO_(2)膜の2層構造より多層の保護膜で形成してよく,またこれらの積層膜の組合せは種々採用できる。なお本発明は上述のMOSIC以外の種々のデバイスに勿論適用可能である。」(3ページ左下欄12行?同ページ右下欄6行) 周知例2: 特開平11-87331号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開平11-87331号公報(以下「周知例2」という。)には,図1?3とともに,次の記載がある。 ・「【0002】 【従来の技術】半導体装置内部の回路素子を応力,水分,α線等から保護するために金属導体膜で形成された配線の上部に無機パシベーション膜を,さらにその無機パシベーション膜の上にポリイミド等の有機パシベーション膜を設けることは一般的である。・・・(以下略)。」 ・「【0011】 【発明の実施の形態】この発明の実施の形態の半導体装置の製造方法を図1?図3に基づいて説明する。図1はこの発明の実施の形態で有機パシベーションをマスクとして無機パシベーション膜をエッチングした状態の断面図である。図2はこの発明の実施の形態で金属導体膜上に無機パシベーション膜を形成した状態の断面図,図3はこの発明の実施の形態で無機パシベーション膜上に有機パシベーション膜を所定の形状に形成した状態の断面図を示す。図1において,1は感光性の有機パシベーション膜,2はシリコンナイトライド(Si_(3 )N_(4))膜等からなる無機パシベーション膜,3は半導体基板,4はアルミニウム(Al)あるいはアルミニウム合金膜等からなる金属導体膜である。」 ・「【0016】 【実施例】図2に示すように,所定の形状に形成されたAl膜(金属導体膜4)上にCVDで膜厚1μmのSi_(3 )N_(4 )膜(無機パシベーション膜2)を形成する。形成されたSi_(3 )N_(4 )膜上に旭化成(株)製の感光性ポリイミド前駆体I-8320Aを用いて硬化後,膜厚7μmのポリイミド膜(有機パシベーション膜1)を形成する。ポリイミド膜をマスクとして用いてSi_(3 )N_(4 )膜をエッチングし電気信号を取り出すAlパッドを表出させるために,フォトリソグラフィ工程でポリイミド膜にはあらかじめ所定の形状の開口部が設けてある。ポリイミド膜は所定のパターンを形成後窒素雰囲気下で硬化処理を行う。ポリイミド膜を形成した状態の半導体装置の断面を図3に示す。・・・(以下略)。」 周知例3: 特開平8-8242号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開平8-8242号公報(以下「周知例3」という。)には,図1とともに,次の記載がある。 ・「【0002】 【従来の技術】半導体装置の基板表面に形成されている素子部分は,外部環境の影響を受けやすいため素子表面には保護膜が設けられて信頼性等を保持している。従来,こうした保護膜としては,優れた造膜性,電気特性,信頼性の面からポリイミド樹脂膜が用いられるようになってきており,近年は無機保護膜とポリイミド樹脂保護膜とを併用するようになってきている。」 ・「【0025】図1は,半導体装置を説明するための概略断面図である。図1において,シリコン等の半導体素子1の表面に例えば,pnp 型トランジスタが形成されている。半導体素子1の表面にはエミッタ・ベース間の接合保護のための二酸化ケイ素膜2が形成され,さらにベース電極3,エミッタ電極4がアルミニウム蒸着膜により形成されている。この半導体素子表面に無機保護膜である窒化ケイ素蒸着膜5を形成し,さらにその上部に,感光性樹脂組成物を前述の方法により,エミッタ電極4上に穴が開くようにパターンニングし,有機保護膜層6を形成する。 ・・・(中略)・・・ 【0026】 【作用】本発明の半導体装置は,絶縁保護膜として特定の感光性樹脂組成物を用いることによって,従来のフォトレジストを使用したフォトエッチングプロセスを用いずに,半導体素子上にレリーフパターンの絶縁保護膜が得られるものである。 ・・・(中略)・・・ さらに,ポリアミック酸の状態でレリーフパターンを得,その後熱転化によりポリイミド膜とするので,高密着のパターンが得られる利点がある。また,半導体装置の製造工程も短縮され,さらに公害,環境問題にも有利なプロセスの製造工程で高信頼性の半導体装置を製造することができた。」 ここで,上記段落【0026】の記載から,「有機保護膜層6」が,ポリイミド膜からなるものであることが明らかである。 ところで,一般に,半導体装置において,外部からの水分の侵入を防ぐ必要があることは従来より周知の技術課題であるところ,この技術課題は,シリコンからなる半導体素子のみならず,炭化ケイ素からなる半導体素子においても周知のものであることは,例えば以下の周知例4及び5の記載から明らかである。 周知例4: 特開2005-286197号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開2005-286197号公報(以下「周知例4」という。)には,図7とともに,次の記載がある。 ・「【0002】 半導体装置は,小型,軽量,コスト低減のために,樹脂モールドされることが多い。樹脂の中にはいろいろなイオンが含まれている。このため,外部雰囲気の水分や半導体素子にかかる高電界とあいまって,特性劣化を起こす。したがって,これらイオンの影響から素子を保護する厚い高純度の保護膜が必要となり,保護膜として感光性のポリイミド系の樹脂が使われることが多い。接続をアルミボンディングなどで行う場合と異なり,はんだ付けの場合においては金属表面を活性化するためにフラックスが使われるため,この影響による信頼度低下を避ける工夫が必要となる。 【0003】 図7は従来の第1の例の構造を説明するための図である(特許文献1,2参照。)。SiC半導体を用いたショットキーダイオードの例である。SiC半導体の基板はシリーズ抵抗を下げるためにn^(+)型の半導体層1の表面に耐圧を確保するのに必要な濃度と厚さを持つn型の半導体層2が形成されている。n^(+)型の半導体層1の裏面には蒸着などの方法によりNiが堆積されており,裏面電極膜11を形成する。裏面電極膜11はn^(+)型の半導体層1との界面でオーミック電極を形成し,本ショットキーダイオードのカソード電極として働く。 【0004】 n型の半導体層2の表面には絶縁膜4が堆積されている。その中央部には開口部が形成されており,この開口部と開口部周辺の絶縁膜4上に第1の電極膜7が堆積されている。第1の電極膜7はこの開口部を通してn型の半導体層2と接触しショットキー障壁を形成している。 【0005】 ・・・(中略)・・・ 【0007】 絶縁膜4は一般に薄いため,本ショットキーダイオードを封止する樹脂中のイオンの影響を遮断できなく,耐圧劣化を招きやすい。n型の半導体層2として炭化けい素を用いる場合,絶縁膜4として品質の高い酸化膜を堆積するのは困難である。また,半導体表面電界強度はけい素などと比較してはるかに高い値となる。ｐ型のガードリング領域3の接合を超えて第1の電極膜7または,はんだ接続可能な電極膜9が絶縁膜4上を延在してオーバレイ構造になっているとしても十分信頼度を確保できない。 【0008】 封止樹脂や外部雰囲気のイオンの影響を防止するために,はんだ接続可能な電極膜9と絶縁膜4上に保護膜5が堆積される。保護膜5にはポリイミド系の樹脂膜が用いられることが多い。」 周知例5: 特表平10-511812号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特表平10-511812号公報(以下「周知例5」という。)には,図1とともに,次の記載がある。 ・「本発明は,少なくとも1つのSiC半導体層を含み,さらに前記SiC層の端面の少なくとも一部分の上にこの端面部分をパッシベーションするように設けられた層を含む半導体デバイスに関する。 例えば,各種のタイプのダイオード,トランジスタ,およびサイリスタ等,すべての種類の半導体デバイスが含まれる。 そのようなデバイスは,特にSiと比較してSiCの優れた特性,すなわち,極限的な条件下で正しく動作するSiCの能力から利益を得ることができる用途に特に用いられる。SiCは価電子帯と伝導帯との間の広いバンドギャップに起因する高い熱的安定度を有するため,そのような材料から作られるデバイスは高温,すなわち,1000Kまでの温度で動作することができる。更に,それは高い熱伝導性を有するため,SiCデバイスは高密度に配置することができる。SiCはまた,Siよりも5倍も大きなブレークダウン電界を持ち,そのためそれはデバイスの阻止状態において高電圧が発生するような条件下で動作する大電力デバイス用の材料として適している。 デバイスの端面のパッシベーションはいくつかの異なる理由のために行われ,いくつかの異なる手段を用いて行われる。デバイスの端面にパッシベーション層を設けることの1つの理由は,デバイスの1つまたは複数の半導体層を保護して,特に半導体層に対して損傷を与えるかもしれない湿気およびイオンマイグレーションを防止するためである。パッシベーション層はまた,機械的な影響および汚れから半導体層を保護する。パッシベーション層の別の仕事は半導体層の表面領域を安定化することであって,それは更に,半導体層のバルク部分の性質を安定化する効果を持つ。特に,パッシベーション層は雰囲気からデバイスの半導体層を電気的に遮蔽しなければならない。そうすることによって,デバイスの阻止状態において電界が高くなるデバイス領域にパッシベーション層が設けられた場合には,デバイスからの電界が周辺のデバイスや装置に有害な影響を与えることがなくなり,また何と言っても,半導体層と空気との間の界面において火花の発生がなくなって,デバイスの阻止状態においてブレークダウンが発生しないようになる。 本発明は特に,半導体材料としてSiCを用いる場合に適したパッシベーションを得る問題に関心があり,それによって特に,高温および高いブレークダウン電界に耐えるSiCの特性を活用することができるようにするものである。」(5ページ4行?6ページ7行) それゆえ,従来より周知であった,Si_(3)N_(4)膜(すなわち窒化ケイ素膜)とその上のポリイミド膜(すなわち有機材料膜)からなる構成のパッシベーション膜を設けることにより,周囲環境からの水分などの影響を防ぐ技術を,引用発明に係る炭化ケイ素半導体デバイスに適用して,相違点に係る「前記炭化ケイ素層上の窒化ケイ素層と, 前記窒化ケイ素上の有機保護層と」を備えるようにすることは,当業者が適宜になし得たことである。 よって,前記相違点は,当業者が適宜になし得た範囲に含まれる程度のものである。 (5)まとめ 以上検討したとおり,本願発明は,周知技術を勘案することにより,引用発明に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 3 むすび 以上のとおりであるから,他の請求項について検討するまでもなく,本願は拒絶すべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2013-06-18 |
| 結審通知日 | 2013-06-21 |
| 審決日 | 2013-07-03 |
| 出願番号 | 特願2008-550361(P2008-550361) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | ▲辻▼ 弘輔 |
| 特許庁審判長 |
池渕 立 |
| 特許庁審判官 |
西脇 博志 近藤 幸浩 |
| 発明の名称 | 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法 |
| 代理人 | 特許業務法人浅村特許事務所 |