• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1281895
審判番号 不服2012-14280  
総通号数 169 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-01-31 
種別 拒絶査定不服の審決 
審判請求日 2012-07-25 
確定日 2013-11-20 
事件の表示 特願2007-543251「電圧等化ループを備えるパッシベーション構造」拒絶査定不服審判事件〔平成18年 5月26日国際公開、WO2006/055738、平成20年 6月19日国内公表、特表2008-521256〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、2005年11月17日(パリ条約による優先権主張外国庁受理2004年11月17日、米国)を国際出願日とする出願であって、平成19年6月21日に手続補正書が提出され、平成23年2月14日付けの拒絶理由通知に対して、同年7月21日に意見書及び手続補正書が提出され、同年8月10日付けの最後の拒絶理由通知に対して、平成24年2月15日に意見書及び手続補正書が提出されたが、同年3月21日付けで、平成24年2月15日に提出された手続補正書でした手続補正が却下されるとともに拒絶査定がなされ、これに対し、同年7月25日に拒絶査定を不服とする審判請求がされるとともに手続補正書が提出され、同年10月18日付けの審尋に対して、平成25年3月21日に回答書が提出されたものである。


第2.補正却下の決定

[補正却下の決定の結論]
平成24年7月25日に提出された手続補正書でした手続補正(以下「本件補正」という。)を却下する。

[理由]
1.本件補正の内容
ア 本件補正は、特許請求の範囲を補正するものであるが、平成24年2月15日に提出された手続補正書でした手続補正は却下されている。
したがって、本件補正は、平成23年7月21日に提出された手続補正書でした手続補正により補正された特許請求の範囲の記載、
「【請求項1】
第1伝導型の半導体ダイ本体と、
前記半導体ダイ本体に形成された能動領域であって、この能動領域の周縁の近くで終端する第2伝導型の領域を含む能動領域と、
前記能動領域の周りに配置され、ほぼ均一な幅の電気抵抗材料から成る連続細片を含むパッシベーション構造であって、前記連続細片は、前記能動領域の周りを囲んで前記パシベーション構造の内側境界となる内側閉ループと、前記内側閉ループの周りを囲んで前記パシベーション構造の外側境界となる外側閉ループと、前記内側閉ループと前記外側閉ループとを接続するルーピング細片とを含むパッシベーション構造と、
前記連続細片上のPN接合どうしの間に形成されて、前記連続細片の抵抗及びRC時定数を低減する金属層とを備え、
前記ルーピング細片は、その一端が、前記内側閉ループの外縁から延び、その他端が、前記外側閉ループの内縁で終端している半導体デバイス。
……(中略)……
【請求項7】
能動領域が形成されている半導体ダイ本体と、
前記能動領域の周りをらせん状に囲み、かつPN接合が形成されている、電気抵抗材料から成る連続細片と、
前記連続細片上の前記PN接合どうしの間に形成される金属層と
を備える半導体デバイス。
【請求項8】
前記電気抵抗材料は、多結晶シリコンを含む請求項7に記載の半導体デバイス。
【請求項9】
前記能動領域の周りに配置される電気抵抗材料から成る第1閉ループと、前記第1閉ループの周りに配置される電気抵抗材料から成る第2閉ループとをさらに備え、前記連続細片は、前記第1閉ループと前記第2閉ループとの間に配置され、それらに電気的に接続されている請求項7に記載の半導体デバイス。」
を、
「【請求項1】
第1伝導型の半導体ダイ本体と、
前記半導体ダイ本体に形成された能動領域であって、この能動領域の周縁の近くで終端する第2伝導型の領域を含む能動領域と、
前記能動領域の周りに配置され、ほぼ均一な幅の電気抵抗材料から成る連続細片を含むパッシベーション構造であって、前記連続細片は、前記能動領域の周りを囲んで前記パッシベーション構造の内側境界となる内側閉ループと、前記内側閉ループの周りを囲んで前記パッシベーション構造の外側境界となる外側閉ループと、前記内側閉ループと前記外側閉ループとを接続するルーピング細片とを含むパッシベーション構造とを具え、
前記ルーピング細片は、前記内側閉ループの外縁から延び、前記外側閉ループの内縁で終端している半導体デバイス。
……(中略)……
【請求項7】
能動領域が形成されている半導体ダイ本体と、
前記能動領域の周りを閉曲線状に1回周回して内側閉ループを形成し、次に前記能動領域及び前記内側閉ループの周りをらせん状に周回し、さらに閉曲線状に1回周回して外側閉ループを形成する、ほぼ均一な幅の電気抵抗材料から成る連続細片であって、当該連続細片中にPN接合が形成されている連続細片と、
前記連続細片上の前記PN接合どうしの間に形成される金属層を備える半導体デバイス。
【請求項8】
前記電気抵抗材料は、多結晶シリコンを含む請求項7に記載の半導体デバイス。」
との記載に補正するものである。

イ 本件補正の内容を整理すると、以下のとおりとなる。
〈補正事項1〉
本件補正前の請求項1における「前記パシベーション構造」との記載を、本件補正後の請求項1において「前記パッシベーション構造」と補正する。

〈補正事項2〉
本件補正前の請求項1における「前記連続細片上のPN接合どうしの間に形成されて、前記連続細片の抵抗及びRC時定数を低減する金属層とを備え」との記載を、本件補正後の請求項1において「を具え」と補正する。

〈補正事項3〉
本件補正前の請求項1における「前記ルーピング細片は、その一端が、前記内側閉ループの外縁から延び、その他端が、前記外側閉ループの内縁で終端している」との記載を、本件補正後の請求項1において「前記ルーピング細片は、前記内側閉ループの外縁から延び、前記外側閉ループの内縁で終端している」と補正する。

〈補正事項4〉
本件補正前の請求項7における「前記能動領域の周りをらせん状に囲み、かつPN接合が形成されている、電気抵抗材料から成る連続細片」との記載を、本件補正後の請求項7において「前記能動領域の周りを閉曲線状に1回周回して内側閉ループを形成し、次に前記能動領域及び前記内側閉ループの周りをらせん状に周回し、さらに閉曲線状に1回周回して外側閉ループを形成する、ほぼ均一な幅の電気抵抗材料から成る連続細片であって、当該連続細片中にPN接合が形成されている連続細片」と補正する。

〈補正事項5〉
本件補正前の請求項7における「金属層と」「を備える」との記載を、本件補正後の請求項7において「金属層を備える」と補正する。

〈補正事項6〉
本件補正前の請求項9を削除する。

2.補正目的の適否及び新規事項の有無
ア 補正事項1は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第3号に掲げる「誤記の訂正」を目的とするものに該当する。
そして、補正事項1が、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたことは明らかであるから、補正事項1は、特許法第17条の2第3項の規定に適合する。

イ 補正事項2は、平成23年8月10日付けの最後の拒絶理由通知の「理由2」において、「請求項1(及びその下位請求項)に係る発明が、「連続細片」として、抵抗体を対象としているのか、それともダイオードを対象としているのか、あいまいな部分があるため、発明が不明確である。」と指摘されたことを受けて、「連続細片」における前記「ダイオードを対象としている」部分の記載を削除して、本件補正後の請求項1に係る発明が前記「抵抗体を対象としている」ことを明確にしたものと認められる。したがって、補正事項2は、特許法第17条の2第4項第4号に掲げる「明りょうでない記載の釈明」を目的とするものに該当する。
そして、補正事項2が、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたことは明らかであるから、補正事項2は、特許法第17条の2第3項の規定に適合する。

ウ 補正事項3は、補正前の請求項1における「その一端が、」及び「その他端が、」の記載は冗長であったので、これらを削除したものであり、特許法第17条の2第4項第3号に掲げる「誤記の訂正」に該当する。
そして、補正事項3が、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたことは明らかであるから、補正事項3は、特許法第17条の2第3項の規定に適合する。

エ 補正事項4は、補正前の請求項7における「連続細片」が、「前記能動領域の周りを閉曲線状に1回周回」して「形成」される「内側閉ループ」と「さらに閉曲線状に1回周回」して「形成」される「外側閉ループ」とを有することを限定し、補正前の前記「連続細片」の「前記能動領域の周りをらせん状に囲」む部分が「前記内側閉ループ」の周りも、らせん状に「周回」することを限定し、補正前の前記「連続細片」が「ほぼ均一な幅」を有することを限定し、さらに、補正前の「PN接合」が「当該連続細片中」に形成されることを限定したものである。
したがって、補正事項4は、特許法第17条の2第4項第2号に掲げる「特許請求の範囲の減縮」を目的とするものに該当する。
そして、補正事項4は、本願の願書に最初に添付された明細書の段落【0013】における「連続細片は、PN接合を含むようにドープされ、連続細片の長さ方向に、連続的ではなく、段階的な電圧降下を生じさせる。」との記載、同段落【0020】における「内側閉ループ18は、ルーピング細片22がその多重ループを始める前に、抵抗細片をそれ自体と1回交差させることによって形成され、外側閉ループ20は、それが終端する前に、連続細片をそれ自体と2回目に交差させることによって形成されている。」との記載と同図面の図2の記載、及び、同段落【0024】における「内側閉ループ18および外側閉ループ20の幅は、ルーピング細片22と同じである」との記載に基づいていると認められる。
したがって、補正事項4は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであるから、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたと認められる。よって、補正事項4は、特許法第17条の2第3項の規定に適合する。

オ 補正事項5は、特許法第17条の2第4項第3号に掲げる「誤記の訂正」を目的とするものに該当する。
そして、補正事項5が、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたことは明らかであるから、補正事項5は、特許法第17条の2第3項の規定に適合する。

カ 補正事項6は、特許法第17条の2第4項第1号に掲げる「請求項の削除」に該当する。
そして、補正事項6が、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたことは明らかであるから、補正事項6は、特許法第17条の2第3項の規定に適合する。

キ なお、特許請求の範囲における文言の補正はないものの、本件補正後の請求項8は、本件補正後の請求項7を引用するように補正されている。
してみれば、この補正は、補正事項4及び5と同じ理由により、特許法第17条の2第4項第2号に掲げる「特許請求の範囲の減縮」、及び、特許法第17条の2第4項第3号に掲げる「誤記の訂正」を目的とするものに該当する。
そして、同じ理由により、この補正が、特許法第17条の2第3項の規定に適合することは明らかである。

ク 以上から、本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たす。

3.独立特許要件
以上のとおり、本件補正は、特許法第17条の2第4項第2号に規定する特許請求の範囲の減縮を目的とする補正事項4の補正を含んでいる。
そこで、次に、本件補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものかどうかを、その請求項7に係る発明について検討する。

(1)補正発明
本件補正後の請求項1?8に係る発明は、本件補正後の特許請求の範囲の請求項1?8に記載されている事項により特定されるとおりのものであり、そのうちの請求項7に係る発明(以下「補正発明」という。)は、再掲すると、次のとおりである。

「能動領域が形成されている半導体ダイ本体と、
前記能動領域の周りを閉曲線状に1回周回して内側閉ループを形成し、次に前記能動領域及び前記内側閉ループの周りをらせん状に周回し、さらに閉曲線状に1回周回して外側閉ループを形成する、ほぼ均一な幅の電気抵抗材料から成る連続細片であって、当該連続細片中にPN接合が形成されている連続細片と、
前記連続細片上の前記PN接合どうしの間に形成される金属層を備える半導体デバイス。」

(2)各引用例の記載と引用発明
(2-1)引用例1の記載
原査定の根拠となった平成23年8月10日付けの最後の拒絶理由通知に引用され、本願の優先権主張の日前に国内で頒布された刊行物である、特開2000-294803号公報(以下「引用例1」という。)には、「半導体装置」(発明の名称)に関して、図1?図12とともに、次の記載がある(下線は、参考のため、当審において付したもの。以下、他の刊行物について同じ。)。

ア 発明の属する技術分野
a.「【0001】
【発明の属する技術分野】この発明は、プレーナ型の横型および縦型の半導体装置に関し、特に、その半導体装置の耐圧構造に関する。」

イ 従来の技術
b.「【0002】
【従来の技術】バイポーラトランジスタ、パワーMOSFETおよびIGBT(絶縁ゲート型バイポーラトランジスタ)に代表されるパワーデバイスにおいて、数十から数千ボルトの耐圧構造(耐圧をもつ箇所の構造)が必要とされる。また、これらのパワーデバイスを駆動するために、近年、高耐圧ICの開発が盛んに行われ、この高耐圧ICもまたパワーデバイスと同等の耐圧が要求される。
【0003】図7は、Dｏｕble RESURF構造と抵抗性フィールドプレート構造を組み合わせた構造で、同図(a)は要部断面図で、同図(b)は電位分布である。この耐圧構造は、高耐圧ICの代表的な構造である。図7(a)において、ｐ基板35の表面層にN_(ｗell)領域34が設けられている。このN_(ｗell)領域34の表面層に高電位領域33、低電位領域37およびP_(ｏffｓeｔ)領域39がそれぞれ形成されている。高電位領域33上と低電位領域37上には、高電位側電極32と低電位側電極38がそれぞれ形成され、ｐ基板35上に形成される絶縁酸化膜41上に高比抵抗の抵抗性フィールドプレートである薄膜抵抗層40が形成され、この薄膜抵抗層40により高電位側電極32と低電位側電極38とが電気的に接続されている。また、低電位側電極38と裏面側電極36は、ｐ基板35の終端部で電気的に接続している。尚、35aはｐ基板層である。
【0004】図7(b)において、低電位側電極38を基準(例えば、GND)として、高電位側電極32に正電位V_(S) を印加したときの、チップ表面の電位分布の様子を図示している。電位分布は抵抗性フィールドプレート40の両端面付近で歪みが大きく、電界が集中している。そのために、この個所で耐圧が低下する。」

c.「【0007】抵抗性フィールドプレート構造は、高電位側電極32に電位V_(S) を印加すると、薄膜抵抗層40にも電位V_(S) が印加され、薄膜抵抗層40には、電位V_(S) と薄膜抵抗層40の抵抗値に応じた電流が流れる。これによって、薄膜抵抗層40に、均一な電位分布が生じれば、この電位分布による電界が、絶縁酸化膜41を介し、半導体層に影響を及ぼし、半導体層表面の空乏層の中の電界集中を緩和することができる。その結果、高い耐圧を安定して確保することができる。
……(中略)……
【0009】この薄膜抵抗層40の抵抗値が低い場合には、抵抗値のばらつきは小さくなるが、大きな漏れ電流が流れるため、発生損失が大きくなり、デバイスが破壊し易くなる。また、抵抗値が高すぎる場合は、抵抗値のばらつきが発生して、漏れ電流は不均一に流れ易くなり、高電位領域33と低電位領域37の間に、均一な電位分布を形成することが困難となり、半導体層の空乏層中に電界集中箇所が生じで、耐圧が低下する可能性がある。
【0010】これらの問題点を解決するために、前記の薄膜抵抗層40の抵抗値を低くして、ばらつきを抑え、この薄膜抵抗層40を、島状のベース電極43(高電位側電極)とそれを取り囲む外周電極44(低電位側電極)との間に、渦巻き状に形成し、長い薄膜抵抗層(渦巻き状の薄膜抵抗層45)でベース電極43と外周電極44を接続することで、抵抗値を増大させる、図9のような構造が特開平4-332173号公報に開示されている。」

ウ 発明が解決しようとする課題
d.「【0013】
【発明が解決しようとする課題】しかし、この渦巻き状の薄膜抵抗層45を形成する場合、半導体装置のチップサイズが大きくなると、前記渦巻き状の薄膜抵抗層45の距離が長くなり、抵抗値が大きくなる。チップサイズによらず同一の漏れ電流を流すには、チップサイズが大きくなると、渦巻き状の薄膜抵抗層45の幅を広げる必要があり、必然的に周辺に配置される耐圧構造の幅が大きくなる。 従って、同一の耐圧を有する半導体装置でも、電流容量によって、つまり、活性領域の面積の変化によって、耐圧構造の幅を変える必要がある。これは、同一の耐圧系列の半導体装置を製作する場合、製造コスト上、不都合である。
【0014】また、渦巻き状の薄膜抵抗層45として採用する薄膜の比抵抗の値が、比較的低い値に設定できるようになったとはいえ、まだまだ、均一な比抵抗の値を渦巻き状の抵抗層に沿って、得ることは困難である。そのため、渦巻き状の薄膜抵抗層45に場所によって抵抗値のばらつきが発生して、耐圧構造部で局部的に電界が集中し、素子耐圧の低下を招く。また、この抵抗値は温度に対する変動が大きく、デバイスに、この渦巻き状の抵抗層を用いることは、信頼性の確保の観点からも困難である。」

エ 課題を解決するための手段
e.「【0018】
【課題を解決するための手段】前記の目的を達成するために、半導体基板上に形成された絶縁膜上に、互いに離して形成された第1電極と第2電極とを有する半導体装置において、両端がそれぞれ第1電極、第2電極に接続され、且つ、第1電極を取り囲む渦巻き状の薄膜層が、前記絶縁膜上に形成され、該渦巻き状の薄膜層の長手方向に沿って、直列に複数個のｐnダイオードが形成される構成とする。
【0019】前記第1電極と前記第2電極との間の前記半導体基板が、主電流が流れる活性領域となっていて、その半導体基板上に前記絶縁膜を介して前記渦巻き状の薄膜層が形成されている構成とする。前記薄膜層が、ポリシリコンで形成され、該ポリシリコンに第1導電形領域と前記第2導電形領域が交互に複数個形成され、前記第1導電形領域と前記第2導電形領域とでｐnダイオードが形成される構成とするとよい。
【0020】前記薄膜層が、第1導電形ポリシリコンで形成され、該第1導電形ポリシリコンに選択的に第2導電形領域が、離して複数個形成され、前記第1導電形ポリシリコンで形成された第1導電形領域と前記第2導電形領域が交互に複数個形成され、前記第1導電形領域と前記第2導電形領域とでｐnダイオードが形成される構成とするとよい。
【0021】前記ｐnダイオードが、順直列もしくは逆直列に前記薄膜層に形成されるとよい。前記ｐnダイオードがツェナーダイオードであると効果的である。前記第1導電形領域および前記第2導電形領域の不純物濃度が1×10^(18)cm^(-3)以上であるとよい。
……(中略)……
【0027】このように、ツェナーダイオードを直列接続(逆直列または順直列)し、渦巻き状の薄膜層とすることで、第1電極と第2電極の間を直線で結ぶ線上で均等な電位分布が得られ、電界集中を防止できる。図5はポリシリコンを用いたツェナーダイオードの電圧・電流特性である。逆バイアスの領域では、ｐn接合の逆方向電圧を増加させていくと、所定の電圧(ツェナー電圧:V_(Z) )以上で、急激に電流が流れる、所謂、降伏現象が現れる。前記のように、ツェナーダイオードにより形成した、渦巻き状の薄膜層は、低電位側電極を基準にして、高電位側電極に電圧V_(S) を印加すると、V_(S) の大きさで、ツェナーダイオードの逆阻止状態は非降伏状態と降伏状態の2つの状態に分かれる。」

オ 発明の実施の形態
f.「【0032】
【発明の実施の形態】図1は、この発明の第1実施例の半導体装置における耐圧構造部で、同図(a)は要部平面図、同図(b)は同図(a)のA-A線で切断した要部断面図である。この実施例では、外側の電極を基準(GND)として、内側の島状に存在する電極に高電位をかけるものとするが、これとは逆に、内側を基準にして、外側の電極に高電位をかける場合でも、渦巻き状の薄膜層6の効果は同じである。
【0033】図1(a)において、プレーナ型の半導体装置1は、その表面側表面の中心部に高電位側電極2と、その高電位側電極2の外周側の低電位側電極3と、高電位側電極2と低電位側電極3との間で高電位側電極2の周囲を3重に周回して、高電位側電極2と低電位側電極3とを電気的に接続する、第1導電形薄膜層4および第2導電形薄膜層5の繰り返しからなる渦巻き状の薄膜層6を有する。
【0034】図1(b)において、ｐ基板10の表面層にN_(ｗell)層9を形成し、N_(ｗell)層9の表面層にn形の高電位領域8、ｐ形の低電位領域12およびP_(ｏffｓeｔ)領域14を形成する。また、ｐ基板10の表面側には、絶縁酸化膜18を介して、第1導電形薄膜層4と第2導電形薄膜層5の繰り返しからなる渦巻き状薄膜層6で形成される。この渦巻き状の薄膜層6のA-A線にある箇所を15、16、17として示す。
……(中略)……
【0036】前記の渦巻き状の薄膜層6は、例えば、ノンドープのポリシリコンに第1導電形および第2導電形の不純物を導入して、第1導電形薄膜層4および第2導電形薄膜層5を交互に形成して得ることができる。また、別の例として、第1導電形ポリシリコンに第2導電形不純物を選択的に離して導入して、第1導電形薄膜層4および第2導電形薄膜層5を交互に形成して得ることもできる。例えば、第1導電形薄膜層4をn層とし、第2導電形薄膜層5をｐ層とした場合のｐnダイオードの逆直列状態を51に示す。尚、図では白抜き部が第1導電形薄膜層4で、ハッチング部が第2導電形薄膜層5として示したが、書き切れないので、矢印イの方向に一つ置きに示されるハッチング部を省略した。
【0037】この構造において、低電位側電極3を基準にして、高電位側電極2に正電位V_(S) を印加すると、渦巻き状の薄膜層6の高電位側電極2と接続する端にも電位V_(S) が印加され、この渦巻き状の薄膜層には均一な電位分布が形成される。図2は、チップ表面の電位分布の様子を示めしたもので、同図(a)は半導体装置の要部断面図、同図(b)はチップ表面の電位分布である。電位勾配が生ずる箇所はP_(ｏffｓeｔ)層表面である。
【0038】同図(a)は図1(b)の上部を描いた図である。また同図(b)は図1(a)のA-A線上に沿って、高電位側電極2から低電位側電極3に向かっての電位分布を示した図である。渦巻き状の薄膜層6をA-A線で切断した断面で表すと15、16、17で示される。この渦巻き状の薄膜層15、16、17にかかる電位をV_(15)、V_(16)、V_(17)とする。高電位側電極2から低電位側電極3に向かっての電位は、平均的な勾配が一定となる。そのため、N_(ｗell)層9、P_(ｏffｓeｔ)層14および図示しないｐ基板層10aに形成される空乏層内の電界は緩和され、半導体装置1を高耐圧化することができる。」

g.「【0043】前記した実施例は、ｐnダイオードが逆直列に多数接続された例である。つぎに、ｐnダイオードが順直列に接続され実施例を説明する。図3は、この発明の第2実施例の半導体装置における耐圧構造部の要部平面図である。この図は、渦巻き状の薄膜層6に形成されるｐn接合55を一つ置きに金属膜53で短絡し、すべてのツェナーダイオードであるｐnダイオードが順直列に形成されている点が図1(a)と異なる。この金属膜53の材質はアルミニウムなど、デバイスの電極を形成するときに用いる材質でよい。また、形成されるｐnダイオードは、図中の52に示すように逆阻止状態となるように、順方向のｐn接合上に金属膜53を形成する。尚、矢印ロの方向で、金属膜53がｐn接合55が一つ置きに配置されるが、省略した。」

h.「【0056】図12は、この発明の第7実施例の半導体装置における要部断面図である。これは、第1実施例で示した耐圧構造を、高耐圧横型PMOS(ｐチャネルMOSFET)に適用した例である。ここでは、構造の詳細な説明は省略するが、渦巻き状の薄膜層104は、図11と同様に、活性領域202の上に形成されている。この場合も第6実施例で説明した効果と同様の効果が期待できる。」

カ 発明の効果
i.「【0057】
【発明の効果】この発明によれば、島状領域の周囲を外周部に向かって周回し、高電位領域と低電位領域を電気的に接続する渦巻き状の薄膜層を、ツェナーダイオードの繰り返しにより構成することで、つぎのような効果がある。耐圧構造部の耐圧は、ツェナーダイオードの数で決まり、薄膜層の幅に対する依存性は極めて小さく、そのため、同一耐圧ではチップサイズに渦巻き状の幅を一定にできる。このことによって、同一耐圧の素子系列を製造する場合、製造コストが、従来の抵抗薄膜層(フィールドプレートや渦巻き状の抵抗薄膜層)に比べて大幅に低減できる。」

キ 図面
j.第1実施例の要部平面図、及び、前記平面図のA-A線で切断した要部断面図である図1(a)、(b)において、前記A-A線は半導体装置1の中心までは延在していないことから、各図面には、
・半導体装置1の中心部の少なくとも周辺には、電位Vｓに接続された高電位電極2と、当該高電位電極2の下にn^(+)の高電位領域8とが形成されていること、
・前記高電位電極2の外周側には接地に接続された低電位電極3が形成され、当該低電位電極3の下にｐ^(+)の低電位領域12とが形成されていること、
がそれぞれ示されている。

(2-2)引用発明
前項のa?jの記載を総合すると、引用例1には、特に「第2実施例の半導体装置(段落【0043】)」として、次の発明(以下「引用発明」という。)が記載されていると認められる。

「表面層にN_(ｗell)層9が形成されたｐ基板10と、
前記N_(ｗell)層9の表面層に設けられた、島状の高電位領域8、及び、前記島状の高電位領域8の外周側に設けられた低電位領域12と、
前記ｐ基板10の表面側に絶縁酸化膜18を介して形成され、ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5をそれぞれn層及びｐ層とする、順直列に接続されたｐnダイオードの繰り返しからなり、前記島状の高電位領域8上に形成された高電位側電極2の周囲を周回して、前記高電位側電極2と前記低電位領域12上に形成された低電位側電極3とを電気的に接続する、渦巻き状の薄膜層6と、
前記渦巻き状の薄膜層6に形成されるｐn接合55を一つ置きに短絡し、すべてのツェナーダイオードである前記ｐnダイオードを順直列に形成するための金属膜53と、
を備え、前記高電位側電極2と前記低電位側電極3とを直線で結ぶ線上で均等な電位分布が得られて電界集中を防止できるとともに、同一耐圧ではチップサイズに渦巻き状の幅を一定にできることを特徴とするプレーナ型の半導体装置。」

(2-3)引用例2の記載
原査定の根拠となった平成23年8月10日付けの最後の拒絶理由通知に引用され、本願の優先権主張の日前に国内で頒布された刊行物である特表平08-505984号公報(以下「引用例2」という。)には、「半導体装置用の螺旋状不活性縁構造」(発明の名称)に関して、図3?図8bとともに、次の記載がある。

a.「本発明の別の目的は、装置の活性領域と端領域との間の電位差が活性領域の周りに螺旋状に配置される電気的抵抗性のリボンに沿って拡張される半導体装置用不活性縁領域のための新規な構造を提供することにある。」(第8頁第26?28行)

b.「図4および図5a?5bを参照すると、本発明を具体化する半導体装置40は、該装置の活性領域44と該装置の縁部46との間に横たわる不活性縁領域42を含み、ここで不活性縁領域42は活性領域44から縁部46へ延在する抵抗性材料からなる伸びた比較的幅の狭いリボン48を含む。図5aからわかるように、リボン48は絶縁層50上に付着することができ、または図5bからわかるように、リボン48は装置本体内に形成される逆伝導性の領域であり得る。
従来技術とは異なり、リボン48は活性領域44の周りで螺旋状を成している。ここで用いられる「螺旋状を成す」という用語は、半径方向で一致する部分を接触させないで中心領域の周りを完全に囲む以上に延在することを意味する。すなわち、リボンは360°を超える極座標での長さを有する。
抵抗性材料のリボンは、従来技術の不活性縁材料よりも低い抵抗性を有するが、主としてその長さのために、低い電流漏れを備える良好な不活性縁に必要である高い抵抗をさらに与える。この構造に要求される抵抗性は既知の半導体製造の材料および製法を用いて得ることができる。例えば、図5aに示された抵抗性材料のリボン48は、金属、ポリシリコン、単結晶シリコンまたは半導体装置に適切な他の電気的抵抗材料であり得る。」(第10頁第1?16行)

(2-4)引用例3の記載
原査定の根拠となった平成23年8月10日付けの最後の拒絶理由通知に引用され、本願の優先権主張の日前に国内で頒布された刊行物である特開昭48-017683号公報(以下「引用例3」という。)には、「半導体装置」(発明の名称)に関して、第1図?第4図とともに、次の記載がある。

a.「本発明の他の目的は……表面におけるｐ-n接合の空乏領域内の最適な電界強度分布を広い範囲で達成し得る装置を提供せんとするにある。
本発明は、ｐ-n接合を極めて有効に選択した形状および寸法を有する抵抗層で、特にこの層の平面内にて分路することにより……上記目的を簡単な方法で達成し得るという思想に基づくものである。」(第2頁下右欄第7?18行)

b.「第3図および第4図に本発明の半導体装置の一実施例を示す。本例では領域4をコレクタ区域とし、領域5をベース区域とした高電圧トランジスタを示す。領域4および5ならびにｐ-n接合6の不純物添加濃度かよび大きさをそれぞれ第1図および第2図に示した既知の装置の場合と同一とする。ｐ型ベ-ス区域5内にn型エミツタ領域21を設け、ペース区域5と相俟ってｐ-n接合22を形成し、この接合22を半導体本体と線23に沿って交差させる。エミツタ区域21、ベース区域5およびコレクタ区域4に普通の方法でそれぞれアルミニウム層24,11および25を接触させる。
本例においては、ベース・コレクタ接合6を細長い細条26の形状の多結晶珪素の抵抗層によつて分路する。この細長い細条26をアルミニウム層11を介して領域5に、またアルミニウム層9を介して領域4に接触させる。なお領域4には上記接触区域に第2図の場合と同様の不純物多量添加拡散n型接点区域10を設ける。上記細条26は層11との接触個所からコイル状に延在し、多数回巻回して領域5をかこみかつ酸化物層3の同様にコイル状にされる表面部分を被覆し,層9との接触個所まで延在する。」(第5頁下左欄第3行?同頁下右欄第6行)

(2-5)引用例4の記載
原査定の根拠となった平成23年8月10日付けの最後の拒絶理由通知に引用され、本願の優先権主張の日前に国内で頒布された刊行物である特開2001-352064号公報(以下「引用例4」という。)には、「高耐圧半導体装置」(発明の名称)に関して、図6とともに、次の記載がある。

a.「【0002】
【従来の技術】パワーMOSFETやIGBTあるいはダイオードなどのプレーナ型半導体素子の耐圧構造の一つに抵抗性フィールドプレートがある。この方法では一般的に耐圧構造部に位置する高抵抗導電膜は環状の単純パターンをしており、設計が容易であり、また、耐圧構造部の占有面積も小さくできるなどの利点がある。また、縦形素子のでも横形素子でも効果は同じである。特開平7-326775号公報では、単純パターンを改良した例である。単純パターンでは、高温環境下で、漏れ電流の増大が著しく、熱暴走を引き起こすおそれがあり、実用化を妨げると記している。そこで特開平7-326775号公報では、抵抗性フィールドプレートの抵抗値を増大させ漏れ電流を抑える為、抵抗性フィールドプレートとして帯状高抵抗導電膜73を渦巻き状にすることが開示されている(図6)。」

b.図6には、
・島状の第1の金属膜71と、外周部の第2の金属膜72との間に、渦巻き状に周回する帯状高抵抗導電膜73が設けられていること、
・前記第1の金属膜71と接して、ループ状に一回周回する金属膜が、前記帯状高抵抗導電膜73の一部として設けられていること、
・前記第2の金属膜72と接して、ループ状に一回周回する金属膜が、前記帯状高抵抗導電膜73の一部として設けられていること、
が示されている。

(2-6)引用例5の記載
原査定の根拠となった平成23年8月10日付けの最後の拒絶理由通知に引用され、本願の優先権主張の日前に国内で頒布された刊行物である特開2002-118230号公報(以下「引用例5」という。)には、「半導体装置」(発明の名称)に関して、図1?図7とともに、次の記載がある。

a.「【0002】
【従来の技術】図5は、Dｏｕble RESURF構造と抵抗性フィールドプレート構造を組み合わせた高耐圧接合終端構造であり、同図(a)は要部断面図、同図(b)は電位分布図である。この高耐圧接合終端構造は、高耐圧ICの代表的な耐圧構造である。
……(中略)……
【0006】
【発明が解決しようとする課題】この抵抗性フィールドプレート54の両端近傍(第1基準回路形成領域51と第2基準回路形成領域52に接続する箇所の近傍)での電位分布の歪みが大きく(図5(b)のように)、電界が集中し、この箇所で耐圧が低下する。この電界集中を和らげるために、抵抗性フィールドプレート54の幅を広くすると、チップサイズが増大し、チップコストが増加する。」
「【0012】
【発明の実施の形態】図1は、この発明の第1実施例の半導体装置の要部平面図である。この図は、高耐圧ICの要部平面図である。この高耐圧ICを形成する領域は、第1基準回路形成領域1と第2基準回路形成領域2と、これらの基準回路形成領域1、2を電位的に分離する複数のツェナーダイオード(図中のｐで表されるｐ型薄膜層と、nで表されるn型薄膜層で形成される)が形成された薄膜層4で構成される。この薄膜層4に形成されるツェナーダイオードは、高耐圧NMOS5、高耐圧PMOS6が設けられている箇所やコーナ箇所の曲線部分Bと、基準回路形成領域1、2端部と等距離になる直線部分Cとに形成されるが、傾斜部分Aにも、ツェナーダイオードが形成されるが図が複雑になることから省いた。この薄膜層4が、高耐圧接合終端構造上部の表面構造3であり、また、第1、第2基準回路形成領域1、2には、それぞれ集積回路である第1、第2基準回路が形成される。
【0013】帯上の薄膜層4の両端間で、全体的に傾きを付け、ツェナーダイオードを薄膜層全体に形成しても勿論構わない。この実施例は、薄膜層4の両端間で全体的に傾きを付けて形成するものに比べ設計を容易に行うことが可能となる。全体的に傾きを付けたもの比べると、直線部分において電位分布が不十分となり、耐圧は小さい。しかしながら、傾斜部Aの傾斜の角度を十分小さくし、傾斜部を長くすれば、全体に傾きを付けたものに耐圧を近づけることが可能となる。
【0014】この高耐圧ICにおいて、例えば、第2基準回路形成領域2を高電位とすると、低電位側の第1基準回路形成領域1に形成された第1基準回路の低電位信号と、高電位側の第2基準回路の高電位信号が、高耐圧NMOS5(nチャネルMOSFET)および高耐圧PMOS6(ｐチャネルMOSFET)を介して、それぞれやり取りされる。
【0015】この高電位となる第2基準回路形成領域2の耐圧を確保するために、前記の高耐圧接合終端構造上部の表面構造3である薄膜層4を、第1基準回路形成領域1と第2基準回路形成領域2の間に設ける。この薄膜層4には、ツェナーダイオードが直列に複数個形成された、図5で示す抵抗性フィールドプレート54に代わる高耐圧接合終端構造上部の表面構造4となる。
【0016】このツェナーダイオードで形成した薄膜層4においては、個々のツェナーダイオードの耐圧は等しいために、高耐圧接合終端構造上部の表面構造3の長手方向の電位分布は均等化され、それによって、長手方向と直交する方向の電位分布も均等化される。つまり、第1、第2基準回路領域間の電位分布が均等化される。また、第1、第2基準回路形成領域間1、2の電圧は、ツェナーダイオードの逆方向耐圧で保持するために、抵抗性フィールドプレートの場合に流れるような比較的大きな漏れ電流が流れることは防止される。
【0017】また、高耐圧接合終端構造上部の表面構造3の長手方向に対して、薄膜層4に傾きをつけた傾斜部分Aを1箇所あるいは複数箇所設けることで、必要に応じた本数の薄膜層を容易に形成することができる。図1では、従来の図6の構造と比べ、高耐圧接合終端構造の幅を狭くすることが可能となり、その結果チップサイズが小さくなり、チップコストが抑制できる。また、抵抗性窒化膜(抵抗性フィールドプレート)を使用しないため、抵抗性窒化膜の酸化による耐圧の低下が起こらず、長期間の信頼性を確保することができる。
【0018】図2は、この発明の第2実施例の半導体装置の要部平面図である。この構造の場合、ツェナーダイオードを配置するのは、傾斜部分Aの薄膜層とし、第1、第2基準回路形成領域1、2端部と等距離となる直線箇所Cや、曲線部分Bにはツェナーダイオードを配置しない。この場合、曲線部分Bに形成される高耐圧NMOS5近傍、高耐圧PMOS6近傍など、電界の集中しやすい曲率を持った部分には、ツェナーダイオードを形成せず、また、高耐圧接合終端構造上部の表面構造3と等距離となる箇所にもツェナーダイオードを形成しない構造である。そのため、ツェナーダイオードのない薄膜層4(ここではn型薄膜層である)では、電位降下が小さく、ほぼ等電位となり、これと直交する方向の電位分布は均一化される。その結果、第1実施例よりもさらに高耐圧接合終端構造の耐圧を高めることができる。」

b.図1には、前記「高耐圧接合終端構造上部の表面構造3」は、前記「これらの基準回路形成領域1、2を電位的に分離する複数のツェナーダイオード(図中のｐで表されるｐ型薄膜層と、nで表されるn型薄膜層で形成される)が形成された薄膜層4」と、それぞれ前記「薄膜層4」と一体に形成される、「第2基準回路形成領域2」に接して前記「薄膜層4」の内側で閉ループ状に一回周回する薄膜層と、「第1基準回路形成領域1」に接して前記「薄膜層4」の外側で閉ループ状に一回周回する薄膜層とからなることが示されている。

(3)対比
(3-1)補正発明と引用発明との対比
補正発明と引用発明とを対比する。

ア 引用発明の「ｐ基板10」は、補正発明の「半導体ダイ本体」に相当する。
そして、引用発明の前記「ｐ基板10」の「表面層」である「N_(ｗell)層9」の、さらにその「表面層」に「設け」られた「島状の高電位領域8」は、「ｐ基板10」上に「設け」られた「島状」の半導体領域ではあるものの、能動素子が形成される領域であるかどうかは不明である。
一方、補正発明において、前記「半導体ダイ本体」に「形成」されている「能動領域」は、当然に「半導体」の「領域」である。
したがって、引用発明の「島状の高電位領域8」と、補正発明の「能動領域」とは、半導体「領域」である点で共通する。

イ 引用発明の「渦巻き状の薄膜層6」は、「渦巻き状」であるから、幅が狭い連続した細片と言い得るものである。したがって、前記「渦巻き状の薄膜層6」が「前記島状の高電位領域8上に形成された高電位側電極2の周囲を周回して」いることと、補正発明の「連続細片」が「前記能動領域及び前記内側閉ループの周りをらせん状に周回」していることととは、「連続細片」が前記半導体「領域」の「周りをらせん状に周回」している点で共通する。

ウ 引用発明の「ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5」は、「第1導電形及び第2導電形の不純物」の「導入」量に応じた電気抵抗を有すると認められるから、補正発明の「電気抵抗材料」に相当する。

エ ところで、補正発明の、「内側閉ループ」と「前記能動領域及び前記内側閉ループの周りをらせん状に周回」する部分と「外側閉ループ」と「から成る」「当該連続細片中にPN接合が形成されている」という発明特定事項を文理解釈すれば、「連続細片」を構成する「内側閉ループ」、「前記能動領域及び前記内側閉ループの周りをらせん状に周回」する部分及び「外側閉ループ」の、少なくとも、いずれか一つの「中」に「PN接合が形成されている」ということを意味すると解される。
そして、本願明細書の発明の詳細な説明には、段落【0018】に「抵抗材料から成るルーピング細片22が、内側閉ループ18と外側閉ループ20との間に配置され」ると記載されるとともに、段落【0035】に「図5に示すように、ルーピング細片22のPN接合を形成するために、ルーピング細片22の所望部分のカウンタドーピングが可能になるように、マスクを用いることができる。」と記載され、「抵抗材料から成るルーピング細片22」と「内側閉ループ18と外側閉ループ20と」からなる構造の中の、特に、前記「ルーピング細片22」の「所望部分」に「PN接合を形成する」ことが記載されている。
したがって、引用発明の「渦巻き状の薄膜層6」が「ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5を、それぞれ、n層及びｐ層とするｐnダイオードの繰り返しからな」ることは、補正発明の「当該連続細片中にPN接合が形成されている」ことに相当する。

オ 前記イ?エから、引用発明の「前記ｐ基板10の表面側に絶縁酸化膜18を介して形成され、ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5をそれぞれn層及びｐ層とする、順直列に接続されたｐnダイオードの繰り返しからなり、前記島状の高電位領域8上に形成された高電位側電極2の周囲を周回して、前記高電位側電極2と前記低電位領域12上に形成された低電位側電極3とを電気的に接続する、渦巻き状の薄膜層6」と、補正発明の「前記能動領域の周りを閉曲線状に1回周回して内側閉ループを形成し、次に前記能動領域及び前記内側閉ループの周りをらせん状に周回し、さらに閉曲線状に1回周回して外側閉ループを形成する、ほぼ均一な幅の電気抵抗材料から成る連続細片であって、当該連続細片中にPN接合が形成されている連続細片」とは、半導体「領域」の「周りをらせん状に周回」する「電気抵抗材料から成る連続細片であって、当該連続細片中にPN接合が形成されている連続細片」である点で共通する。

カ 引用発明は、「交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5をそれぞれn層及びｐ層とする、順直列に接続されたｐnダイオードの繰り返し」構造を有する「渦巻き状の薄膜層6」を有するとともに、「前記渦巻き状の薄膜層6に形成されるｐn接合55を一つ置きに短絡し、すべてのツェナーダイオードである前記ｐnダイオードを順直列に形成するための金属膜53」を有する。
してみれば、引用発明においては、「n層及びｐ層」からなる「ｐn接合55」は「金属膜53」により「一つ置きに短絡」され、「短絡」されなかった前記「ｐn接合55」が「順直列に接続されたｐnダイオード」を「形成」するものである。すなわち、引用発明の「渦巻き状の薄膜層6」は、「順直列に接続されたｐnダイオード」を「形成」する「短絡」されなかった前記「ｐn接合55」の間に、前記「ｐn接合55」を「一つ置きに短絡」する「金属膜53」を有している。
ここで、この「金属膜53」によって「一つ置きに短絡」された前記「ｐn接合55」の領域は、「n層及びｐ層」からなっていても、もはや、「ツェナーダイオードである前記ｐnダイオード」となり得るｐn接合を「形成」せず、実質的には「金属膜53」が存在する領域となることは明らかである。
したがって、引用発明の「前記渦巻き状の薄膜層6に形成されるｐn接合55を一つ置きに短絡し、すべてのツェナーダイオードである前記ｐnダイオードを順直列に形成するための金属膜53」は、補正発明の「前記連続細片上の前記PN接合どうしの間に形成される金属層」に相当する。

キ そして、引用発明の「プレーナ型の半導体装置」は、補正発明の「半導体デバイス」に相当する。

(3-2)一致点及び相違点
そうすると、補正発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「半導体領域が形成されている半導体ダイ本体と、
前記半導体領域の周りをらせん状に周回し、電気抵抗材料から成る連続細片であって、当該連続細片中にPN接合が形成されている連続細片と、
前記連続細片上の前記PN接合どうしの間に形成される金属層を備える半導体デバイス。」

《相違点1》
補正発明は、半導体ダイ本体に「能動領域」が形成されているのに対して、引用発明は、ｐ基板10に「島状の高電位領域8」が形成されているものの、この「島状の高電位領域8」が「能動領域」であるかどうかは不明である点。

《相違点2》
補正発明の「連続細片」は、「前記能動領域の周りを閉曲線状に1回周回して内側閉ループ」と、「前記能動領域及び前記内側閉ループの周りをらせん状に周回」する部分と、「さらに閉曲線状に1回周回して外側閉ループ」とから成るのに対して、引用発明の「渦巻き状の薄膜層6」は「前記島状の高電位領域8上に形成された高電位側電極2の周囲を周回して」いる点。

《相違点3》
補正発明の「連続細片」は「ほぼ均一な幅」を有するのに対して、引用発明は「同一耐圧ではチップサイズに渦巻き状の幅を一定にできる」点。

(4)判断
(4-1)相違点1?3について
ア 引用発明において、「前記N_(ｗell)層9の表面層に設けられた、島状の高電位領域8」が能動素子を形成する領域であるかどうかは、不明である。

イ しかしながら、第2.3.(2)(2-3)の項のa及びb、第2.3.(2)(2-4)の項のa及びbで、それぞれ摘記したように、引用例2及び引用例3には、半導体装置の活性領域、あるいは、半導体基板のトランジスタ形成領域を、抵抗性を有する線路でらせん状に囲むことで、前記らせん状に囲まれた島状の領域の周囲における電界強度を緩和することが、それぞれ、記載されている。
また、第2.3.(2)(2-6)の項のa及びbで摘記したように、引用例5には、「これらの基準回路形成領域1、2を電位的に分離する複数のツェナーダイオード(図中のｐで表されるｐ型薄膜層と、nで表されるn型薄膜層で形成される)が形成された薄膜層4」と、それぞれ前記「薄膜層4」と一体に形成される、閉ループ状に設けられた内側の薄膜層と、閉ループ状に設けられた外側の薄膜層とからなる「高耐圧接合終端構造上部の表面構造3」によって「高電位となる第2基準回路形成領域2」を囲むことで、前記「表面構造3」の内側の「高電位となる第2基準回路形成領域2」の周囲の電位分布を均等化させる、ことが記載されている。
以上のように、抵抗性を有する線路でらせん状に囲むことで、当該囲まれた島状の領域の周囲における電界強度を緩和する技術において、前記島状の領域を能動素子が形成される能動領域とすることは、引用例2、3及び5にそれぞれ記載されている。

ウ したがって、引用発明において、「島状の高電位領域8」を、能動素子の少なくとも一部を形成する「能動領域」にして、相違点1に係る構成とすることは、当業者であれば当然になし得たものと認められる。

エ さて、引用例5には、第2.3.(2)(2-6)の項のa及びbで摘記したように、「これらの基準回路形成領域1、2を電位的に分離する複数のツェナーダイオード(図中のｐで表されるｐ型薄膜層と、nで表されるn型薄膜層で形成される)が形成された薄膜層4」と、それぞれ前記「薄膜層4」と一体に形成される、閉ループ状に設けられた内側の薄膜層と、閉ループ状に設けられた外側の薄膜層とからなる「高耐圧接合終端構造上部の表面構造3」により、高電位となる第2基準回路形成領域2を囲むことで、当該高電位となる第2基準回路形成領域2の周囲の電位分布を均等化させるとともに、「従来の図6の構造と比べ、高耐圧接合終端構造の幅を狭くすることが可能となり、その結果チップサイズが小さくなり、チップコストが抑制できる。(段落【0017】)」ことが記載されている。

一方、引用例4の段落【0002】で提示された「特開平7-326775号公報」には、引用例4の図6に記載される「帯状高抵抗導電膜を有する耐圧構造(引用例4における「図面の簡単な説明」の記載)」と同一の耐圧構造を図示する図3とともに、以下の記載がある。
a.「【0008】
【第1の実施例】次に、本発明の第1の実施例に係わる抵抗性フィールドプレートを備えた高耐圧プレーナ型ダイオードについて図2及び図3を参照して説明する。但し、図2及び図3に示すように、本実施例のダイオードは抵抗性フィールドプレート構造を除いて従来例を示す図1のダイオードと同じであるので、同一部分については同一の符号を付してその説明を省略する。
【0009】本実施例のダイオードの抵抗性フィールドプレートとしての高抵抗導電膜9は、内周環状部分13と、外周環状部分14と、相互連結部分15とから構成されている。高抵抗導電膜9の内周環状部分13は平面的に見て第1の半導体領域としてのN型半導体領域2と第2の半導体領域としてのP型半導体領域3の界面に形成されるPN接合11の外縁を離間して包囲するように環状に形成されている。PN接合11の外縁と内周環状部分13との間隔はその全周にわたってほぼ一定に保たれている。この内周環状部分13の下面は絶縁膜6を介してN型半導体領域2と対向しており、上面の内縁側には第1の電極としての第1の金属膜7が接続されている。第1の金属膜7は内周環状部分13の外縁までは達していないが、PN接合11の外縁よりは外側に延在しており、この延在部分は周知の金属性フィールドプレートとして機能する。
【0010】高抵抗導電膜9の外周環状部分14は平面的に見て半導体基板5の外縁に沿って環状に形成されている。内周環状部分13の外縁と外周環状部分14の内縁との間隔はその全辺にわたってほぼ一定に設定されている。外周環状部分14の下面は絶縁膜6を介してN型半導体領域2と対向しており、この上面の外縁側にはEQRとしての第2の金属膜8が接続されている。従って、外周環状部分14は第2の金属膜8を介してN+ 型半導体領域4に電気的に接続されている。なお、N型半導体領域2とN+ 型半導体領域4とを合せて第1の半導体領域とみなせば、外周環状部分14は第1の半導体領域に接続されていることになる。」

以上から、能動領域の耐圧構造として、能動領域の周りをループ状に1回周回する内側閉ループと、前記能動領域及び前記内側閉ループの周りをらせん状に周回する部分と、前記らせん状に周回する部分の外周側をループ状に1回周回する外側閉ループとからなる、電気抵抗材料から成る耐圧構造を用いることは、引用例4で提示された「特開平7-326775号公報」、及び、引用例5に記載されるように、周知技術にすぎない。
そして、この周知の耐圧構造を採用するとチップサイズを小型化できることが、引用例5に記載されている。

オ 装置の小型化は半導体装置が普遍的に有する技術課題であるから、引用発明において、「プレーナ型の半導体装置」を小型化することは、当然に有する課題であると認められる。
したがって、引用発明において、「渦巻き状の薄膜層6」を、ウで述べたように「能動領域」とした「前記島状の高電位領域8」の「上に形成された高電位側電極2の周囲」を「渦巻き状」に「周回して」設けるだけでなく、前記周知技術にように、前記「渦巻き状」の「周回」部分の内側に、「前記島状の高電位領域8」の周りをループ状に1回周回する内側閉ループを一体に設けるとともに、前記「渦巻き状」の「周回」部分の外側に、「前記島状の高電位領域8」の周りをループ状に1回周回する外側閉ループを一体に設けて、相違点2に係る構成とすることは、当業者が容易に想到し得たものと認められる。

カ ところで、引用発明は「同一耐圧ではチップサイズに渦巻き状の幅を一定にできることを特徴」としており、したがって、引用発明の「渦巻き状の薄膜層6」の「幅」は「一定」であると認められる。
一方、引用例1には、段落【0014】に「渦巻き状の薄膜抵抗層45として採用する薄膜の比抵抗の値が、比較的低い値に設定できるようになったとはいえ、まだまだ、均一な比抵抗の値を渦巻き状の抵抗層に沿って、得ることは困難である。そのため、渦巻き状の薄膜抵抗層45に場所によって抵抗値のばらつきが発生して、耐圧構造部で局部的に電界が集中し、素子耐圧の低下を招く。」と記載され、「渦巻き状の薄膜層」に「場所によって抵抗値のばらつき」があると、「耐圧構造部で局部的に電界が集中し」て「素子耐圧の低下を招く」ことが記載されている。ここで、前記「渦巻き状の薄膜層」を形成する材料の「比抵抗」が均一であっても、前記「渦巻き状の薄膜層」の幅が均一でないと、前記「抵抗値」がばらつくのは自明である。
したがって、「前記高電位側電極2と前記低電位側電極3とを直線で結ぶ線上で均等な電位分布が得られて電界集中を防止できる」ことを課題とする引用発明において、前記オのように、「渦巻き状の薄膜層6」の「渦巻き状」の「周回」部分の、内側に前記内側閉ループを一体に設けるとともに、外側に前記外側閉ループを一体に設けるときは、前記一体に設けた「渦巻き状」の「周回」部分と前記外側及び内側閉ループの場所によって抵抗値のばらつきがないように、前記「渦巻き状」の「周回」部分と前記内側閉ループと前記外側閉ループとの幅を均一にして、相違点3に係る構成とすることは、当業者であれば当然になし得たものと認められる。

(4-2)回答書の補正案について
ア 平成25年3月21日に提出された回答書において、審判請求人は、「ほぼ均一な幅の電気抵抗材料から成る連続細片」を、「ほぼ均一な幅の電気抵抗材料から成る単一の連続細片」と補正する意思を有している旨を表明している。

イ この点につき検討すると、引用発明の「ｐnダイオードの繰り返し」を有する「渦巻き状の薄膜層6」は、引用例1の図3に示されるように、「単一」の「薄膜層」である。
したがって、「渦巻き状の薄膜層6」を、「前記島状の高電位領域8上に形成された高電位側電極2の周囲」を「渦巻き状」に「周回して」設けるだけでなく、前記周知技術にように、前記「渦巻き状」の「周回」部分の内側に、「前記島状の高電位領域8」の周りをループ状に1回周回する内側閉ループを一体に設けるとともに、前記「渦巻き状」の「周回」部分の外側に、「前記島状の高電位領域8」の周りをループ状に1回周回する外側閉ループを一体に設けるとき、前記内側閉ループと前記外側閉ループが一体に付加された前記「渦巻き状の薄膜層6」は、当然に、単一の「薄膜層」になると認められる。

ウ したがって、仮に前記アのように補正しても、前記イの、「単一」の「薄膜層」である前記「渦巻き状の薄膜層6」に前記内側閉ループと前記外側閉ループを一体に付加したところの単一の「薄膜層」を、「ほぼ均一な幅の電気抵抗材料」で形成することで、当該補正に係る構成を得ることも、第2.3.(4)(4-1)のカで検討した理由により、当業者であれば当然になし得たものと認められる。

(4-3)判断のまとめ
以上のように、相違点1?3は、引用例2?5に記載の技術及び周知技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
そして、補正発明の効果も、引用発明、引用例2?5に記載の技術及び周知技術から、当業者が予期し得たものである。
したがって、補正発明は、引用例2?5に記載の技術及び周知技術を勘案すれば、引用発明に基づいて、当業者が容易に発明をすることができたものと認められる。

(5)独立特許要件の検討のまとめ
以上のとおり、補正発明は、引用例2?5に記載の技術及び周知技術を勘案すれば、引用発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。
よって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反する。

4.小括
以上のとおりであるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3.本願発明について
1.本願発明
以上のとおり、本件補正(平成24年7月25日に提出された手続補正書による手続補正)は却下されたので、本願の請求項1?9に係る発明は、平成23年7月21日に提出された手続補正書によって補正された明細書、特許請求の範囲又は図面の記載からみて、その請求項1?9に記載されたとおりのものであり、そのうち、請求項7に係る発明(以下「本願発明」という。)は、再掲すると、次のとおりである。

「能動領域が形成されている半導体ダイ本体と、
前記能動領域の周りをらせん状に囲み、かつPN接合が形成されている、電気抵抗材料から成る連続細片と、
前記連続細片上の前記PN接合どうしの間に形成される金属層と
を備える半導体デバイス。」

2.引用例の記載と引用発明
引用例1?引用例5の記載については、第2.3.(2)の(2-1)及び(2-3)?(2-6)で摘記したとおりであり、引用発明については、第2.3.(2)の(2-2)において認定したとおりである。

3.対比
(1)本願発明と引用発明との対比
本願発明と引用発明とを対比する。

ア 引用発明の「ｐ基板10」は、本願発明の「半導体ダイ本体」に相当する。
そして、第2.3.(2)(3-1)のアにおいて指摘した理由により、引用発明の「島状の高電位領域8」と、本願発明の「能動領域」とは、半導体「領域」である点で共通する。

イ 引用発明の「渦巻き状の薄膜層6」は、「渦巻き状」であるから、幅が狭い連続した細片と言い得るものである。したがって、前記「渦巻き状の薄膜層6」が「前記島状の高電位領域8上に形成された高電位側電極2の周囲を周回して」いることと、本願発明の「連続細片」が「前記能動領域の周りをらせん状に囲」むことととは、「連続細片」が前記半導体「領域」の「周りをらせん状に囲」む点で共通する。
また、引用発明の前記「渦巻き状の薄膜層6」が「ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5をそれぞれn層及びｐ層とする、順直列に接続されたｐnダイオードの繰り返しからな」ることは、本願発明の「連続細片」に「PN接合が形成されている」ことに相当する。
上記のように、引用発明の前記「渦巻き状の薄膜層6」が「ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5をそれぞれn層及びｐ層とする、順直列に接続されたｐnダイオードの繰り返しからな」るが、前記「ｐnダイオード」を構成する「ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5」は電気抵抗材料と言い得るものである。してみれば、引用発明の前記「渦巻き状の薄膜層6」が「ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5をそれぞれn層及びｐ層とする、順直列に接続されたｐnダイオードの繰り返しからな」ることは、本願発明の「連続細片」が「電気抵抗材料から成る」ことに相当する。

以上から、引用発明の「前記ｐ基板10の表面側に絶縁酸化膜18を介して形成され、ノンドープのポリシリコンに第1導電形及び第2導電形の不純物を導入して交互に形成した第1導電形薄膜層4及び第2導電形薄膜層5をそれぞれn層及びｐ層とする、順直列に接続されたｐnダイオードの繰り返しからなり、前記島状の高電位領域8上に形成された高電位側電極2の周囲を周回して、前記高電位側電極2と前記低電位領域12上に形成された低電位側電極3とを電気的に接続する、渦巻き状の薄膜層6」と、本願発明の「前記能動領域の周りをらせん状に囲み、かつPN接合が形成されている、電気抵抗材料から成る連続細片」とは、島状の半導体「領域」の「周りをらせん状に囲み、かつPN接合が形成されている、電気抵抗材料から成る連続細片」である点で共通する。

ウ 第2.3.(2)(3-1)のカにおいて指摘した理由により、引用発明の「前記渦巻き状の薄膜層6に形成されるｐn接合55を一つ置きに短絡し、すべてのツェナーダイオードである前記ｐnダイオードを前記順直列に形成するための金属膜53」は、本願発明の「前記連続細片上の前記PN接合どうしの間に形成される金属層」に相当する。

エ そして、引用発明の「プレーナ型の半導体装置」は、本願発明の「半導体デバイス」に相当する。

(3-2)一致点及び相違点
そうすると、本願発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「半導体領域が形成されている半導体ダイ本体と、
前記半導体領域の周りをらせん状に囲み、かつPN接合が形成されている、電気抵抗材料から成る連続細片と、
前記連続細片上の前記PN接合どうしの間に形成される金属層と
を備える半導体デバイス。」

《相違点4》
本願発明は、半導体ダイ本体に「能動領域」が形成されているのに対して、引用発明は、ｐ基板10に「島状の高電位領域8」が形成されているものの、この「島状の高電位領域8」が「能動領域」であるかどうかは不明である点。

《相違点5》
本願発明の「連続細片」は、「前記能動領域」の周りをらせん状に囲むのに対して、引用発明の「渦巻き状の薄膜層6」は「前記島状の高電位領域8上に形成された高電位側電極2の周囲を周回して」いる点。

4.判断
ア 第2.3.(4)(4-1)のア?ウで検討したように、引用発明の「島状の高電位領域8」を能動領域とすることは、引用例2、3及び5に記載の技術を勘案すれば、当業者であれば当然になし得たものと認められる。

イ したがって、引用発明の「島状の高電位領域8」を能動領域とすることで、相違点4に係る構成とするとともに、引用発明の「渦巻き状の薄膜層6」を前記能動領域である「前記島状の高電位領域8」の「周囲を周回」させることで、相違点5に係る構成とすることは、引用例2、3及び5に記載の技術を勘案すれば、当業者であれば、引用発明から容易に発明をすることができたものと認められる。

ウ 以上から、相違点4?5は、引用例2、3及び5に記載の技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
そして、本願発明の効果も、引用発明、引用例2、3及び5に記載の技術から、当業者が予期し得たものである。
したがって、本願発明は、引用例2、3及び5に記載の技術を勘案すれば、引用発明に基づいて、当業者が容易に発明をすることができたものと認められる。


第4.結言
以上のとおり、本願発明は、引用例2、3及び5に記載された技術を勘案すれば、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2013-06-14 
結審通知日 2013-06-18 
審決日 2013-07-10 
出願番号 特願2007-543251(P2007-543251)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 安田 雅彦  
特許庁審判長 鈴木 匡明
特許庁審判官 西脇 博志
恩田 春香
発明の名称 電圧等化ループを備えるパッシベーション構造  
代理人 大倉 昭人  
代理人 杉村 憲司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ