ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1282214 |
| 審判番号 | 不服2012-22634 |
| 総通号数 | 169 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2014-01-31 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2012-11-16 |
| 確定日 | 2013-11-27 |
| 事件の表示 | 特願2007-171329「全背面接点構成を含む光起電力デバイス及び関連する方法」拒絶査定不服審判事件〔平成20年 1月31日出願公開、特開2008- 21993〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1 手続の経緯 本願は、平成19年6月29日(パリ条約による優先権主張2006年6月30日、米国)の外国語書面出願であって、 平成19年8月24日付けで翻訳文が提出され、平成22年6月14日付けで手続補正がなされ、平成24年7月12日付けで拒絶査定がなされ、これに対して、同年11月16日付けで拒絶査定不服審判が請求されたものである。 2 本願発明 本願の請求項1ないし12に係る発明は、平成22年6月14日付けで補正された特許請求の範囲の請求項1ないし12に記載された事項によりそれぞれ特定されるものであるところ、その請求項1に係る発明は、平成22年6月14日付け補正後の明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1に記載されたとおりの次のものと認める。 「(a)前面(12)及び背面(14)を有する1つの導電型の半導体基板(10)と、 (b)前記半導体基板(10)の前面(12)上に配置された第1のアモルファス半導体層(16)と、 (c)前記半導体基板(10)の背面(14)の一部分上に配置され、その深さにわたって前記基板(10)との界面における真性からその反対側における導電性まで組成傾斜し、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第2のアモルファス半導体層(22)と、 (d)前記半導体基板(10)の背面(14)の別の部分上にかつ前記第2のアモルファス半導体層(22)から間隔をおいて配置され、その深さにわたって前記基板(10)との界面における真性からその反対側における導電性まで組成傾斜し、また前記第2のアモルファス層(22)の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第3のアモルファス半導体層(32)と、 を含む半導体構造であって、前記第2のアモルファス半導体層(22)及び第3のアモルファス半導体層(32)の両方について前記基板(10)との界面におけるドーパント原子の濃度がゼロであり、またその反対側におけるドーパント原子の濃度が1×10^(16)cm^(-3)?1×10^(21)cm^(-3)の範囲内であり、前記基板(10)の前面(12)及び背面(14)が共にテクスチャ加工されている、半導体構造。」(以下「本願発明」という。) 3 刊行物の記載事項 原査定の拒絶の理由に引用された「本願の優先日前に頒布された刊行物である特開2005-101240号公報(以下「引用例」という。)」には、図とともに以下の事項が記載されている(下線は審決で付した。以下同じ。)。 (1)「【技術分野】 【0001】 本発明は、半導体接合を用いた光起電力素子およびその製造方法に関する。 【背景技術】 【0002】 近年、n型単結晶シリコン基板とｐ型非晶質シリコン膜との接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Iｓcおよび開放電圧Vｏcを維持しつつ曲線因子F.F.を向上させる必要がある。 【0003】 しかしながら、n型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Vｏcが低下する。 【0004】 そこで、n型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、n型単結晶シリコン基板とｐ型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜(i型非晶質シリコン膜)が挿入されたHIT(真性薄膜を有するヘテロ接合:Heterojunction with Intrinsic Thin-Layer)構造を有する光起電力素子が提案されている(例えば、特許文献1参照)。 【0005】 この光起電力素子は、n型単結晶シリコン基板の主面側から受光し、n型単結晶シリコン基板内で発電する。このときに発生する電力は、主面側および裏面側に設けられた電極により外部に取り出すことができる。 【特許文献1】特開平11-224954号公報 【発明の開示】 【発明が解決しようとする課題】 【0006】 しかしながら、上記光起電力素子では、主面側の電極およびｐ型非晶質シリコン膜による光吸収により、n型単結晶シリコン基板に入射するフォトン数が減少し、発電効率を制限することになる。 【0007】 本発明の目的は、入射光を最大限に活用できる光起電力素子およびその製造方法を提供することである。 【課題を解決するための手段】 【0008】 本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。 【0009】 また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。 【0010】 本発明に係る光起電力素子は、一面および他面を有する結晶系半導体を備え、結晶系半導体の一面の第1の領域に、真性の第1の非晶質系半導体膜と、一導電型を示す不純物を含む第2の非晶質系半導体膜と、第1の電極とを順に備え、結晶系半導体の一面の第2の領域に、一導電型と異なる他導電型を示す不純物を含む半導体層と、第2の電極とを順に備えるものである。 【0011】 本発明に係る光起電力素子においては、結晶系半導体が他面側から受光すると正孔および電子が発生し、発生した正孔は第1の非晶質系半導体膜、第2の非晶質系半導体膜および第1の電極を経由する経路と半導体層および第2の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。 【0012】 この場合、第1の電極および第2の電極が一面側に形成されているので、入射光が劣化しない。それにより、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。 【0013】 結晶系半導体は、一導電型を示す不純物を含んでもよい。この場合、結晶系半導体と半導体層との間にｐn接合が形成され、キャリアの取り出しが効率良く行われる。 【0014】 半導体層は、他導電型を示す不純物を含む第3の非晶質系半導体膜であり、結晶系半導体と第3の非晶質系半導体膜との間に真性の第4の非晶質系半導体膜をさらに備えてもよい。この場合、結晶系半導体と第3の非晶質系半導体膜との間のキャリアの再結合が防止され、発電効率が向上する。 【0015】 結晶系半導体の第1の領域の第1の非晶質系半導体膜と第2の領域の第4の非晶質系半導体膜とが連続する共通の非晶質系半導体膜であってもよい。この場合、結晶系半導体の一面側が真性の非晶質系半導体膜で覆われる。それにより、結晶系半導体の一面側の露出部がなくなり、結晶系半導体の一面側におけるキャリアの再結合が防止され、発電効率が向上する。 【0016】 第1の領域と第2の領域とが間隔をおいて設けられ、第1の領域と第2の領域との間における結晶系半導体の表面に保護層を備えてもよい。この場合、結晶系半導体の一面側において第1の領域と第2の領域との間隔の露出部が保護層で覆われる。それにより、結晶系半導体の一面側の露出部がなくなり、結晶系半導体の一面側におけるキャリアの再結合が防止され、発電効率が向上する。 【0017】 半導体層は、結晶系半導体の第2の領域に他導電型を示す不純物がドープされたドープ層であってもよい。この場合、ドープ層により結晶系半導体と第2の非晶質系半導体との電気的接触が得られる。 【0018】 他面の実質的に全面が光入射面であってもよい。この場合、他面から十分に光が入射するため、入射光を最大限に活用することができる。 【0019】 本発明に係る光起電力素子の製造方法は、結晶系半導体の一面の第1の領域に真性の第1の非晶質系半導体膜を形成する工程と、第1の非晶質系半導体膜上に一導電型を示す不純物を含む第2の非晶質系半導体膜を形成する工程と、結晶系半導体の一面の第2の領域に一導電型と異なる他導電型を示す不純物を含む半導体層を形成する工程と、第2の非晶質系半導体膜上に第1の電極を形成する工程と、半導体層上に第2の電極を形成する工程とを備えるものである。 【0020】 本発明に係る光起電力素子の製造方法においては、結晶系半導体の一面の第1の領域に第1の非晶質系半導体膜、第2の非晶質系半導体膜および第1の電極が形成され、結晶系半導体の一面の第2の領域に半導体層および第2の電極が形成される。 【0021】 この場合、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第1の非晶質系半導体膜、第2の非晶質計半導体膜および第1の電極を経由する経路と半導体層および第2の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第1の電極および第2の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側から入射した光の反射損失および吸収損失を抑制できる。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。」 (2)「【発明の効果】 【0022】 本発明に係る光起電力素子によれば、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。」 (3)「【発明を実施するための最良の形態】 【0023】 (第1の実施の形態) 以下、本発明の一実施の形態について説明する。 【0024】 図1(a)は本実施の形態に係る光起電力素子500の裏面を示す平面図であり、図1(b)は図1(a)の一部拡大図である。 【0025】 図1(a)に示すように、光起電力素子500は、長方形状を有する。例えば、短辺の長さが5cmであり、長辺の長さが10cmである。光起電力素子500の裏面は、くし形の正極100およびくし形の負極200から構成される。正極100および負極200は、光起電力素子500の短辺方向に延び、交互に並んでいる。また、光起電力素子500の裏面の両長辺に沿ってそれぞれ電極300,400が設けられている。 【0026】 図1(b)に示すように、正極100および負極200には集電極11,10がそれぞれ設けられている。集電極10は電極300に接続されており、集電極11は電極400に接続されている。 【0027】 図2は、本実施の形態に係る光起電力素子500の構造を示す模式的断面図である。 【0028】 図2に示すように、n型単結晶シリコン基板1の主面(表側の面)上にi型非晶質シリコン膜2(ノンドープ非晶質シリコン膜)および非晶質窒化シリコン等からなる反射防止膜3が順に形成されている。n型単結晶シリコン基板1の主面側が光入射面となる。n型単結晶シリコン基板1の裏面には、正極100および負極200が隣接するように設けられている。 【0029】 正極100は、n型単結晶シリコン基板1の裏面上に順に形成された側i型非晶質シリコン膜5、ｐ型非晶質シリコン膜7、裏面電極9および集電極11を含む。負極200は、n型単結晶シリコン基板1の裏面上に順に形成されたi型非晶質シリコン膜4、n型非晶質シリコン膜6、裏面電極8および集電極10を含む。図2の光起電力素子500では、n型単結晶シリコン基板1が主たる発電層となる。 【0030】 裏面電極8,9は、ITO(酸化インジウム錫)、SnO_(2)(酸化錫)、ZnO(酸化亜鉛)等からなる透明電極である。集電極10,11はAg(銀)等からなる。 【0031】 i型非晶質シリコン膜2の膜厚は例えば10nm程度であり、反射防止膜3の膜厚は例えば70nm程度であり、i型非晶質シリコン膜4,5の膜厚は例えば15nm程度であり、n型非晶質シリコン膜6の膜厚は例えば20nm程度であり、ｐ型非晶質シリコン膜7の膜厚は例えば10nm程度であり、裏面電極8,9の膜厚は例えば70nm程度であり、集電極10,11の膜厚は例えば200nm程度であるが、それに限られない。 【0032】 なお、n型単結晶シリコン基板1とｐ型非晶質シリコン膜7との間におけるキャリアの走行距離を短くすることにより発電効率が高まることから、ｐ型非晶質シリコン膜7の幅はn型非晶質シリコン膜6の幅よりも広い方が好ましい。 【0033】 本実施の形態の光起電力素子500の正極100は、ｐn接合特性を改善するためにn型単結晶シリコン基板1とｐ型非晶質シリコン膜7の間にi型非晶質シリコン膜5を設けたHIT構造を有し、負極200は、キャリア再結合を防止するためにn型単結晶シリコン基板1の裏面にi型非晶質シリコン膜4およびn型非晶質シリコン膜6を設けたBSF(Back Surface Field)構造を有する。 【0034】 次に、図2の光起電力素子500の製造方法を説明する。まず、洗浄したn型単結晶シリコン基板1を真空チャンバ内で加熱する。それにより、n型単結晶シリコン基板1の表面に付着した水分が除去される。その後、真空チャンバ内にH_(2)(水素)ガスを導入して、プラズマ放電によりn型単結晶シリコン基板1表面のクリーニングを行う。 【0035】 次に、真空チャンバ内にSiH_(4)(シラン)ガスおよびH_(2)ガスを導入し、プラズマCVD(化学蒸着)法によりn型単結晶シリコン基板1の主面上にi型非晶質シリコン膜2を形成する。続いて、真空チャンバ内にSiH_(4)ガスおよびNH_(3)(アンモニア)ガスを導入して、i型非晶質シリコン膜2上にプラズマCVD法により反射防止膜3を形成する。 【0036】 次に、n型単結晶シリコン基板1の裏面の一部にメタルマスクを被せる。続いて、真空チャンバ内にSiH_(4)ガスおよびH_(2)ガスを導入して、プラズマCVD法によりn型単結晶シリコン基板1の裏面のメタルマスクを除く部分にi型非晶質シリコン膜5を形成する。続いて、真空チャンバ内にSiH_(4)ガス、H_(2)ガスおよびB_(2)H_(6)ガスを導入して、i型非晶質シリコン膜5上にプラズマCVD法によりｐ型非晶質シリコン膜7を形成する。 【0037】 次いで、n型単結晶シリコン基板1の裏面の一部にi型非晶質シリコン膜5およびｐ型非晶質シリコン膜7を覆うようにメタルマスクを被せる。続いて、真空チャンバ内にSiH_(4)ガスおよびH_(2)ガスを導入して、プラズマCVD法によりn型単結晶シリコン基板1の裏面のメタルマスクを除く部分にi型非晶質シリコン膜4を形成する。続いて、真空チャンバ内にSiH_(4)ガス、H_(2)ガスおよびPH_(3)(ホスフィン)ガスを導入して、i型非晶質シリコン膜4上にプラズマCVD法によりn型非晶質シリコン膜6を形成する。 【0038】 次いで、スパッタリング法により、n型非晶質シリコン膜6およびｐ型非晶質シリコン膜7上にそれぞれ裏面電極8,9を形成する。さらに、スクリーン印刷法により、裏面電極8,9上にそれぞれ集電極10,11を形成する。 【0039】 本実施の形態の光起電力素子500においては、入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になる。それにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる。」 (4)上記(1)ないし(3)から、引用例には次の発明が記載されているものと認められる。 「主たる発電層となるn型単結晶シリコン基板1の表側の面でありかつ光入射面である主面上にノンドープ非晶質シリコン膜であるi型非晶質シリコン膜2および非晶質窒化シリコン等からなる反射防止膜3が順に形成され、n型単結晶シリコン基板1の裏面にくし形の正極100およびくし形の負極200が隣接するように設けられた長方形状の光起電力素子500であり、 正極100および負極200は、光起電力素子500の短辺方向に延び交互に並んでおり、また、光起電力素子500の裏面の両長辺に沿ってそれぞれ電極300,400が設けられており、正極100および負極200には集電極11,10がそれぞれ設けられ、集電極10は電極300に接続され、集電極11は電極400に接続され、正極100および負極200が一面側に形成されているので、入射光が劣化せず、入射光を最大限に活用することができ、 正極100は、n型単結晶シリコン基板1の裏面上の第1の領域に順に形成されたi型非晶質シリコン膜5、ｐ型非晶質シリコン膜7、裏面電極9および集電極11を含み、ｐn接合特性を改善するためにn型単結晶シリコン基板1とｐ型非晶質シリコン膜7の間にi型非晶質シリコン膜5を設けたHIT構造を有し、 負極200は、n型単結晶シリコン基板1の裏面上の第2の領域に順に形成されたi型非晶質シリコン膜4、n型非晶質シリコン膜6、裏面電極8および集電極10を含み、キャリア再結合を防止するためにn型単結晶シリコン基板1の裏面にi型非晶質シリコン膜4およびn型非晶質シリコン膜6を設けたBSF(Back Surface Field)構造を有し、 第1の領域と第2の領域とは間隔をおいて設けられており、 入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になることにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる光起電力素子500であって、 まず、洗浄したn型単結晶シリコン基板1を真空チャンバ内で加熱し水分を除去し、その後、H_(2)(水素)ガスを導入して、クリーニングを行い、次に、SiH_(4)(シラン)ガスおよびH_(2)ガスを導入し、プラズマCVD法によりn型単結晶シリコン基板1の主面上にi型非晶質シリコン膜2を形成し、続いて、SiH_(4)ガスおよびNH_(3)(アンモニア)ガスを導入して、i型非晶質シリコン膜2上にプラズマCVD法により反射防止膜3を形成し、 次に、n型単結晶シリコン基板1の裏面の一部にメタルマスクを被せ、続いて、真空チャンバ内にSiH_(4)ガスおよびH_(2)ガスを導入して、プラズマCVD法によりn型単結晶シリコン基板1の裏面のメタルマスクを除く部分にi型非晶質シリコン膜5を形成し、続いて、真空チャンバ内にSiH_(4)ガス、H_(2)ガスおよびB_(2)H_(6)ガスを導入して、i型非晶質シリコン膜5上にプラズマCVD法によりｐ型非晶質シリコン膜7を形成し、 次いで、n型単結晶シリコン基板1の裏面の一部にi型非晶質シリコン膜5およびｐ型非晶質シリコン膜7を覆うようにメタルマスクを被せ、続いて、真空チャンバ内にSiH_(4)ガスおよびH_(2)ガスを導入して、プラズマCVD法によりn型単結晶シリコン基板1の裏面のメタルマスクを除く部分にi型非晶質シリコン膜4を形成し、続いて、真空チャンバ内にSiH_(4)ガス、H_(2)ガスおよびPH_(3)(ホスフィン)ガスを導入して、i型非晶質シリコン膜4上にプラズマCVD法によりn型非晶質シリコン膜6を形成し、 次いで、スパッタリング法により、n型非晶質シリコン膜6およびｐ型非晶質シリコン膜7上にそれぞれ裏面電極8,9を形成し、さらに、スクリーン印刷法により、裏面電極8,9上にそれぞれ集電極10,11を形成して製造した、 光起電力素子500。」(以下「引用発明」という。) 4 対比 本願発明と引用発明を対比する。 (1)引用発明の「表側の面でありかつ光入射面である主面」、「裏面」、「n型単結晶シリコン基板1」、「ノンドープ非晶質シリコン膜であるi型非晶質シリコン膜2」、「n型単結晶シリコン基板1の裏面上の第1の領域」、「i型」、「『ｐ型』、『n型』」、「『B』、『P』」、「『ｐ型』、『n型』」、「i型非晶質シリコン膜5、ｐ型非晶質シリコン膜7」、「n型単結晶シリコン基板1の裏面上の第2の領域」、「i型非晶質シリコン膜4、n型非晶質シリコン膜6」及び「光起電力素子500」は、それぞれ、本願発明の「前面」、「背面」、「1つの導電型の半導体基板」、「第1のアモルファス半導体層」、「半導体基板の背面の一部分上」、「真性」、「導電性」、「選択ドーパント原子」、「選択導電型」、「第2のアモルファス半導体層」、「半導体基板の背面の別の部分上」、「第3のアモルファス半導体層」及び「半導体構造」に相当する。 (2)引用発明の「1つの導電型の半導体基板(n型単結晶シリコン基板1)」は、「前面(表側の面でありかつ光入射面である主面)」と「背面(裏面)」とを備えているから、本願発明の「1つの導電型の半導体基板」と、「前面及び背面を有する」点で一致する。 (3)引用発明の「第1のアモルファス半導体層(ノンドープ非晶質シリコン膜であるi型非晶質シリコン膜2)」は、「半導体基板(n型単結晶シリコン基板1)」の「前面(表側の面でありかつ光入射面である主面)」上に形成されているから、本願発明の「第1のアモルファス半導体層」と「前記半導体基板の前面上に配置された」点で一致する。 (4)引用発明の「第2のアモルファス半導体層(i型非晶質シリコン膜5、ｐ型非晶質シリコン膜7)」は、「半導体基板の背面の一部分上(n型単結晶シリコン基板1の裏面上の第1の領域)」に順に形成されたものであり、「半導体基板(n型単結晶シリコン基板1)」の「背面(裏面)」の一部にメタルマスクを被せ、続いて、真空チャンバ内にSiH_(4)ガスおよびH_(2)ガスを導入して、プラズマCVD法により「半導体基板」の「背面」のメタルマスクを除く部分に形成したi型非晶質シリコン膜5と、続いて、真空チャンバ内にSiH_(4)ガス、H_(2)ガスおよびB_(2)H_(6)ガスを導入して、i型非晶質シリコン膜5上にプラズマCVD法により形成したｐ型非晶質シリコン膜7とからなるものであるから、引用発明の「第2のアモルファス半導体層」は、「半導体基板」の「背面」との界面における部分はi型非晶質シリコン膜5つまり「真性(i型)」であり、「半導体基板」の反対側における部分はｐ型非晶質シリコン膜7つまり「導電性(ｐ型)」であり、B_(2)H_(6)ガスにより「選択ドーパント原子(B)」を組み込んで「選択導電型(ｐ型)」を得ているものであり、本願発明の「(c)前記半導体基板(10)の背面(14)の一部分上に配置され、その深さにわたって前記基板(10)との界面における真性からその反対側における導電性まで組成傾斜し、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第2のアモルファス半導体層(22)」と、「前記半導体基板の背面の一部分上に配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また選択ドーパント原子の組み込みによって得られた選択導電型を有する」点で一致する。 (5)引用発明の「第3のアモルファス半導体層(i型非晶質シリコン膜4、n型非晶質シリコン膜6)」は、「半導体基板の背面の別の部分上(n型単結晶シリコン基板1の裏面上の第2の領域)」に順に形成されたものであり、「半導体基板(n型単結晶シリコン基板1)」の「背面(裏面)」の一部に「第2のアモルファス半導体層(i型非晶質シリコン膜5およびｐ型非晶質シリコン膜7)」を覆うようにメタルマスクを被せ、続いて、真空チャンバ内にSiH_(4)ガスおよびH_(2)ガスを導入して、プラズマCVD法により「半導体基板」の「背面」のメタルマスクを除く部分に形成したi型非晶質シリコン膜4と、続いて、真空チャンバ内にSiH_(4)ガス、H_(2)ガスおよびPH_(3)(ホスフィン)ガスを導入して、i型非晶質シリコン膜4上にプラズマCVD法により形成したn型非晶質シリコン膜6とからなるものであり、第1の領域と第2の領域とは間隔をおいて設けられているから、引用発明の「第3のアモルファス半導体層」は、第1の領域に形成されている「第2のアモルファス半導体層」とも間隔をおいて設けられ、「半導体基板」の「背面」との界面における部分はi型非晶質シリコン膜4つまり「真性(i型)」であり、「半導体基板」の反対側における部分はn型非晶質シリコン膜6つまり「導電性(n型)」であり、PH_(3)(ホスフィン)ガスにより「選択ドーパント原子(P)」を組み込んで「選択導電型(n型)」を得ているものであり、本願発明の「(d)前記半導体基板(10)の背面(14)の別の部分上にかつ前記第2のアモルファス半導体層(22)から間隔をおいて配置され、その深さにわたって前記基板(10)との界面における真性からその反対側における導電性まで組成傾斜し、また前記第2のアモルファス層(22)の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第3のアモルファス半導体層(32)」と、「前記半導体基板の背面の別の部分上にかつ前記第2のアモルファス半導体層から間隔をおいて配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また前記第2のアモルファス層の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する」点で一致する。 (6)引用発明の「半導体構造(光起電力素子500)」は、「半導体基板(n型単結晶シリコン基板1)」、「第1のアモルファス半導体層(ノンドープ非晶質シリコン膜であるi型非晶質シリコン膜2)」、「第2のアモルファス半導体層(i型非晶質シリコン膜5、ｐ型非晶質シリコン膜7)」、「第3のアモルファス半導体層(i型非晶質シリコン膜4、n型非晶質シリコン膜6)」等を含んでおり、「半導体基板」の「背面(裏面)」上に形成されたi型非晶質シリコン膜5及びi型非晶質シリコン膜4はノンドープ非晶質シリコン膜であるi型であるから、本願の「半導体構造」と、「半導体基板と、第1のアモルファス半導体層と、第2のアモルファス半導体層と、第3のアモルファス半導体層と、を含む」点及び「前記第2のアモルファス半導体層及び第3のアモルファス半導体層の両方について前記基板との界面におけるドーパント原子の濃度がゼロであ」る点で一致する。 (7)上記(1)ないし(6)から、本願発明と引用発明とは、 「前面及び背面を有する1つの導電型の半導体基板と、 前記半導体基板の前面上に配置された第1のアモルファス半導体層と、 前記半導体基板の背面の一部分上に配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第2のアモルファス半導体層と、 前記半導体基板の背面の別の部分上にかつ前記第2のアモルファス半導体層から間隔をおいて配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また前記第2のアモルファス層の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第3のアモルファス半導体層と、 を含む半導体構造であって、前記第2のアモルファス半導体層及び第3のアモルファス半導体層の両方について前記基板との界面におけるドーパント原子の濃度がゼロである、半導体構造。」の点で一致し、次の点で相違する。 相違点1: 本願発明では、前記基板の前面及び背面が共にテクスチャ加工されているのに対して、引用発明では、前記基板のいずれの面もテクスチャ加工されていない点。 相違点2: 前記第2のアモルファス半導体層及び第3のアモルファス半導体層の両方について前記基板との界面の反対側におけるドーパント原子の濃度が、 本願発明では、1×10^(16)cm^(-3)?1×10^(21)cm^(-3)の範囲内であるのに対して、 引用発明では、その範囲内の値かどうか明らかでない点。 相違点3: 前記第2及び第3アモルファス半導体層が、 本願発明では、その深さにわたって前記基板との界面における真性からその反対側における導電性まで組成傾斜しているのに対して、 引用発明では、前記基板との界面においては真性でありその反対側においては導電性であるが、その組成はその深さにわたって傾斜しているというよりもその深さの途中で切り替えられている点。 5 判断 上記相違点1ないし3について検討する。 (1)相違点1について ア 単結晶シリコンを用いた結晶系の光起電力素子において、単結晶シリコンの表面を凹凸化することにより、反射を低減し、かつ、入射した光を散乱させ半導体層中での光路長を長くすることで光の有効利用を図っているものは、本願の優先日前に周知である(以下「周知技術1」という。例.特開2001-189478号公報(【0003】参照。)、原査定の拒絶の理由で引用された特開2003-282458号公報(【0003】参照。))。 イ 引用発明は、主たる発電層としてn型単結晶シリコン基板を用いている光起電力素子であるところ、引用発明において、n型単結晶シリコン基板の表面を凹凸化することにより、反射を低減し、かつ、入射した光を散乱させn型単結晶シリコン基板中での光路長を長くすることで光の有効利用を図ることは、当業者が周知技術1に基づいて容易になし得た程度のことである。 引用発明において、「n型単結晶シリコン基板の表面を凹凸化する」と、引用発明は、本願発明の「基板の前面及び背面が共にテクスチャ加工されている」との構成を有することになるから、引用発明において、上記相違点1に係る本願発明の構成となすことは、当業者が周知技術1に基づいて容易になし得た程度のことである。 (2)相違点2について ア 太陽電池などの光起電力素子において、i型半導体層と電極層との間の導電型半導体層における非i側つまり電極層側の膜中のドーパント原子の濃度が1×10^(20)cm^(-3)ないし5×10^(20)cm^(-3)のものは、本願の優先日前に周知である(以下「周知技術2」という。例.特開2003-8038号公報(【0029】の「約5×10^(20)原子/cm^(3)」参照。)、上記特開2003-282458号公報(【0039】の「ｐ型水素化非晶質シリコン半導体層4におけるボロン濃度は10^(20)?10^(22)(aｔｏm/cc)程度」参照。))。 イ 引用発明において、前記「第2のアモルファス半導体層及び第3のアモルファス半導体層」の両方について前記「基板」との界面の反対側におけるドーパント原子の濃度を1×10^(20)cm^(-3)ないし5×10^(20)cm^(-3)程度にすること、すなわち、引用発明において、上記相違点2に係る本願発明の構成となすことは、当業者が周知技術2に基づいて適宜なし得た程度のことである。 (3)相違点3について ア 太陽電池などの光起電力素子において、i型半導体層と電極層との間の導電型半導体層におけるドーパントの分布が、i型半導体層との界面側から電極層側に向かって段階的又は連続的増加しているものは、本願の優先日前に周知であり(以下「周知技術3」という。例.特開昭62-115785号公報(3頁右上欄13行?同頁左下欄5行参照。)、上記特開2003-8038号公報(【0029】の「B_(2)H_(6)添加量を50ｐｐmに固定した第2界面層(非i側界面層)6」、【0034】の「B_(2)H_(6)添加量は10ｐｐm以下であるi側界面層」、図1の「5及び6」及び図3の「2ｐｐmないし10ｐｐm」参照。)、上記特開2003-282458号公報(【0039】、【0040】参照。))、周知技術3により、i型半導体層との界面が改善され開放電圧が増加したり(上記特開昭62-115785号公報の3頁右上欄16?20行参照。)、加熱や光照射による特性低下が抑えられたり(上記特開2003-8038号公報の【0034】参照、)、電極層との界面以外の部分でボロン濃度を抑えてボロンによる光吸収ロスを減少させたり(上記特開2003-282458号公報の【0039】参照。)できることは、当業者に知られている事項である。 イ 引用発明では、「前記半導体基板の背面の一部分上に配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第2のアモルファス半導体層(i型非晶質シリコン膜5、ｐ型非晶質シリコン膜7)」及び「前記半導体基板の背面の別の部分上にかつ前記第2のアモルファス半導体層から間隔をおいて配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また前記第2のアモルファス層の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第3のアモルファス半導体層(i型非晶質シリコン膜4、n型非晶質シリコン膜6)」は、その組成がその深さの途中で切り替えられているものであるが、引用発明において、i型非晶質シリコン膜4、5との界面を改善し開放電圧を増加させたり、加熱や光照射による特性低下を抑えたり、裏面電極9との界面以外の部分でボロン濃度を抑えてボロンによる光吸収ロスを減少させたりすることを目的として、i型非晶質シリコン膜4と裏面電極8との間のn型非晶質シリコン膜6におけるドーパントの分布をi型非晶質シリコン膜4との界面側から裏面電極8側に向かって段階的又は連続的増加する分布とし、かつi型非晶質シリコン膜5と裏面電極9との間のｐ型非晶質シリコン膜7におけるドーパントの分布をi型非晶質シリコン膜5との界面側から裏面電極9側に向かって段階的又は連続的増加する分布とすること、すなわち、引用発明において、前記第2及び第3アモルファス半導体層を、その深さにわたって前記「基板」との界面における「真性」からその反対側における「導電性」まで組成傾斜しているものとなすことは、当業者が周知技術3に基づいて容易になし得た程度のことである。 したがって、引用発明において、上記相違点3に係る本願発明の構成となすことは、当業者が周知技術3に基づいて容易になし得たことである。 (4)効果について 本願発明の奏する効果は、引用発明の奏する効果、周知技術1の奏する効果、周知技術2の奏する効果及び周知技術3の奏する効果から当業者が予測することができた程度のものである。 (5)まとめ したがって、本願発明は、当業者が引用例に記載された発明、周知技術1、周知技術2及び周知技術3に基づいて容易に発明をすることができたものである。 6 むすび 本願発明は、以上のとおり、当業者が引用例に記載された発明、周知技術1、周知技術2及び周知技術3に基づいて容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2013-06-28 |
| 結審通知日 | 2013-07-02 |
| 審決日 | 2013-07-16 |
| 出願番号 | 特願2007-171329(P2007-171329) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 加藤 万里子 |
| 特許庁審判長 |
小牧 修 |
| 特許庁審判官 |
西村 仁志 鉄 豊郎 |
| 発明の名称 | 全背面接点構成を含む光起電力デバイス及び関連する方法 |
| 代理人 | 荒川 聡志 |
| 代理人 | 小倉 博 |
| 代理人 | 黒川 俊久 |
| 代理人 | 田中 拓人 |