ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L 審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1283066 |
| 審判番号 | 不服2013-3784 |
| 総通号数 | 170 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2014-02-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2013-02-27 |
| 確定日 | 2013-12-26 |
| 事件の表示 | 特願2010-155612「電界効果トランジスタおよび電界効果トランジスタの製造方法」拒絶査定不服審判事件〔平成24年 1月26日出願公開、特開2012- 19069〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成22年7月8日の出願であって、平成24年4月10日付けの拒絶理由通知に対して、同年6月18日に手続補正がなされるとともに、同日に意見書が提出され、同年11月19日付けで拒絶査定がなされ、それに対して、平成25年2月27日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後、同年7月24日付けで審尋がなされ、同年9月30日に回答書が提出されたものである。 2.補正の却下の決定 【補正の却下の決定の結論】 平成25年2月27日になされた手続補正を却下する。 【理由】 (1)補正の内容 平成25年2月27日になされた手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1及び5を、補正後の特許請求の範囲の請求項1及び5に補正するとともに、明細書を補正するものであり、そのうちの補正前後の請求項1及び5は、以下のとおりである。 (補正前) 「【請求項1】 基板の表面上に形成された、活性層を含むIII族窒化物系半導体層と、 この半導体層上に互いに離間して形成され、チタン層、およびこのチタン層に対する膜厚比が12?15であるアルミニウム層を有するソース電極およびドレイン電極と、 前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、 を具備することを特徴とする電界効果トランジスタ。」 「【請求項5】 基板の表面上に形成された、活性層を含むIII族窒化物系半導体層上のうち、互いに離間した位置に、それぞれ、チタン層およびアルミニウム層を、前記チタン層に対する前記アルミニウム層の膜厚比が12?15となるようにこの順で積層する工程と、 前記基板を650℃以上700℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触されたドレイン電極およびソース電極を形成する工程と、 前記半導体層上のうち、前記ドレイン電極と前記ソース電極との間に、前記半導体層とショットキー接合されたゲート電極を形成する工程と、 を具備することを特徴とする電界効果トランジスタの製造方法。」 (補正後) 「【請求項1】 基板の表面上に形成された、活性層を含むIII族窒化物系半導体層と、 この半導体層上に互いに離間して形成され、チタン層、およびこのチタン層に対する膜厚比が12?15であるアルミニウム層を有するソース電極およびドレイン電極と、 前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、 を具備し、 前記ソース電極と前記半導体層とのコンタクト抵抗、および前記ドレイン電極と前記半導体層とのコンタクト抵抗、はそれぞれ、0[Ω-mm^(2)]より大きくかつ1[Ω-mm^(2)]以下であることを特徴とする電界効果トランジスタ。」 「【請求項5】 基板の表面上に形成された、活性層を含むIII族窒化物系半導体層上のうち、互いに離間した位置に、それぞれ、チタン層およびアルミニウム層を、前記チタン層に対する前記アルミニウム層の膜厚比が12?15となるようにこの順で積層する工程と、 前記基板を650℃以上700℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触され、かつ前記半導体層とのコンタクト抵抗がそれぞれ0[Ω-mm^(2)]より大きく1[Ω-mm^(2)]以下となるドレイン電極およびソース電極を形成する工程と、 前記半導体層上のうち、前記ドレイン電極と前記ソース電極との間に、前記半導体層とショットキー接合されたゲート電極を形成する工程と、 を具備することを特徴とする電界効果トランジスタの製造方法。」 (2)補正事項の整理 (補正事項a) 補正前の請求項1の「前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、を具備することを特徴とする電界効果トランジスタ。」を、補正後の請求項1の「前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、を具備し、前記ソース電極と前記半導体層とのコンタクト抵抗、および前記ドレイン電極と前記半導体層とのコンタクト抵抗、はそれぞれ、0[Ω-mm^(2)]より大きくかつ1[Ω-mm^(2)]以下であることを特徴とする電界効果トランジスタ。」と補正すること。 (補正事項b) 補正前の請求項5の「前記基板を650℃以上700℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触されたドレイン電極およびソース電極を形成する工程と、」を、補正後の請求項5の「前記基板を650℃以上700℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触され、かつ前記半導体層とのコンタクト抵抗がそれぞれ0[Ω-mm^(2)]より大きく1[Ω-mm^(2)]以下となるドレイン電極およびソース電極を形成する工程と、」と補正すること。 (3)新規事項追加の有無についての検討 本件補正のうち、上記補正事項bについて、検討する。 本願の請求項5に係る発明における、「チタン層およびアルミニウム層を、前記チタン層に対する前記アルミニウム層の膜厚比が12?15となるようにこの順で積層」し、「前記基板を650℃以上700℃以下の範囲の温度で加熱」した場合におけるコンタクト抵抗について、 本願の願書に最初に添付した図面(以下「当初図面」という。また、本願の願書に最初に添付した明細書を「当初明細書」、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。)の【図5】には、おおよそ0.2[Ω-mm^(2)]ないし0.5[Ω-mm^(2)]の範囲となることが示されているにすぎず、コンタクト抵抗をそれ以上(例えば、限りなく1[Ω-mm^(2)]に近い値。)、あるいはそれ以下(例えば、限りなく0[Ω-mm^(2)]に近い値。)にすることは、記載も示唆もされていない。 また、当初明細書にも、 「【0040】 図5は、Tiに対するAlの膜厚比と、上述の方法により測定された抵抗R(L)から算出したコンタクト抵抗Rcと、の関係を示すグラフである。同図において、横軸はTiに対するAlの膜厚比を示しており、縦軸はコンタクト抵抗Rcを示している。図5に示されるように、全体的に、加熱温度が高くなる毎に、コンタクト抵抗Rcは小さくなった。しかし、加熱温度が750℃以上になると、金属体22を構成するAlの温度が融点以上となって溶け出し、金属体22の形状が変形した。これは、電界効果トランジスタにおいて、ドレイン電極15およびソース電極16が変形してしまうことを意味する。従って、このような高温の場合のコンタクト抵抗Rcを採用することはできない。 【0041】 反対に、加熱温度が600℃以下になると、他の温度の場合と比較して、コンタクト抵抗Rcは大きくなった。従って、このような低温の場合のコンタクト抵抗Rcを採用することもできない。 【0042】 加熱温度が750℃以上、または600℃以下になると上述の不都合が生ずるため、加熱温度が650℃以上、700℃以下の範囲で図5の結果を参照すると、TiとAlとの膜厚比が1:12?15の場合、TiとAlとの膜厚比が1:8若しくは1:10の場合と比較して、急激にコンタクト抵抗が小さくなった。さらに、TiとAlとの膜厚比が1:12?15の範囲においては、コンタクト抵抗がほぼ一定ではあるものの、TiとAlとの膜厚比が1:12.5の場合に、コンタクト抵抗Rcが最も小さくなった。 【0043】 また、TiとAlとの膜厚比が1:12?15の範囲においては、加熱温度が675℃の場合にコンタクト抵抗が最も小さくなった。」と記載されているものの、具体的なコンタクト抵抗値までは記載されておらず、当初明細書等の他の部分においても、請求項5に係る発明において特定された具体的な抵抗値を裏付ける記載はなされていない。 したがって、補正事項bは、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものであり、当初明細書等に記載された事項の範囲内においてしたものとはいえないから、特許法第17条の2第3項の規定に違反するものである。 (4)補正の却下についてのむすび 以上、検討したとおり、本件補正のうち、補正事項bは、当初明細書等に記載された事項の範囲内においてしたものとはいえないから、本件補正は、特許法第17条の2第3項の規定に違反するものであり、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明 平成25年2月27日になされた手続補正は上記のとおり却下されたので、本願の請求項1ないし8に係る発明は、平成24年6月18日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし8に記載されている事項により特定されるとおりのものであって、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正前の請求項1として記載したとおりのものである。 4.刊行物に記載された事項及び発明 (4-1)原査定の拒絶の理由に引用され、本願の出願日前である平成18年4月20日に日本国内で頒布された刊行物である特表2006-513122号公報(以下「引用刊行物」という。)には、図1?20、26?28とともに、以下の事項が記載されている。なお、下線「 」は、当合議体において付加したものである(以下同様。)。 「【0001】 本発明は、高品質の窒化ガリウム単結晶、その製造方法、ホモエピタキシャル窒化ガリウム(GaN)を基材とするデバイス(例えば、具体的には発光ダイオード(LED)やレーザーダイオード(LD)用途のような照明用途、並びにGaNを基材とする光検出器、トランジスター、整流器、サイリスター及びカスコードスイッチのようなデバイス)、並びにその製造方法に関する。」 「【0158】 本発明のデバイス実施形態の例 本発明の若干のデバイス実施形態の例を図1?17に示す。これらは、(i)単結晶GaN基板、(ii)1以上のエピタキシャルGaNを基材とする層、及び(iii)2以上の電気接点を含んでなる。図18及び19はホモエピタキシャルLEDを示している。図20はホモエピタキシャルLDを示している。図26?28はホモエピタキシャルフォトダイオードを示している。 【0159】 図1?3に関しては、これらは一実施形態に係るHEMTデバイスを示している。図1はHEMTの第一の実施形態を示している。上述のアニール段階の後、基板10上にバッファー層12が形成される。本発明では、バッファー層はGaNデバイス技術でしばしば記載される「バッファー層」(即ち、サファイア又はSiCのような非GaN基板とエピタキシャルGaN層との間で遷移層又は核生成層として作用する結晶状態の不良な層)と異なる意味を有する。バッファー層12は、例えば、Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)N(式中、0≦ｘ,ｙ≦1、0≦ｘ+ｙ≦1)でもよい。一実施形態では、バッファー層12は非ドープGaNからなる。バッファー層12は、約300nm?20μmの厚さを有し得る。別の実施形態では、1?3μmである。 【0160】 図1(及び後述の図2の)実施形態では、バッファー層12は二次元電子ガス(2DEG)を含み、チャネル層として作用する。バッファー層12中のキャリヤー濃度は、一実施形態では5×10^(16)cm^(-3)未満であり、別の実施形態では10^(15)cm^(-3)未満である。任意には、基板10自体の最も外側の部分を2DEG領域として利用することもできる。バッファー層12を形成した後、バッファー層12上にバリヤー層14が形成される。バリヤー層14はバッファー層12より広いバンドギャップを有している。バリヤー層14は、Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)N(式中、0≦ｘ,ｙ≦1、0≦ｘ+ｙ≦1)、例えばAl_(ｘ)Ga_(1-ｘ)N(式中、ｘ≒0.2?0.3)からなるものとし得る。Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)Nバリヤー層(式中、ｙ≒0.22ｘ)中にInを導入すれば、バンドギャップが大きいにもかかわらず、バリヤー層14をGaNバッファー層12に対して近似的に格子整合させることができる。バリヤー層は、二つのサブバリヤー層14a及び14bからなっていてもよい。例えば、サブバリヤー層14bはバッファー層12a上に形成され、AlNであってもよく、サブバリヤー層14aはサブバリヤー層14b上に形成され、AlGaNであってもよい。サブバリヤー層14bはサブバリヤー層14aより高いバンドギャップ層であり、例えば約0.6?1.5nmの厚さを有し得る。 【0161】 バリヤー層14は、一実施形態では5?50nmの厚さを有し得ると共に、さらに別の実施形態では15?25nmの厚さを有し得る。デバイスの上面にソース接点20、ドレイン接点22及びゲート接点24が形成される。ソース接点20及びドレイン接点22はデバイスの両側にオーム接点として堆積され、ソース及びドレイン領域を形成する。ソース接点20及びドレイン接点22用として好適な組成物には、Ti/Al/Ti/Aｕ、Ti/Al/Ni/Aｕ及びTi/Al/Pｔ/Aｕスタックがあり、スタック中の各層は約10?約500nmの厚さを有する。一実施形態では、第一のTi層は約10?30nmの厚さを有し、Al層は約30?300nmの厚さを有し、最も外側の層は約30?70nmの厚さを有する。堆積は、例えば、電子ビーム蒸着、熱蒸着又は他の技術で達成できる。 【0162】 ソース接点20及びドレイン接点22は、例えば、約50?1000μmの長さを有し得る。ソース接点20及びドレイン接点22の幅は約20?200μmとし得る。一実施形態では、幅は約40?100μmである。ソース接点20とドレイン接点22との離間距離は約0.2?約10μmとし得る。一実施形態では、離間距離は0.5?2μmである。 【0163】 ソース接点20及びドレイン接点22の堆積後、構造は約500?950℃の温度でアニールされる。一実施形態では、オーム接触を達成するため、アニール温度は約750?870℃である。 【0164】 ゲート接点24は、バリヤー層14上のソース接点とドレイン接点の間にショットキーゲートとして堆積される。ゲート接点の長さは、一実施形態では約20?1000μmであり、第二の実施形態では約50?500μmであり、幅は第三の実施形態では約50nm?1μmである。ゲート接点24用として好適な組成物には、Ni/Aｕ及びPｔ/Aｕスタックがあり、スタックの第一の層は約20?200nmの厚さを有し、Aｕ層は約100?1000nmの厚さを有する。堆積は、やはり電子ビーム蒸着、熱蒸着又は他の技術で達成できる。ショットキー整流を保持するため、構造はアニールされない。」 (4-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「基板10上に形成され、Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)N(式中、0≦ｘ,ｙ≦1、0≦ｘ+ｙ≦1)、あるいは、非ドープGaNからなるバッファー層12であって、二次元電子ガス(2DEG)を含み、チャネル層として作用するバッファー層12と、 前記バッファー層12上に形成され、前記バッファー層12より広いバンドギャップを有しており、Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)N(式中、0≦ｘ,ｙ≦1、0≦ｘ+ｙ≦1)からなるバリヤー層14と、 前記バリヤー層14上に形成され、Ti/Al/Ti/Aｕ、Ti/Al/Ni/Aｕ、あるいはTi/Al/Pｔ/Aｕスタックから構成されるとともに、第一のTi層は約10?30nmの厚さを有し、Al層は約30?300nmの厚さを有するソース接点及びドレイン接点と、 前記バリヤー層14上のソース接点とドレイン接点の間にショットキーゲートとして堆積されたゲート接点24と、 からなるHEMT。」 5.対比・判断 (5-1)刊行物発明における「基板10」は、本願発明の「基板」に相当する。 (5-2)刊行物発明の「Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)N(式中、0≦ｘ,ｙ≦1、0≦ｘ+ｙ≦1)、あるいは、非ドープGaNからなるバッファー層12であって、二次元電子ガス(2DEG)を含み、チャネル層として作用するバッファー層12」は、本願発明の「活性層」に相当する。そして、刊行物発明の「Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)N(式中、0≦ｘ,ｙ≦1、0≦ｘ+ｙ≦1)、あるいは、非ドープGaNからなるバッファー層12であって、二次元電子ガス(2DEG)を含み、チャネル層として作用するバッファー層12と、前記バッファー層12上に形成され、前記バッファー層12より広いバンドギャップを有しており、Al_(ｘ)In_(ｙ)Ga_(1-ｘ-ｙ)N(式中、0≦ｘ,ｙ≦1、0≦ｘ+ｙ≦1)からなるバリヤー層14」は、本願発明の「活性層を含むIII族窒化物系半導体層」に相当する。 (5-3)刊行物発明の「ソース接点及びドレイン接点」は、本願発明の「ソース電極およびドレイン電極」に相当する。そして、刊行物発明においては、Ti層に対するAl層の膜厚比を、1(Ti層30nmに対して、アルミニウム層30nm)?30(Ti層10nmに対してAl層300nm)にすることが特定されているから、刊行物発明の「ソース接点及びドレイン接点」と本願発明の「ソース電極およびドレイン電極」は、「チタン層に対する膜厚比が12?15であるアルミニウム層を有する」という点で、一致する。 (5-4)刊行物発明において、「ショットキーゲートとして堆積されたゲート接点24」が「バリヤー層14」とショットキー接合することは、明らかであるから、刊行物発明の「ショットキーゲートとして堆積されたゲート接点24」は、本願発明の「前記半導体層とショットキー接合するゲート電極」に相当する。 (5-5)刊行物発明の「HEMT」は、本願発明の「電界効果トランジスタ」に相当する。 (5-6)すると、本願発明と刊行物発明とは、構成上の差異を見出すことはできず、刊行物発明と本願発明との間に相違点は存在しない。 (5-7)以上、検討したとおり、本願発明と刊行物発明との間に相違点は存在せず、本願発明は、引用刊行物に記載された発明であると認められるので、本願発明は、特許法第29条第1項第3号に該当し、特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2013-10-28 |
| 結審通知日 | 2013-10-29 |
| 審決日 | 2013-11-11 |
| 出願番号 | 特願2010-155612(P2010-155612) |
| 審決分類 |
P
1
8・
561-
Z
(H01L)
P 1 8・ 113- Z (H01L) P 1 8・ 121- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 行武 哲太郎 |
| 特許庁審判長 |
池渕 立 |
| 特許庁審判官 |
近藤 幸浩 小野田 誠 |
| 発明の名称 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| 代理人 | 特許業務法人 天城国際特許事務所 |