• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G06F
管理番号 1283070
審判番号 不服2013-7904  
総通号数 170 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-02-28 
種別 拒絶査定不服の審決 
審判請求日 2013-04-30 
確定日 2013-12-26 
事件の表示 特願2007-121031「回路設計装置及び方法並びにプログラム」拒絶査定不服審判事件〔平成20年11月13日出願公開、特開2008-276612〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成19年5月1日の出願であって、平成23年11月29日付けの拒絶理由の通知に対し、平成24年2月6日付けで手続補正がなされ、さらに、平成24年8月16日付けの拒絶理由の通知に対し、平成24年10月22日付けで手続補正がなされたが、平成25年1月25日付けで拒絶査定がなされたものである。これを不服として平成25年4月30日に本件審判請求がなされた。

2.本願発明
本願の請求項1に係る発明(以下、「本願発明」という)は、平成24年2月6日付けの手続補正、平成24年10月22日付けの手続補正により補正された特許請求の範囲の請求項1に記載された以下のとおりのものである。

「プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置であって、
回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置と、
前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性を導出する特性導出手段と、
前記電圧変動特性の許容範囲を規定した電圧変動条件、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件を含む判定基準データベースと、
前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段を有する条件可否判定手段と、
前記条件可否判定手段で判定された結果を出力する出力装置と、
を備え、
前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性及び電源ノイズ特性を演算する演算手段とを有する解析手段であり、
前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、
前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることを特徴とする回路設計装置。」

3.刊行物
(1)刊行物1の記載事項
原査定の拒絶の理由で引用された本願の出願前に頒布された刊行物である国際公開第2006/109750号(以下、「刊行物1」という)には、図面とともに次の事項が記載されている。

「[0001]
本発明は、配線基板に1又は2以上の能動回路素子を搭載した集積回路装置の評価を行う評価装置、評価方法及び評価プログラムに関する。
[背景技術]
[0002]
プリント配線板等の配線基板上に、LSI(Large Scale Integrated circuit:大規模集積回路)等の能動回路素子を搭載して形成された集積回路装置では、LSIと外部との間、及び/又は相互に接続された複数のLSI間における電気信号の授受により演算がなされる。このような集積回路装置が動作するためには、LSIに対して常に直流の電源電圧が供給されている必要がある。
[0003]
図24は、集積回路装置におけるLSI及びプリント配線板の電源供給系回路を示す模式図である。図24に示すように、通常、プリント配線板には、電源配線101及び接地配線102が設けられており、両配線の間にLSI103が接続されている。また、集積回路装置には、一定の直流電圧を発生させ、電源配線101に電源電位VCCを印加すると共に接地配線102接地電位GNDを印加することにより、LSI103に電源電圧を供給する電源レギュレータ104が設けられている。更に、プリント配線板には、LSI103が動作する際に瞬時にLSI103に電荷を供給する電荷供給源として、LSI103の近傍にキャパシタ105が設けられている。プリント配線板においては、LSI103に対する電源供給に関わる構成物、即ち、電源配線101、接地配線102及びキャパシタ103により、電源供給系回路が形成されている。電源供給系回路には、これらの要素の他に、電源から出力される高周波成分のノイズの拡散を防ぐためにインダクタ及びフィルタ(図示せず)が設けられることもある。
[0004]
図25は、横軸に時間をとり、縦軸にLSIに供給される制御信号レベル及び電源電位をとって、LSIのスイッチング時における電源電位の変動を示すグラフ図である。なお、スイッチング時とは、LSIの動作を制御する何らかの制御信号のレベルが切替えられて、LSIの動作が切替わる時点をいい、その多くは、クロック信号の立ち上がり時及び立ち下がり時に同期している。図24に示す集積回路装置において、LSI103のスイッチング時には、主としてキャパシタ105から必要な電荷がLSI103に供給される。しかしながら、キャパシタ105の容量には限度があり、電源レギュレータ104の駆動能力にも限度があるため、大量の電荷がキャパシタ105からLSI103に流れると、図25に示すように、LSI103に供給される電源電圧が変動する。この変動の最大変動量ΔVがLSI103の許容範囲よりも大きいと、LSI103が誤動作し、集積回路装置全体が機能不全に陥ることがある。
[0005]
近時、集積回路装置の高速化及び高密度化、並びに集積回路装置が搭載される電子機器自体の機能の複雑化に伴い、デジタル回路を構成するLSIの電源電圧値が多様化し、且つ、動作に必要な電荷量も増加している。これらの要求を満足させるために、電源供給系回路の構成、特にプリント配線板の電源配線及びグラウンド配線、キャパシタ、インダクタ、並びにフィルタの配置には多くの制約が生じ、電源供給系回路の設計において、設計余裕度が極めて小さくなっている。その結果、電源供給系回路の配線設計時間が長くなると共に、一旦電源供給系回路を設計して集積回路装置を作製しても、この集積回路装置に要求される電気的な特性を満足できず、再設計を余儀なくされるケースが頻繁に発生している。この結果、集積回路装置の設計に極めて長い時間がかかるという問題点が生じている。
[0006]
上述の問題点を解決するために、集積回路装置の設計段階において電源電圧の変動量ΔVを算出する技術が開発されている。この技術によれば、集積回路装置を設計しながら、適宜その電源電位の変動量を算出し、変動量ΔVが許容範囲を超えそうなときは設計をやり直すことにより、実際に集積回路装置を作製することなく、電源電位の変動量が許容範囲内に収まるような集積回路装置を設計することができる。例えば、非特許文献1には、三次元の電磁界解析手段を用いて、集積回路装置の電源電圧挙動を経時的にシミュレートすることにより、電源電圧の変動量を算出する技術が開示されている。
[0007]
[非特許文献1]Jiayuan Fang 「New Methodologies for Signal and Power Integrity Analysis of Electronics Packaging」 第16回エレクトロニクス実装学術講演大会 19B-01 ｐ.151-152
[発明の開示]
[発明が解決しようとする課題]
[0008]
しかしながら、上述の従来の技術には、以下に示すような問題点がある。非特許文献1に記載の技術においては、集積回路装置の動作を経時的にシミュレートすることにより、電源電圧の変動を算出している。しかしながら、集積回路装置は、電源を投入してから一定の期間は過渡状態にあり、その後定常状態になる。従って、上述のシミュレートにおいては、過渡状態をシミュレートした後でないと、定常状態をシミュレートすることができない。このため、定常状態のシミュレートを行おうとすると、シミュレート対象となる集積回路装置の構成及びシミュレートに使用するコンピュータの性能にもよるが、一般には1乃至2日間程度の時間を必要とする。このため、集積回路装置の設計を効率的に支援することができず、設計に要する時間が極めて長くなってしまう。
[0009]
本発明はかかる問題点に鑑みてなされたものであって、集積回路装置の電源電圧の変動量を短時間で評価することができる集積回路装置の評価装置、評価方法及び評価プログラムを提供することを目的とする。」

「[0055]
そして、図9のステップS1に示すように、例えばオペレータがキーボードを操作することによって、プリント配線板のレイアウト情報及び数値情報をプリント配線板情報入力部3に入力する。このとき入力するレイアウト情報は、図11及び図12に示す集積回路装置51の各層の配置情報であり、プリント配線板に設けられた電源層及び接地層の形状、両層間の距離、デカップリングキャパシタの位置情報を含む情報である。また、数値情報は、誘電体層を形成する誘電体の誘電率、キャパシタCの容量値を含む情報である。プリント配線板情報入力部3は、入力された情報をプリント配線板等価回路作成部2に対して出力する。
[0056]
また、ステップS2に示すように、例えばオペレータがキーボードを操作することによって、電源レギュレータの出力電圧、出力電流、リップル電圧及び過渡応答性等の静的及び動的な特性を電源レギュレータ情報入力部5に入力する。電源レギュレータ情報入力部5は、入力された情報を電源レギュレータ等価回路作成部4に対して出力する。
[0057]
更に、ステップS3に示すように、例えばオペレータがキーボードを操作することによって、記憶部13に記憶されているLSIを表す複数の等価回路の雛型から、評価しようとするLSIの種類及び評価の目的に合わせて1つの等価回路の雛型を選択する。本実施形態においては、例えば、等価回路の雛型EC4を選択する。また、LSIの設計情報、又はLSIを評価用基板に実装して測定された端子間電圧及び電流の値、電流源I3を表すスイッチング時のパルス電流の時間軸波形(図7参照)及びクロック周波数等の情報をLSI情報入力部7に入力する。この入力は、回路シミュレータに用いるための回路記述形式としてキーボードにより行うか、又は標準のフォーマットを作成し予め作成された表示画面の入力項目にキーボード及びマウス等を用いて所定の数値等を入力することにより行う。LSI情報入力部7は、入力された情報をLSI等価回路作成部6に対して出力する。なお、上述のステップS1乃至S3は順不同であり、どのステップから実行してもよい。
[0058]
ステップS1において、プリント配線板等価回路作成部2にプリント配線板に関する情報が入力されると、ステップS4に示すように、プリント配線板等価回路作成部2が、記憶部13に記憶されている電源供給系回路の等価回路の雛型EC1(図2参照)を読み出し、次いで、ステップS5に示すように、記憶部13に記憶されているデカップリングキャパシタの等価回路の雛型EC2(図3参照)を読み出す。次に、ステップS6に示すように、電源層と接地層との間を伝搬する電磁波の表現形式を、等価回路を用いて解析可能な電流と電圧の回路で表現できる形式に転換して、等価回路の雛型EC1(図2参照)及びEC2(図3参照)における各パラメータ、即ち、パラメータY及びZ並びにインダクタL1のインダクタンス及び抵抗R1の抵抗値を計算し、等価回路の雛型EC1及びEC2に入力する。これにより、ステップS7に示すように、数値データを伴うプリント配線板の電流供給系回路の等価回路を作成する。そして、この等価回路を、等価回路合成部9に対して出力する。
[0059]
また、ステップS2において、電源レギュレータ等価回路作成部4に電源レギュレータに関する情報が入力されると、ステップS8に示すように、電源レギュレータ等価回路作成部4が、記憶部13に記憶されている電源レギュレータの等価回路の雛型EC3(図4参照)を読み出す。そして、ステップS9に示すように、雛型EC3の各パラメータ、即ち、電圧源V2の電圧値、キャパシタC2の容量値、抵抗R2の抵抗値の値を算出し、雛型EC3に入力する。これにより、ステップS10に示すように、数値データを伴う電源レギュレータの等価回路を生成する。そして、この等価回路を、等価回路合成部9に対して出力する。
[0060]
更に、ステップS3において、LSI等価回路作成部6にLSIに関する情報が入力されると、ステップS11に示すように、LSI等価回路作成部6が、選択された等価回路の雛型、例えば図5に示す等価回路の雛型EC4を記憶部13から読み出す。そして、ステップS12に示すように、雛型EC4における各パラメータの値を算出する。即ち、LSIの設計情報、又はLSIを評価用基板に実装して測定された端子間電圧及び電流の値から、受動素子P1及びP2のパラメータ値を算出する。また、図7に示す時間軸波形及びクロック周波数から、電流源I3を表すパラメータを算出する。これにより、ステップS13に示すように、数値データを伴うLSIの等価回路を生成する。そして、この等価回路を、時間軸-周波数軸変換部8に対して出力する。
[0061]
次に、ステップS14に示すように、時間軸-周波数軸変換部8が、入力された等価回路に含まれる時間軸データ、即ち、電流源I3を表す時間軸波形及びクロック周波数を含むデータを、周波数軸データに変換する。この変換は、例えばフーリエ変換、例えば、FFTによって行う。このとき、図13(a)に示すように、LSIの時間軸データは一定の時間間隔でピークが出現するようなデータとなる。そしてこの時間軸データを周波数軸データに変換すると、図13(b)に示すようなデータとなる。次に、この周波数軸データを含むLSIの等価回路を、等価回路合成部9に対して出力する。なお、上述のステップS4乃至S7で示す工程、ステップS8乃至10で示す工程、ステップS11乃至S13で示す工程は順不同であり、どのような順番で実行してもよく、並列に実行してもよい。但し、ステップS14はステップS13の後に実行する必要がある。
[0062]
上述のステップS4乃至S14が終了した後、図10に示すステップS15に進み、等価回路合成部9が、プリント配線板等価回路作成部2から入力されたプリント配線板の等価回路EC1(図2参照)及び等価回路EC2(図3参照)、電源レギュレータ等価回路作成部4から入力された電源レギュレータの等価回路EC3(図4参照)、時間軸-周波数軸変換部8から入力された周波数軸データを含むLSIの等価回路EC4(図5参照)を合成して、集積回路装置の電源供給系回路を表す1つの等価回路EC6(図8参照)を作成する。このとき、ステップS1で入力されたレイアウト情報には、電源レギュレータ及びLSI等の配置情報が含まれており、これに基づいて各等価回路を合成する。そして、この等価回路EC6を周波数軸回路解析部10に対して出力する。
[0063]
次に、ステップS16に示すように、周波数軸回路解析部10が等価回路EC6を周波数軸で解析して、等価回路EC6の各交点における周波数毎の電位を算出する。一例として、図12に示す集積回路装置51におけるLSI53が接続されている交点N1の電源電圧の周波数軸データを、図14に示す。このとき、LSI53の動作周波数は12MHｚであるとする。図14に示すように、プリント配線板とLSIとの間で周波数が168MHｚの共振が発生しているため、この部分において特に電圧が高くなっている。
[0064]
次に、ステップS17に示すように、周波数軸-時間軸変換部11が、周波数軸回路解析部10が算出した各交点の電位を表す周波数軸データのうち、オペレータが指定した任意の交点における周波数軸データを、逆フーリエ変換、又は各周波数における正弦波形の総和を算出することにより、時間軸データに変換する。そして、この時間軸データを表示部12に対して出力する。
[0065]
次に、ステップS18に示すように、表示部12が、周波数軸-時間軸変換部11によって変換された時間軸データを表示する。このようにして得られた時間軸データの一例を図15に示す。図15に示すように、集積回路装置のある位置における電源電圧は時間の経過に伴って周期的に変化する。そして、表示部12が電源電圧を時間軸データとして表示することにより、電源電圧の変動量ΔVを容易に求めることができる。
[0066]
本実施形態においては、上述のステップS1乃至S18に示す集積回路装置の評価を、この集積回路装置の設計を支援するため行う。即ち、集積回路装置の設計過程において、適宜、設計途中の集積回路装置の評価を上述の方法によって行い、LSIが搭載される部分の電源電圧の変動量ΔVを求める。そして、変動量ΔVが許容範囲を超えていた場合は、デカップリングキャパシタの位置を変更する等の方法により設計をやり直し、再度評価を行う。」

「[0082]
次に、上述の如く構成された本実施形態に係る評価装置の動作、即ち、本実施形態に係る集積回路装置の評価方法について説明する。図19及び図20は、本実施形態に係る集積回路装置の評価方法を示すフローチャート図である。図19及び図20に示すステップS1乃至S18は、図9及び図10に示すステップS1乃至S18と同じである。本実施形態においては、ある集積回路装置について、図9のステップS1乃至S17に示す一連の工程が終了した後、ステップS101に示すように、プリント配線板のレイアウト情報と共に、算出した電源電圧の変動量を記憶部33に記憶させる。このとき、前述のステップS7において作成されたプリント配線板の等価回路、ステップS10において作成された電源レギュレータの等価回路、ステップS13において記憶されたLSIの等価回路も記憶部33に記憶させる。次に、ステップS102に示すように、比較部34が記憶部33に記憶された変動量を読み出し、基準値と比較して、この変動量が許容範囲内にあるかどうかを判断する。
[0083]
そして、変動量が許容範囲内に無い場合は、ステップS103に進み、キャパシタ位置変更部32が、プリント配線板等価回路作成部2に入力されたプリント配線板のレイアウト情報を、記憶部33から読み出す。次に、ステップS104に示すように、このレイアウト情報において、予めプログラムされた一定の規則に従ってキャパシタの位置を変更し、新たなレイアウト情報を作成する。そして、ステップS105に示すように、この新たなレイアウト情報をプリント配線板等価回路作成部2に再入力する。その後、この新たなレイアウト情報に基づいて、ステップS7及びステップS15乃至S17に示す工程を行って電源電圧の変動量を算出し、ステップS101に示すように、変更されたレイアウト情報に対応させて、その算出結果を記憶部33に入力する。そして、ステップS102に示すように、比較部34は、記憶部33からこの変動量を読み出し、基準値と比較して、この変動量が許容範囲内にあるかどうかを判断する。そして、変動量が許容範囲内にあれば、ステップS18に進み、その時間軸データを表示部12に表示させる。一方、変動量が許容範囲から外れていれば、上述のステップS103乃至S105、ステップS7、ステップS15乃至S17、ステップS101乃至S102に示す工程を再度実行する。本実施形態における上記以外の動作は、前述の第2の実施形態と同様である。
[0084]
本実施形態においては、集積回路装置におけるキャパシタの位置を変更し、電源電圧の変動量を求める作業をWhaｔ-if解析のループとし、このループを、所望の特性が得られるまで、又はキャパシタの全ての配置位置について評価を行うまで、自動的に繰り返すことができる。これにより、キャパシタの位置を半自動的に決定することができ、集積回路装置の設計作業を効率よく支援することができる。
[0085]
なお、本実施形態においては、集積回路装置におけるキャパシタの位置を一定の領域内で移動させて、この領域内で電源電圧の変動量が最小となる位置を見つけることもできる。また、変更するパラメータはキャパシタの位置に限定されず、集積回路装置の等価回路における各パラメータを変更しつつ、解析を繰り返すようにしてもよい。これにより、所望の特性を得るためのパラメータを、半自動的に求めることができる。
[0086]
次に、本第3の実施形態の変形例について説明する。図21及び図22は、本変形例に係る集積回路装置の評価方法を示すフローチャート図である。また、図23は、横軸に周波数をとり、縦軸に電源電圧をとって、デカップリングキャパシタの容量を変更した後の集積回路装置におけるLSIが搭載されている部分の電源電圧の周波数軸データを示すグラフ図である。本変形例に係る評価装置においては、前述の第3の実施形態におけるキャパシタ位置変更部32(図18参照)の替わりに、デカップリングキャパシタの容量を変更するキャパシタ容量変更部(図示せず)が設けられている。そして、図21及び図22に示すように、本変形例においては、図20に示すステップS104及びS105の替わりに、ステップS106を実行し、その後、ステップS6に進む。即ち、ステップ102において、変動量が許容範囲内にないと判断された場合に、ステップS103に進み、キャパシタ容量変更部が、プリント配線板等価回路作成部2に入力されたプリント配線板のレイアウト情報を、記憶部33から読み出す。
[0087]
そして、ステップS106に示すように、デカップリングキャパシタの容量を変更する。例えば、図11に示すプリント配線板52において、このプリント配線板52に搭載されている9個のデカップリングキャパシタ54a乃至54iのうち、LSI53の直下に配置されたデカップリングキャパシタ54eの容量を0.01μFから0.1μFに変更する。その後、ステップS6に戻り、この変更を等価回路の雛型に入力して計算し直す。
[0088]
そして、再度ステップS7、ステップS15乃至S17、ステップS101及びS102に示す工程を繰返し、集積回路装置のある位置における電源電圧を算出する。このとき、電源電圧の変動量ΔVは、図23に示すように0.25Vとなり、デカップリングキャパシタ54eの容量を変更する前の電源電圧の変動量である0.45V(図15参照)と比較して、大幅に低減される。そして、ステップS102において、この変動量が許容範囲内にあるかどうかを判断する。例えば、許容範囲の上限が0.3Vである場合は、容量変更後の変動量(0.25V)が許容範囲内にあると判断し、ステップS18に進み、時間軸データを表示する。本変形例における上記以外の構成及び動作は、前述の第3の実施形態と同様である。本変形例によれば、キャパシタの容量を半自動的に決定することができ、集積回路装置の設計作業を効率よく支援することができる。」

(2)刊行物1発明
刊行物1に記載された発明を認定する。刊行物1には、複数の実施例が記載されているが、そのうち、図21、図22に対応する第3実施例の変形例を刊行物1発明として認定する。この実施例は、明細書及び図面には、背景技術やその他の実施例を引用して説明されている部分があるので、以下の説明(特に、段落番号の引用)では、第3実施例の変形例に対する直接の説明以外の部分も適宜引用して説明、認定する。
刊行物1には、「集積回路装置の評価装置」が記載されており、この集積回路装置は、「プリント配線板等の配線基板上に、LSI等の能動回路素子を搭載して形成された」ものである。また、プリント配線板には、LSIの他に電源配線、接地配線、電源レギュレータ、キャパシタが設けられて電源供給系回路が形成されている([0001]-[0003]、図24)。
刊行物1に記載されたものは、このような集積回路装置の設計段階において、電源電圧の変動を算出し、変動量が許容範囲を超えそうなときに設計をやり直す、具体的には、例えば、電源供給系回路のキャパシタの容量を変更する([0006]、[0083]、[0086]、[0087]、図18、図20、図22)もの、すなわち、「集積回路装置の評価を、この集積回路装置の設計を支援するために行うもの」([0066])であるから、刊行物1には、集積回路装置の電源供給系回路を設計する回路設計装置が記載されていると認められる。
したがって、刊行物1には、プリント配線基板上にLSIを搭載し、電源配線、接地配線、電源レギュレータ、キャパシタが設けられた集積回路装置の電源供給系回路を設計する回路設計装置が記載されていると認められる。

刊行物1の装置には、プリント配線板に関する情報、電圧レギュレータに関する情報、LSIに関する情報が入力される([0055]-[0057]、図21(S1-S3))入力部(図18(3、5、7))を備えている。また、プリント配線板に関する情報には、キャパシタの容量値が含まれ([0055])、LSIに関する情報には、LSIの設計情報が含まれる([0057])。

刊行物1の装置は、上記入力装置で入力された情報に基づいて、プリント配線板、電圧レギュレータ、LSIの等価回路を作成し([0058]-[0060]、図21(S7、S10、S13))、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成する([0062]、図22(S15))。そして、この等価回路を解析して電源電圧の変動量を算出する([0063]、[0064]、図22(S16、S17))。この変動量を基準値と比較して許容範囲内にあるか否かを判断し([0082]、図22(S101、S102))、許容範囲内にあれば、その時間軸データを表示部に表示させ([0088]、図22(S18))、許容範囲にないと判断された場合に、デカップリングキャパシタの容量を変更し、この変更を等価回路の雛形に入力して計算し直す([0086]、[0087]、図22(S103、S106))。そして上記の等価回路の作成、解析、電源電圧の変動量の算出、基準値との比較、判断を繰り返して変動量が許容範囲内になるようにデカップリングキャパシタの容量を決定する([0088])。
刊行物1の装置は、以上のような動作を行う手段をそれぞれ備えるものである(図18)。

以上をまとめると、刊行物1には、次の発明(以下、「刊行物1発明」という)が記載されていると認められる。

[刊行物1発明]
プリント配線基板上にLSIを搭載し、電源配線、接地配線、電源レギュレータ、デカップリングキャパシタが設けられた集積回路装置の電源供給系回路を設計する回路設計装置であって、
プリント配線板に関する情報(デカップリングキャパシタの容量値を含む)、電圧レギュレータに関する情報、LSIに関する情報(LSIの設計情報を含む)を入力する入力手段と、
上記入力手段で入力された情報に基づいて、プリント配線板、電圧レギュレータ、LSIの等価回路を作成し、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成する手段と、この等価回路を解析して電源電圧の変動量を算出する手段と、
この変動量を基準値と比較して許容範囲内にあるか否かを判断する手段と、
許容範囲内にあれば、その時間軸データを表示部に表示させる手段と、
許容範囲にないと判断された場合に、デカップリングキャパシタの容量を変更し、この変更を等価回路の雛形に入力して計算し直し、上記の等価回路の作成、解析、電源電圧の変動量の算出、基準値との比較、判断を繰り返して変動量が許容範囲内になるようにデカップリングキャパシタの容量を決定する手段と、
を備える回路設計装置。

(3)刊行物2の記載事項
原査定の拒絶の理由で引用された本願の出願前に頒布された刊行物である特開2005-31850号公報(以下、「刊行物2」という)には、図面とともに次の事項が記載されている。

「【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、一般に半導体集積回路についての電源ノイズ解析方法に関し、詳しくは設計段階において電源ノイズを求める電源ノイズ解析方法に関する。
【従来の技術】
半導体集積回路内部で多数の論理セルが同時にスイッチングしたり、外部との入出力用のI/Oセルが多数同時にスイッチングしたりすると、瞬間的に大きな電流が流れ、電源配線上のインダクタンス成分により電源ノイズが発生する。この電源ノイズは、半導体装置内部の回路の誤動作を引き起こす原因となる。また更に、この電源ノイズが電源ピンを通して半導体装置外部のプリント基板の電源層に伝播することにより、プリント基板上の他の回路の誤動作や、電源層の共振によるEMIノイズを引き起こす。EMIノイズとは、半導体集積回路内部で発生した電源ノイズが、プリント基板を通して電磁波として空間に放射される現象のことをいう。半導体集積回路が高速化し、ピン数が増加し、消費電流が増大するのに伴い、電源ノイズの問題が益々顕在化する傾向にある。
【0002】
電源ノイズの影響について適切に解析することなく回路を設計してしまうと、製造された回路の電源ノイズが結局は大きすぎて、再度設計をやり直さなければならない場合がある。従って、設計段階において適切な電源ノイズ解析を行い、電源ノイズについて対処した回路を設計することが必要となる。
【0003】
【特許文献1】
特開2002-270695号公報
【0004】
【特許文献2】
特開平10-98104号公報
【発明が解決しようとする課題】
半導体集積回路内部の電源ノイズを解析する手法を構築したとしても、プリント基板をモデル化しない限り、プリント基板の影響を考慮することができない。例えば、プリント基板上の電源プレーンをモデル化することなく理想電源として表現してしまうと、半導体集積回路の電源ノイズを精度良く解析することができない。即ち、プリント基板上の他の半導体集積回路が電源ノイズを発生するような場合であっても、着目する半導体集積回路へ及ぶ影響を考慮することができない。
【0005】
またプリント基板をモデル化しない限り、半導体集積回路から発生してプリント基板上で伝播する電源ノイズについて解析することができない。同様に、複数の半導体集積回路から発生する電源ノイズについて、プリント基板上での影響を解析することができない。
【0006】
以上を鑑みて、本発明は、設計段階において電源ノイズを解析する方法において、プリント基板の影響を考慮して半導体集積回路内部の電源ノイズを解析すると共に、半導体集積回路から発生するプリント基板上の電源ノイズを解析することが可能な電源ノイズ解析方法を提供することを目的とする。」

「【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【0008】
図1は、本発明による電源ノイズ解析の対象となる電子装置の一例を模式的に示す図である。
【0009】
図1の電子装置は、プリント基板(PCB)10、半導体集積回路11、半導体集積回路12、信号配線13、及びバイパスコンデンサ14を含む。プリント基板10は、信号配線層21、グラウンド層22、及び電源層23を含む。半導体集積回路11及び半導体集積回路12は、プリント基板10上に実装され、信号配線13を介して互いに信号のやり取りをする。信号配線13は、プリント基板10の信号配線層21に設けられる。半導体集積回路11及び12は、グラウンド層22に接続されグラウンド電圧を受け取り、また電源層23に接続され電源電圧を受け取る。バイパスコンデンサ14は、グラウンド層22と電源層23との間に設けられる容量であり、プリント基板10の電源ノイズを抑制する機能を提供する。
【0010】
本発明による電源解析方法は、半導体集積回路11及び12それぞれの内部を縦横に分割して複数の単位領域(第1の単位領域)に分け、各単位領域内の電源配線を十字形の電源網で近似し、その十字形の電源網が縦横に接続されたメッシュ状の配線として半導体集積回路全体の電源配線をモデル化する。この十字形の電源網には、実際の電源配線の抵抗及びインダクタンス成分を表現する抵抗及びインダクタンスが含まれる。グラウンド電位及び電源電位との間は、両電位の電源配線にそれぞれ対応する2つの十字形の電源網間を電流源及び容量で接続する。この電流源は、当該単位領域内の論理ゲートが消費する電流を表現し、容量は、グラウンド電位及び電源電位の間に存在する容量(配線間容量、論理ゲートの容量、デカップリングセルの容量等)を表現するものである。またプリント基板10のグラウンド層22及び電源層23についても同様に、縦横に分割して複数の単位領域(第2の単位領域)に分け、各単位領域内を十字形の電源網で近似し、その十字形の電源網が縦横に接続されたメッシュ状の配線としてモデル化する。
【0011】
図2は、半導体集積回路のモデル化について説明するための図である。図2(a)は半導体集積回路のパッケージ部分(入出力部分)のモデル化を示し、図2(b)は半導体集積回路の内部の電源配線のモデル化を示す。
【0012】
図2(a)に示されるように、半導体集積回路11(又は12)の内部は縦横に分割して複数の単位領域31(図では一つのみを示す)に分けられている。この単位領域31の内部の電源配線が、後程説明するように十字形の電源網で近似される。半導体集積回路11は、更に入力セル33、出力セル34、入出力セル35、及び電源セル36を含む。入力セル33、出力セル34、及び入出力セル35は、半導体集積回路11のパッケージのボンディングワイヤ・リードフレーム32を介して信号ピン38に接続される。また電源セル36は、半導体集積回路11のパッケージのボンディングワイヤ・リードフレーム32を介して電源ピン39に接続される。本発明において、ボンディングワイヤ・リードフレーム32には、実際のワイヤ及びフレームのインダクタ成分及び抵抗成分を表現するインダクタ32a及び抵抗32bが含まれる。
【0013】
図2(b)に示されるように、半導体集積回路11内部の電源配線は、電源層VDDとグラウンド層VSSとに分かれている。電源層VDDとグラウンド層VSSのそれぞれが、縦横に接続された単位領域31によりモデル化される。各単位領域31は、4本の電源配線45がノードAで接続された十字形の電源網で構成される。各電源配線45は、実際の電源配線のインダクタ成分及び抵抗成分を表現するインダクタ45a及び抵抗45bを含む。電源層VDDとグラウンド層VSSとで対向する2つの単位領域31は、そのノードA同士が電流源41及び容量42により接続される。この電流源41は、当該単位領域31内に存在する全ての論理ゲートが消費する電流を表現し、容量42は、当該単位領域31においてグラウンド層VSS及び電源層VDDの間に存在する容量(配線間容量、論理ゲートの容量、デカップリングセルの容量等)を表現する。
【0014】
グラウンド層VSS及び電源層VDDの単位領域31のうちで、出力セル34に電源を供給する部分は、単位領域31aとして示される。この単位領域31aにおいては3本の電源配線45がノードBに接続され、グラウンド層VSS及び電源層VDDのそれぞれのノードBが出力セル34に接続される。また内部信号源43から出力セル34に信号が供給され、ボンディングワイヤ・リードフレーム32を介して信号ピン38から出力される。
【0015】
第2電源層VDEが更に設けられており、この第2電源層VDEの単位領域31bから出力セル34に第2の電源が供給される。単位領域31bにおいては、2本の電源配線45がノードCに接続されている。
【0016】
図3は、プリント基板及びプリント基板上の信号配線のモデル化について説明するための図である。図3において、図1及び図2と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0017】
半導体集積回路11及び半導体集積回路12は、それぞれの信号ピン38が信号配線層21の信号配線に接続され、電源ピン39がグラウンド層22、電源層23a、及び電源層23bに接続される。電源層23a及び電源層23bは、図1の電源層23に相当する。グラウンド層22、電源層23a、及び電源層23bは、それぞれ図2のグラウンド層VSS、電源層VDD、及び第2の電源層VDEに接続される。これらの接続により、半導体集積回路11及び半導体集積回路12に所定の電源が供給され、また半導体集積回路11及び12の間で信号のやり取りを行う。
【0018】
図4は、プリント基板及びプリント基板上の信号配線のモデル化について実際の形態に即して説明するための図である。図3と図4とで、同一の構成要素は同一の番号で参照される。図4に示されるように、グラウンド層22及び電源層23は、実際にはそれぞれ一枚の導電体プレートからなる(図4では電源層VDD及び第2の電源層VDEのうち一方のみを代表して電源層23として示している)。モデル化においては、これらのグラウンド層22及び電源層23は、それぞれが複数の単位領域51に縦横に分割される。またグラウンド層22及び電源層23の間には、一般に層間材料としてエポキシグラスが挿入されているが、これによる容量を層間容量52として表現する。この層間容量52は、グラウンド層22及び電源層23の対応する2つの単位領域51の間を接続する。
【0019】
信号配線13が信号配線層21上に設けられ、半導体集積回路11及び12の信号ピン38に接続される。この信号配線層21及び信号配線13は、複数の単位領域61に分割され、各単位領域61毎に伝送線路62として表現される。またバイパスコンデンサ14は、バイパスコンデンサモデル53として表現される。バイパスコンデンサモデル53は、バイパスコンデンサ14の抵抗成分、インダクタ成分、及び容量成分を表現する抵抗53a、インダクタ53b、及び容量53cを含む。
【0020】
図3に戻って、グラウンド層22、電源層23a、及び電源層23bとして、図示の簡潔さを考慮してそれぞれ一つの単位領域51のみが示されるが、図4を参照して説明したように実際には複数の単位領域51が縦横に配置され、互いに接続された構成となっている。また信号配線層21についても同様であり、モデル化においては複数の単位領域61が設けられる。
【0021】
各単位領域51は、図2の単位領域31の場合と同様に、4本の電源配線55がノードCで接続された十字形の電源網で構成される。各電源配線55は、実際の電源配線のインダクタ成分及び抵抗成分を表現するインダクタ55a及び抵抗55bを含む。電源層23aとグラウンド層22とで対向する2つの単位領域51は、そのノードC同士がバイパスコンデンサモデル53及び層間容量52により接続される。また電源層23bと電源層23aとで対向する2つの単位領域51は、そのノードC同士が層間容量54により接続される。信号配線層21の単位領域61における伝送線路62は、単位長あたりの抵抗、インダクタ、及び容量により表現される分布定数線路であってよい。
【0022】
図5は、本発明による電源ノイズ解析方法を示すフローチャートである。
【0023】
図5のステップST1において、LSIレイアウト情報101に基づいて、電源ノイズ解析用LSIモデル102を作成する。また電源ノイズ解析用PKG(パッケージ)モデル103が、パッケージレイアウト情報などから生成される。即ち、図2(a)に示されるような電源ノイズ解析用PKGモデル103と、図2(b)に示されるような電源ノイズ解析用LSIモデル102とが生成される。
【0024】
ステップST2おいて、PCB(プリント基板)レイアウト情報104に基づいて、電源ノイズ解析用PCBモデル105を作成する。この電源ノイズ解析用PCBモデル105は、図3に示される半導体集積回路11と半導体集積回路12との間に設けられる部分に対応する。
【0025】
ステップST3において、電源ノイズ解析用LSIモデル102、電源ノイズ解析用PKGモデル103、及び電源ノイズ解析用PCBモデル105に基づいて、電源ノイズ解析用回路解析シミュレータを実行する。これにより、LSI内部の電源ノイズ情報106、プリント基板上の電源ノイズの情報107、及びEMIノイズ解析用の各電源ピン電流波形情報108を出力する。
【0026】
具体的には、電源ノイズ解析用LSIモデル102、電源ノイズ解析用PKGモデル103、及び電源ノイズ解析用PCBモデル105を纏めて一つのモデルを構成し、全体の回路方程式を解くことにより、各単位領域内のノードの電圧変動を求める。この際、単位領域31内の全ての論理ゲートの消費電流を示す電流源41については、論理ゲートの動作を想定して電流源41の電流波形を決定する。これにより半導体集積回路11及び12の内部における電流消費動作をシミュレートすることができる。また出力セル34から出力する信号を生成する内部信号源43については、例えばワーストケースとして全ての出力セル34が同時にスイッチングするような信号を想定する。これにより出力セル34(入出力セル35)の同時スイッチングによる電源ノイズの発生をシミュレートすることができる。このようなシミュレーションに基づいて回路方程式を解くことにより、各単位領域内のノードの電圧変動を求めることができる。
【0027】
このようにして求められたLSI内部の電源ノイズ情報106及びプリント基板上の電源ノイズの情報107を用いて、電源ノイズについて問題がある箇所をチェックして設計修正することにより、設計段階で適切に電源ノイズに対応することが可能になる。また各電源ピン電流波形情報108は、更に次の段階において電磁界解析シミュレータに使用することができる。
【0028】
図6は、本発明による電源ノイズ解析方法に基づいて電磁界シミュレーションを実行しデカップリングセルの最適容量を定める方法を示すフローチャートである。
【0029】
デカップリングセルとは、半導体集積回路の内部において電源ノイズを軽減することを目的として、電源電位とグラウンド電位との間に実際の素子として挿入される容量のことである。図7は、デカップリングセルの構造を説明するための図である。図7に示されるように、電源電位VDDとグラウンド電位VSSとの間に、MOSトランジスタ120及び121を接続する。この際、電源電位VDD及びグラウンド電位VSSの一方にMOSトランジスタのゲート端が接続され、他方にソース端、ドレイン端、及び基板電位端が接続される。これによりMOSトランジスタ120及び121のゲート容量をデカップリング容量122として使用する。
【0030】
図6のステップST1において、電源ノイズ解析用LSIモデル102及び電源ノイズ解析用PCBモデル105(電源ノイズ解析用PKGモデル103を含む)に基づいて、電源ノイズ解析用回路解析シミュレータを実行する。これにより、EMIノイズ解析用の各電源ピン電流波形情報108を出力する。この手順は、図5におけるステップST3と同様である。
【0031】
ステップST2において、各電源ピン電流波形情報108とEMIノイズ解析用PCBモデル109とに基づいて、電磁界解析シミュレータを実行する。ここでEMIノイズ解析用PCBモデル109は、プリント基板の各電磁気特性に基づいて生成されたモデルであり、このモデルと各電源ピンの電流波形に基づいて、電磁界解析シミュレータがマックスウェルの方程式を解くことにより、プリント基板から放射される電磁界分布を計算する。電磁界解析シミュレータとしては、一般に利用可能な電磁界解析ツールを用いればよい。
【0032】
次にステップST3において、算出された電磁界分布110に基づいて、プリント基板から放射されるEMIノイズが許容値を満たすかどうかを判定する。EMI許容値を満たせば、現状のデカップリングセルの容量を最適容量111として出力する。これによりEMI対策済みのLSIが作成されたことになる。EMI許容値を満たさなかった場合、ステップST4で、LSIに対してデカップリングセルを追加挿入する。そして、デカップリングセルを追加挿入した電源ノイズ解析用LSIモデル102に基づいて、ステップST1の回路解析及びステップST2の電磁界解析を再度実行する。この過程を繰り返すことで、EMI対策として最適なデカップリングセル容量を算出することができる。これにより、半導体集積回路内論理セルの同時スイッチングに伴うEMIノイズについて、最適なデカップリングセル容量を算出することができる。」

「【発明の効果】
上記説明した電源ノイズ解析方法によれば、半導体集積回路の電源ノイズ解析用のモデルとプリント基板の電源ノイズ解析用のモデルとを結合して電源解析することで、着目している半導体集積回路についてプリント基板上の他の半導体集積回路が発生する電源ノイズの影響を考慮することができると共に、半導体集積回路から発生してプリント基板上で伝播する電源ノイズについて解析することが可能となる。従って、半導体集積回路内部の電源ノイズ解析の精度が向上すると共に、プリント基板上の電源ノイズの影響(電磁波放射によるEMIノイズ等)を検討することが可能となる。」

以上の記載から、刊行物2には、LSIのパッケージ部分、LSIの内部の電源配線、プリント基板及びプリント基板上の信号配線を、それぞれ、モデル化し、これらモデルに基づいて電源ノイズ解析用回路解析シミュレータを実行してLSI内部電源ノイズの情報(電圧変動)、PCB(プリント基板)上電源ノイズの情報(電圧変動)、電源ピンの電流波形情報を求め、この電源ピンの電流波形情報とEMIノイズ解析用PCBモデルとに基づいて、電磁界解析用シミュレータを実行し、プリント基板から放射されるEMIノイズを計算し、該EMIノイズが許容値を満たすようにLSI内部のデカップリングセル容量を変更する、LSIの設計段階において、プリント基板の影響を考慮してEMIノイズに対処した回路設計を行う装置が記載されていると認められる。

4.本願発明と刊行物1発明との対比
(1)本願発明の「プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置」について

刊行物1発明は、プリント配線基板上にLSIを搭載し、電源配線、接地配線、電源レギュレータ、デカップリングキャパシタが設けられた集積回路装置の電源供給系回路を設計する回路設計装置であって、電源配線は、プリント配線基板上に実装され、LSI(本願発明の「半導体集積回路」に相当)、デカップリングキャパシタ(本願発明の「電子部品」に相当)と接続されている。刊行物1発明の「集積回路装置の電源供給系回路」は、「電源回路」といえるものである。
よって、本願発明と刊行物1発明とは、「プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置」である点で一致する。

(2)本願発明の「回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置」について

刊行物1発明は、プリント配線板に関する情報(デカップリングキャパシタの容量値を含む)、電圧レギュレータに関する情報、LSIに関する情報(LSIの設計情報を含む)を入力する入力装置を備える。入力手段に入力されるこれらの情報は、これらの情報に基づいて、等価回路を作成して解析することにより電源電圧の変動量を算出し、これを基準値と比較してキャパシタの容量を変更するか否かを判断するためのものであるから、回路設計に関するデータを含む入力情報といえる。
したがって、本願発明と刊行物1発明とは、「回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置」を備える点で一致する。

(3)本願発明の「前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性を導出する特性導出手段」について

刊行物1発明は、入力手段に入力された情報に基づいた等価回路の作成、解析により、電源電圧の変動量を算出する手段を備える。この電源電圧の変動は、LSIのスイッチングによるLSIに供給される電源電圧の変動である([0004])。
したがって、本願発明と刊行物1発明とは、「前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性を導出する特性導出手段」を備えるといえる点で共通する。
しかしながら、本願発明では、特性導出手段が、この電圧変動特性「、及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性」を導出するのに対し、刊行物1発明では、電源ノイズ特性は導出しない点で両者は相違する。

(4)本願発明の「前記電圧変動特性の許容範囲を規定した電圧変動条件、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件を含む判定基準データベース」について

刊行物1発明の電源電圧の変動量と比較する基準値は、変動量が許容範囲内にあるか否か(条件)を判断するための値であるから、電圧変動特性の許容範囲を規定した電圧変動条件の判定基準といえる。
したがって、本願発明と刊行物1発明は、「前記電圧変動特性の許容範囲を規定した電圧変動条件を含む判定基準」を備えるといえる点では共通している。
しかしながら、本願発明は、この電圧変動条件「、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件」を含む判定基準「データベース」を備えるのに対し、刊行物1発明は、判定基準には電源ノイズ条件は含まれない点、及び、判定基準を記憶したデーターベースを備えるか否か明らかではない点で両者は相違する。

(5)本願発明の「前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段を有する条件可否判定手段」について

刊行物1発明は、電源電圧の変動量を基準値と比較して許容範囲内にあるか否かを判断する手段を備えており、これは本願発明の「前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段」に相当する。また、この手段は、「条件可否判定手段」ともいえる。
したがって、本願発明と刊行物1発明とは、「前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段を有する条件可否判定手段」を備える点で共通している。
しかしながら、本願発明の条件可否判定手段は、電圧変動条件判定手段「、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段」を有するのに対し、刊行物1発明では、電源ノイズ条件判定手段を有さない点で両者は相違する。

(6)本願発明の「前記条件可否判定手段で判定された結果を出力する出力装置」について

刊行物1発明は、判断する手段(本願発明でいう「条件可否判定手段」)で変動量が許容範囲内にあると判断されれば、その時間軸データを表示部に表示させる手段を備えている。
したがって、本願発明と刊行物1発明とは、「前記条件可否判定手段で判定された結果を出力する出力装置」を備える点で一致する。

(7)本願発明の「前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性及び電源ノイズ特性を演算する演算手段とを有する解析手段であり、」について

刊行物1発明の、等価回路を作成する手段及び電源電圧変動を算出する手段(本願発明でいう「特性導出手段」)は、入力手段で入力された情報に基づいて、プリント配線板、電圧レギュレータ、LSIの等価回路を作成し、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成し、この等価回路を解析して電源電圧の変動量を算出する。
したがって、本願発明と刊行物1発明とは、「前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性を演算する演算手段とを有する解析手段であり、」といえる点で共通する。
しかしながら、本願発明の特性導出手段が有する演算手段は、電圧変動特性「及び電源ノイズ特性」を演算するのに対し、刊行物1発明では、電源ノイズ特性は演算しない点で両者は相違する。

(8)本願発明の「前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、」について

刊行物1発明の等価回路を作成する手段(本願発明でいう「等価回路モデル生成手段」)は、入力手段で入力された情報に基づいて、プリント配線板、電圧レギュレータ、LSIの等価回路を作成し、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成するものであり、該入力手段で入力された情報には、プリント配線板に関する情報(デカップリングキャパシタの容量値を含む)、LSIに関する情報(LSIの設計情報を含む)が含まれている。
したがって、本願発明と刊行物1発明とは、「前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、」といえる点で一致する。

(9)本願発明の「前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段」について

刊行物1発明は、電源電圧の変動量を基準値と比較して許容範囲内にあるか否かを判断した結果、許容範囲にないと判断された場合(本願発明の「前記条件可否判定手段で前記電圧変動条件を満たさないと判定された場合」に相当)に、デカップリングキャパシタの容量を変更し、この変更を等価回路の雛形に入力して計算し直し、上記の等価回路の作成、解析、電源電圧の変動量の算出、基準値との比較、判断を繰り返して変動量が許容範囲内になるようにデカップリングキャパシタの容量を決定する手段を備える。すなわち、変更したデカップリングキャパシタの容量を用いて電源供給系回路の新たな等価回路を作成し解析を行うものである。
本願発明における、「電源回路の記述」とは、電源回路の等価回路モデルの(デカップリングキャパシタなどの容量値を含む)表現のことであるから、刊行物1発明の、変更したデカップリングキャパシタの容量を用いて新たに作成した等価回路の表現も電源回路の記述といえる。
したがって、本願発明と刊行物1発明とは、「前記条件可否判定手段で前記電圧変動条件を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段」を備える点で共通している。
しかしながら、本願発明の回路記述変更手段が、前記条件可否判定手段で前記電圧変動条件「及び前記電源ノイズ条件の一方又は両方」を満たさないと判定された場合に、前記電源回路の記述を変更するのに対し、刊行物1発明は、電圧変動に対しては許容範囲内になるようにデカップリングキャパシタの容量を変更するが、電源ノイズについては考慮していない点で両者は相違する。

(10)一致点、相違点
電源ノイズの特性、電源ノイズ条件、電源ノイズ条件判定に関する相違点(上記(3)(4)(5)(7)(9))については、いずれも、電源ノイズに関する1つの相違点としてまとめられるから、本願発明と刊行物1発明の一致点、相違点は次のとおりである。

[一致点]
プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置であって、
回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置と、
前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性を導出する特性導出手段と、
前記電圧変動特性の許容範囲を規定した電圧変動条件を含む判定基準と、
前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段を有する条件可否判定手段と、
前記条件可否判定手段で判定された結果を出力する出力装置と、
を備え、
前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性を演算する演算手段とを有する解析手段であり、
前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、
前記条件可否判定手段で前記電圧変動条件を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることを特徴とする回路設計装置。

[相違点1]
本願発明では、特性導出手段が、電圧変動特性、「及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性」を導出し、
判定基準が、電圧変動条件、「及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件」を含み、
条件可否判定手段が、電圧変動条件判定手段、「及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段」を有し、
前記特性導出手段が有する演算手段が、電圧変動特性「及び電源ノイズ特性」を演算し、
回路記述変更手段が、前記条件可否判定手段で前記電圧変動条件「及び前記電源ノイズ条件の一方又は両方」を満たさないと判定された場合に、前記電源回路の記述を変更するのに対し、
刊行物1発明は、電圧変動については考慮しているが、電源ノイズについては考慮していない点。

[相違点2]
本願発明では、判定基準データベースを備えるのに対し、刊行物1発明では、判定基準は備えるが、それを記憶したデーターベースを備えるか否かは明らかではない点。

5.当審の判断
[相違点1]について
刊行物1発明は、電源電圧の変動量が許容範囲内になるように回路を設計する装置であるが、この電源電圧変動は、LSIのスイッチングを原因とするものであり、スイッチングの多くはクロック信号に同期する周期性のものである([0004])。
半導体集積回路内部でスイッチングにより発生した電源ノイズが、プリント基板を通して空間に電磁波として放射されるEMIノイズはよく知られたものであり、刊行物1発明においても、LSIのスイッチングを原因とするEMIノイズに対する対策は想定し得ることである。
刊行物2には、LSIの設計段階において、プリント基板の影響を考慮してEMIノイズに対処した回路設計を行う装置が記載されており、具体的には、LSIのパッケージ部分、LSIの内部の電源配線、プリント基板及びプリント基板上の信号配線を、それぞれ、モデル化し、これらモデルに基づいて電源ノイズ解析用回路解析シミュレータを実行してLSI内部電源ノイズの情報(電圧変動)、PCB(プリント基板)上電源ノイズの情報(電圧変動)、電源ピンの電流波形情報を求め、この電源ピンの電流波形情報とEMIノイズ解析用PCB(プリント基板)モデルとに基づいて、電磁界解析用シミュレータを実行し、プリント基板から放射されるEMIノイズを計算し、該EMIノイズが許容値を満たすようにLSI内部のデカップリングセル容量を変更する。すなわち、LSIが搭載されたプリント基板の設計を考慮して、LSIからプリント基板を通して放射されるEMIノイズの量を計算することが記載されていると認められる。
刊行物1発明は、電源電圧の変動量が許容範囲内になるように電源供給系回路の設計変更(デカップリングキャパシタの値の変更)を行うものであるが、電源供給系回路の設計変更、すなわち、プリント基板の設計がEMIノイズの量に影響を及ぼすことが、刊行物2に記載されているように知られているから、刊行物1発明において、デカップリングキャパシタの値を変更すると、電源電圧の変動量に影響を与えるとともに、EMIノイズの量にも影響を与えることは、当業者が容易に理解し得ることである。
したがって、刊行物1発明において、デカップリングキャパシタの変更をするときに、電源電圧変動に加えて、EMIノイズの量をも同時に考慮して、EMIノイズの量も許容範囲内になるようにデカップリングキャパシタの値の変更を行うことは当業者が容易に想到し得ることである。
すなわち、刊行物1発明において、電源電圧変動に加えてEMIノイズ(本願発明でいう「電源ノイズ」)についても考慮し、電圧変動及び電源ノイズの両方に対して許容範囲内になるようにデカップリングキャパシタの容量を変更すること、すなわち、特性導出手段が、電圧変動特性、「及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性」を導出し、判定基準が、電圧変動条件、「及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件」を含み、条件可否判定手段が、電圧変動条件判定手段、「及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段」を有し、前記特性導出手段が有する演算手段が、電圧変動特性「及び電源ノイズ特性」を演算し、回路記述変更手段が、前記条件可否判定手段で前記電圧変動条件「及び前記電源ノイズ条件の一方又は両方」を満たさないと判定された場合に、前記電源回路の記述を変更することは、当業者が容易に想到し得ることである。

[相違点2]について
刊行物1発明の基準値(本願発明でいう「判定基準」)は、電源電圧変動が、LSIが誤動作しない範囲内であるか否かを判定するものであり、使用するLSIやその使用環境等に応じて、設計に際して予め決定しておくべきものであり、予め決定しておいた基準値をデータベースとして記憶しておくことは当業者が普通に想定し得ることである。
また、上記相違点1について考察したように、電源ノイズについても考慮して判定基準として電源ノイズ条件を含ませる場合にも同様に基準値をデータベースとして記憶しておくことも当業者が普通に想定し得ることである。
したがって、刊行物1発明において、判定基準をデータベースに記憶すること、すなわち、判定基準データベースを備えることは当業者が容易に想到し得ることである。

上記相違点1、2を併せて考察しても格別のものはなく、したがって、本願発明は、刊行物1発明に基づいて当業者が容易に発明をすることができたものであり、その効果についても当業者が予測し得るものである。

5.むすび
以上のとおりであるから、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができない。
したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2013-10-22 
結審通知日 2013-10-29 
審決日 2013-11-11 
出願番号 特願2007-121031(P2007-121031)
審決分類 P 1 8・ 121- Z (G06F)
最終処分 不成立  
前審関与審査官 加舎 理紅子  
特許庁審判長 奥村 元宏
特許庁審判官 小池 正彦
千葉 輝久
発明の名称 回路設計装置及び方法並びにプログラム  
代理人 加藤 朝道  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ