• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1284055
審判番号 不服2012-23071  
総通号数 171 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-03-28 
種別 拒絶査定不服の審決 
審判請求日 2012-11-21 
確定日 2014-01-29 
事件の表示 特願2005-169807「トレンチ構造の素子分離膜を有する半導体素子及びその製造方法」拒絶査定不服審判事件〔平成18年 2月16日出願公開,特開2006- 49835〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯

本願は,平成17年6月9日(パリ条約に基づく優先権主張 2004年7月30日,大韓民国)の出願であって,平成24年2月7日に手続補正がされ,同年7月17日付けで拒絶査定がされ,それに対して同年11月21日に拒絶査定不服審判が請求されるとともに,同日付けで手続補正がされ,その後平成25年1月21日付けで審尋がされ,それに対する回答はなされなかったものである。

第2 補正の却下の決定

[補正の却下の決定の結論]
平成24年11月21日の手続補正を却下する。

[理由]
1 本件補正の内容
平成24年11月21日付けの手続補正(以下「本件補正」という。)は,補正前の特許請求の範囲の請求項1?14を,補正後の特許請求の範囲の請求項1?13と補正するものであって,補正前後の特許請求の範囲は,以下のとおりである。

(補正前)
「【請求項1】
半導体基板と,
前記半導体基板の所定領域に形成されて第1活性領域を画定するトレンチと,
前記トレンチ内にギャップフィルされている第1素子分離膜と,
前記第1素子分離膜の上に形成されている第2素子分離膜と,
隣接する前記第2素子分離膜との間の空間に埋め込まれた前記第1活性領域上の第2活性領域と
を含み,
前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きいことを特徴とする半導体素子。
【請求項2】
…(中略)…
【請求項4】
前記第1素子分離膜と前記第2素子分離膜とは,高密度プラズマ方式の酸化膜であることを特徴とする請求項2または請求項3に記載の半導体素子。
【請求項5】
前記第2活性領域は,エピタキシャルシリコン層であることを特徴とする請求項1から4のいずれか一に記載の半導体素子。
【請求項6】
前記第1素子分離膜と前記第2素子分離膜とは,高密度プラズマ方式の酸化膜であることを特徴とする請求項1に記載の半導体素子。
【請求項7】
半導体基板を所定の深さにエッチングして第1活性領域を画定するトレンチを形成するステップと,
前記トレンチの内部に第1素子分離膜を形成するステップと,
前記第1素子分離膜の上に前記第1活性領域の上部をオープンさせる空間を持って互いに離隔される第2素子分離膜を形成するステップと,
前記第2素子分離膜の間の空間に前記第1活性領域と連結される第2活性領域を形成するステップと
を含み,
前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きいことを特徴とする半導体素子の素子分離方法。
【請求項8】
前記トレンチは,
前記第1素子分離膜がギャップフィルされる縦横比を減少させるように,予定されたトレンチよりも大きい幅と小さい深さに形成することを特徴とする請求項7に記載の半導体素子の素子分離方法。
【請求項9】
前記トレンチの深さは,前記予定されたトレンチの深さよりも100Å?2000Å程小さく形成することを特徴とする請求項8に記載の半導体素子の素子分離方法。
【請求項10】
前記第2素子分離膜は,前記トレンチにより減少した,予定されたトレンチの深さを満足させるように100Å?2000Åの厚さに形成することを特徴とする請求項9に記載の半導体素子の素子分離方法。
【請求項11】
前記第2素子分離膜を形成するステップは,
前記第1素子分離膜を含む前記半導体基板の全面に素子分離絶縁膜を形成するステップと,
前記素子分離絶縁膜の上にフォトレジストを塗布するステップと,
露光及び現像によりパターニングして前記第1素子分離膜の上部を覆う形のフォトレジストパターンを形成するステップと,
前記フォトレジストパターンをエッチングバリアとして前記素子分離絶縁膜をエッチングして前記第2素子分離膜を形成するステップと,
前記フォトレジストパターンを除去するステップと
を含むことを特徴とする請求項7に記載の半導体素子の素子分離方法。
【請求項12】
前記第1素子分離膜の幅は,前記第2素子分離膜の幅よりも大きく形成し,前記第1素子分離膜の深さは,前記第2素子分離膜の深さよりも相対的に大きく形成することを特徴とする請求項7または請求項11に記載の半導体素子の素子分離方法。
【請求項13】
前記第1素子分離膜と第2素子分離膜とは,高密度プラズマ方式の酸化膜で形成することを特徴とする請求項7または請求項11に記載の半導体素子の素子分離方法。
【請求項14】
前記第2活性領域は,
前記第2素子分離膜の間の空間に露出された前記第1活性領域の表面上に選択的エピタキシャル成長によりエピタキシャルシリコン層で形成することを特徴とする請求項7に記載の半導体素子の素子分離方法。」

(補正後)
「【請求項1】
半導体基板と,
前記半導体基板の所定領域に形成されて第1活性領域を画定するトレンチと,
前記トレンチ内にギャップフィルされている第1素子分離膜と,
前記第1素子分離膜の上に形成されている第2素子分離膜と,
隣接する前記第2素子分離膜との間の空間に埋め込まれた前記第1活性領域上の第2活性領域とを含み,
前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きく,
前記トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させることを特徴とする半導体素子。
【請求項2】
…(中略)…
【請求項4】
前記第1素子分離膜と前記第2素子分離膜とは,高密度プラズマ方式の酸化膜であることを特徴とする請求項1?3のいずれか1項に記載の半導体素子。
【請求項5】
前記第2活性領域は,エピタキシャルシリコン層であることを特徴とする請求項1?4のいずれか1項に記載の半導体素子。
【請求項6】
半導体基板を所定の深さにエッチングして第1活性領域を画定するトレンチを形成するステップと,
前記トレンチの内部に第1素子分離膜を形成するステップと,
前記第1素子分離膜の上に前記第1活性領域の上部をオープンさせる空間を持って互いに離隔される第2素子分離膜を形成するステップと,
前記第2素子分離膜の間の空間に前記第1活性領域と連結される第2活性領域を形成するステップとを含み,
前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きく,
前記トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅を満足させることを特徴とする半導体素子の素子分離方法。
【請求項7】
前記トレンチは,
前記第1素子分離膜がギャップフィルされる縦横比を減少させるように,予定されたトレンチよりも大きい幅と小さい深さに形成することを特徴とする請求項6に記載の半導体素子の素子分離方法。
【請求項8】
前記トレンチの深さは,前記予定されたトレンチの深さよりも100Å?2000Å程小さく形成することを特徴とする請求項7に記載の半導体素子の素子分離方法。
【請求項9】
前記第2素子分離膜は,前記トレンチにより減少した,予定されたトレンチの深さを満足させるように100Å?2000Åの厚さに形成することを特徴とする請求項8に記載の半導体素子の素子分離方法。
【請求項10】
前記第2素子分離膜を形成するステップは,
前記第1素子分離膜を含む前記半導体基板の全面に素子分離絶縁膜を形成するステップと,
前記素子分離絶縁膜の上にフォトレジストを塗布するステップと,
露光及び現像によりパターニングして前記第1素子分離膜の上部を覆う形のフォトレジストパターンを形成するステップと,
前記フォトレジストパターンをエッチングバリアとして前記素子分離絶縁膜をエッチングして前記第2素子分離膜を形成するステップと,
前記フォトレジストパターンを除去するステップとを含むことを特徴とする請求項6に記載の半導体素子の素子分離方法。
【請求項11】
前記第1素子分離膜の幅は,前記第2素子分離膜の幅よりも大きく形成し,前記第1素子分離膜の深さは,前記第2素子分離膜の深さよりも相対的に大きく形成することを特徴とする請求項6または請求項10に記載の半導体素子の素子分離方法。
【請求項12】
前記第1素子分離膜と第2素子分離膜とは,高密度プラズマ方式の酸化膜で形成することを特徴とする請求項6または請求項10に記載の半導体素子の素子分離方法。
【請求項13】
前記第2活性領域は,
前記第2素子分離膜の間の空間に露出された前記第1活性領域の表面上に選択的エピタキシャル成長によりエピタキシャルシリコン層で形成することを特徴とする請求項6に記載の半導体素子の素子分離方法。」

2 補正事項の整理

本件補正のうち,特許請求の範囲についての補正事項を整理すると,以下のとおりである。

(補正事項1)
補正前の請求項1の「前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きい」を,補正後の請求項1の「前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きく, 前記トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」と補正すること。

(補正事項2)
補正前の請求項7の「前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きい」を,補正後の請求項6の「前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きく, 前記トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅を満足させる」と補正すること。

(補正事項3)
補正前の請求項6を補正後の請求項4に繰り入れることにより削除し,それに伴って,補正前の請求項7?14の番号を補正後の請求項6?13とし,引用する請求項の番号を修正すること。

3 新規事項の追加の有無及び補正の目的の適否について

(1)補正事項1,2について
ア 補正後請求項1,6の「トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」とすることは,本願の願書に最初に添付した明細書の段落【0027】に「トレンチ200は予定されているトレンチよりも深さが浅く,幅の広いものであり,第1素子分離膜201の上に形成されている第2素子分離膜202により予定されたトレンチの深さと幅を満足させる。」と記載されているから,補正事項1,2は本願の願書に最初に添付した明細書及び図面(以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって,本件補正は,当初明細書等に記載された事項の範囲内においてなされたものであるから,特許法第17条の2第3項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同様。)に規定する要件を満たすものである。

イ 補正事項1,2に係る補正は,補正前の請求項1,7の「トレンチ」に対して,「トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」というトレンチの深さと幅というサイズに関する技術的限定を加えるものであるから,特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同様。)第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

(2)補正事項3について
この補正は,補正前の請求項6の削除とそれに伴うものであるから,本件補正は,特許法第17条の2第4項第1号に掲げる請求項の削除を目的とするものに該当し,また,当初明細書等に記載された事項の範囲内においてなされたものであることは明らかであるから,特許法第17条の2第3項に規定する要件を満たすものである。

(3)小括
以上検討したとおりであるから,本件補正のうち特許請求の範囲についての補正は特許法第17条の2第3項及び第4項に規定する要件を満たすものである。
したがって,本件補正は適法になされたものである。

そして,本件補正は,特許法第17条の2第4項第2号に掲げる事項を目的とするものに該当する補正を含むものであるから,本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かにつき,以下において更に検討する。

4 独立特許要件について

(1)補正発明
本件補正による補正後の請求項1?13に係る発明は,本件補正により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲の請求項1?13に記載されている事項により特定されるとおりのものであり,そのうちの請求項1に係る発明(以下「補正発明」という。)は,請求項1に記載されている事項により特定されるものであり,再掲すると以下のとおりのものである。

「半導体基板と,
前記半導体基板の所定領域に形成されて第1活性領域を画定するトレンチと,
前記トレンチ内にギャップフィルされている第1素子分離膜と,
前記第1素子分離膜の上に形成されている第2素子分離膜と,
隣接する前記第2素子分離膜との間の空間に埋め込まれた前記第1活性領域上の第2活性領域とを含み,
前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きく,
前記トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させることを特徴とする半導体素子。」

(2)引用例に記載された発明
ア 本願の優先権主張の日前に日本国内において頒布され,原査定の根拠となった拒絶の理由において引用された特開2000-260952号公報(以下「引用例」という。)には,「半導体装置」(発明の名称)に関して,図34?36とともに以下の記載がある(なお,下線は当合議体にて付加したものである。)。

(ア)「【0276】次に,上述の第5実施の形態の半導体装置の製造方法を説明する。
【0277】まず,図34に示すように,例えば,単結晶シリコン基板11内にSTI構造の素子分離絶縁膜14を形成する。また,例えば,CVD法により,シリコン基板11上の全体にストッパ絶縁膜35を形成する。ストッパ絶縁膜35は,絶縁性を有する材料であればどのようなものから構成してもよいが,例えば,シリコン窒化膜,シリコン酸化膜などが現実的である。
【0278】また,PEP(写真蝕刻工程)を行い,素子分離絶縁膜14上のストッパ絶縁膜35上に,素子分離絶縁膜14の幅よりも狭い幅を有するレジスト膜を形成する。このレジスト膜をマスクにして,RIEにより,ストッパ絶縁膜35をエッチングし,素子分離絶縁膜14上にストッパ絶縁膜35を形成する。この後,レジスト膜は,剥離される。
【0279】本例では,ストッパ絶縁膜35の幅が特性上要求される最小の素子分離幅aとなっている。
【0280】次に,図35に示すように,選択エピタキシャル成長により,剥き出しになったシリコン基板11上にエピタキシャル層(単結晶シリコン層)21,29を選択的に形成する。選択エピタキシャル成長では,原料ガスや成膜温度などを調節し,シリコン基板11上のみにシリコンエピタキシャル層を形成する。
【0281】なお,エピタキシャル層21,29は,等方的,即ち,縦方向及び横方向に成長するため,エピタキシャル層21,29は,素子分離絶縁膜14上にも形成される。
【0282】エピタキシャル層21,29の高さは,シリコン基板11の表面からストッパ絶縁膜35の上面までの高さ,即ち,素子分離絶縁膜14の表面とシリコン基板11の表面が実質的に等しい場合にはストッパ絶縁膜35の高さと同じか又はそれよりも低くなるように調整される。
【0283】次に,図36に示すように,イオン注入法により,エピタキシャル層21内及びシリコン基板11内にｐ型不純物をイオン注入してｐ型ウェル領域12を形成し,かつ,エピタキシャル層29内及びシリコン基板11内にn型不純物をイオン注入してn型ウェル領域13を形成する。
【0284】この後,例えば,熱酸化法により,ｐ型ウェル領域12上にシリコン酸化膜(ゲート酸化膜)15を形成し,n型ウェル領域13上にシリコン酸化膜(ゲート酸化膜)23を形成する。
【0285】また,例えば,CVD法を用いて,シリコン酸化膜15,23上に不純物を含んだポリシリコン膜16,24を形成する。続けて,例えば,CVD法により,ポリシリコン膜16,24上にシリコン酸化膜(キャップ酸化膜)17,25を形成する。この後,シリコン酸化膜17,25をパターニングし,さらに,このシリコン酸化膜17,25をマスクにして,RIEにより,ポリシリコン膜16,24をエッチングし,MOSFETのゲート電極を形成する。
【0286】また,イオン注入法を用いて,ポリシリコン膜(ゲート電極)16をマスクにして,セルフアラインにより,ｐ型ウェル領域12内にn型不純物をイオン注入する。その結果,ｐ型ウェル領域12内には,浅くかつ低濃度のn型不純物領域,即ち,n型エクステンション領域20が形成される。
【0287】同様に,イオン注入法を用いて,ポリシリコン膜(ゲート電極)24をマスクにして,セルフアラインにより,n型ウェル領域13内にｐ型不純物をイオン注入する。その結果,n型ウェル領域13内には,浅くかつ低濃度のｐ型不純物領域,即ち,ｐ型エクステンション領域28が形成される。
【0288】この後,熱酸化を行い,ポリシリコン膜(ゲート電極)16,24の表面にシリコン酸化膜を形成する。
【0289】また,例えば,CVD法により,素子分離絶縁膜14上及び素子領域上の全体に,ポリシリコン膜(ゲート電極)16,24を完全に覆うようなシリコン窒化膜18,26を形成する。また,RIEにより,シリコン窒化膜18,26をエッチングし,このシリコン窒化膜18,26をポリシリコン膜16,24の側壁のみに残存させる。
【0290】次に,イオン注入法を用いて,ポリシリコン膜16及びシリコン窒化膜18をマスクにして,セルフアラインにより,ｐ型ウェル領域12内にn型不純物をイオン注入する。また,イオン注入法を用いて,ポリシリコン膜24及びシリコン窒化膜26をマスクにして,セルフアラインにより,n型ウェル領域13内にｐ型不純物をイオン注入する。
【0291】その結果,ｐ型ウェル領域12内には,n型エクステンション領域20よりも深くかつ高濃度の不純物領域,即ち,n型ソース/ドレイン領域19が形成され,n型ウェル領域13内には,ｐ型エクステンション領域28よりも深くかつ高濃度の不純物領域,即ち,ｐ型ソース/ドレイン領域27が形成される。
【0292】以上の工程により,エピタキシャル層21,29内に形成され,ソース/ドレイン領域19,27の底面の一部が素子分離絶縁膜14に接触するようなMOSFETが完成する。」

(イ)段落【0277】の「シリコン基板11上の全体に形成されるストッパ絶縁膜35」と「RIEによりエッチングして形成されたストッパ絶縁膜35」とを区別するために,以下では前者を「ストッパ絶縁膜35となる堆積膜」,後者を「ストッパ絶縁膜35」という。

＜引用発明の認定＞
以上を総合すると,引用例には,以下の発明(以下「引用発明」という。)が記載されているものと認められる。

「単結晶シリコン基板11内にSTI構造の素子分離絶縁膜14を形成され,
素子分離絶縁膜14上のストッパ絶縁膜35となる堆積膜上に,素子分離絶縁膜14の幅よりも狭い幅を有するレジスト膜を形成し,レジスト膜をマスクにして,RIEにより,ストッパ絶縁膜35をエッチングし,素子分離絶縁膜14上にストッパ絶縁膜35となる堆積膜を形成し,レジスト膜は,剥離し,
選択エピタキシャル成長により,剥き出しになったシリコン基板11上及び素子分離絶縁膜14上に,シリコン基板11の表面からストッパ絶縁膜35の上面までの高さでエピタキシャル層21,29を形成したMOSFET」

(3)対比
以下に,補正発明と引用発明とを対比する。
ア 引用発明の「単結晶シリコン基板11」,「『単結晶シリコン基板11内』の『STI構造の素子分離絶縁膜14』」,「MOSFET」は,各々補正発明の「半導体基板」,「トレンチと,前記トレンチ内にギャップフィルされている第1素子分離膜」,「半導体素子」にそれぞれ相当する。
そして,「STI構造の素子分離絶縁膜14」は半導体素子の活性領域を確定するものであることは当業者にとって明らかである。
したがって,引用発明と補正発明とは,「半導体基板と,前記半導体基板の所定領域に形成されて第1活性領域を画定するトレンチと,前記トレンチ内にギャップフィルされている第1素子分離膜」を有している点で一致する。

イ 引用発明において「STI構造の素子分離絶縁膜14」はその機能から,半導体素子として機能する部分を取り囲んでいることは当業者にとって自明であり,そうするとその上に形成されている「ストッパ絶縁膜35」も半導体素子として機能する領域を取り囲んでいることが分かる。また,引用例の他の実施例ではあるが第2活性層が無い点以外は第5実施例と同じである第3の実施例(段落【0193】?【0243】,図14?24)について,段落【0214】に「素子分離絶縁膜14上に,素子領域を取り囲むストッパ絶縁膜35を形成する。」という記載があり,この記載を参酌しても,引用発明のストッパ絶縁膜35が素子領域を取り囲んでいることが分かり,ストッパ絶縁膜35が素子分離膜であることが分かる。
したがって,引用発明の「ストッパ絶縁膜35」は,補正発明の「第2素子分離膜」に相当し,引用発明と補正発明とは,「第1素子分離膜の上に形成されている第2素子分離膜」を有している点で一致する。

ウ そして,引用発明は,「素子分離絶縁膜14上のストッパ絶縁膜35上に,素子分離絶縁膜14の幅よりも狭い幅を有するレジスト膜を形成し,レジスト膜をマスクにして,RIEにより,ストッパ絶縁膜35となる堆積膜をエッチングし,素子分離絶縁膜14上にストッパ絶縁膜35を形成し,レジスト膜は,剥離し」ていること及び図34,35を参酌すると,ストッパ絶縁膜35が素子分離絶縁膜14より狭い幅を有していることが分かる。

エ 引用発明の「エピタキシャル層21,29」は,図36を参照すると,「MOSFET」が形成される活性領域となっていることが分かるから,引用発明の「『選択エピタキシャル成長により』形成された『エピタキシャル層21,29』」は,補正発明の「第2活性領域」に相当する。
また,上記イで検討したように,引用発明のストッパ絶縁膜35が素子領域を取り囲んでいるとともに,引用発明の「エピタキシャル層21,29」は,「選択エピタキシャル成長により,剥き出しになったシリコン基板11上及び素子分離絶縁膜14上に,シリコン基板11の表面からストッパ絶縁膜35の上面までの高さ」に形成していることから,「エピタキシャル層21,29」が「ストッパ絶縁膜35」の間に形成されていることが分かる。
したがって,引用発明と補正発明とは,「隣接する前記第2素子分離膜との間の空間に埋め込まれた前記第1活性領域上の第2活性領域」を含んでいる点で一致する。

オ ウで検討したとおり,引用発明のストッパ絶縁膜35が素子分離絶縁膜14より狭い幅を有していることから,ストッパ絶縁膜35間の幅は,素子分離絶縁膜14間の幅より大きいことは明らかであり,アから,素子分離絶縁膜14が補正発明の第1活性領域に相当する領域を確定し,エから,引用発明の「ストッパ絶縁膜35」が「エピタキシャル層21,29」の領域を確定していることが分かる。
したがって,引用発明と補正発明とは,「第2活性領域の幅は,」「第1活性領域の幅よりも相対的に大き」い点で一致する。

したがって,補正発明と引用発明とは,

＜一致点＞
「半導体基板と,
前記半導体基板の所定領域に形成されて第1活性領域を画定するトレンチと,
前記トレンチ内にギャップフィルされている第1素子分離膜と,
前記第1素子分離膜の上に形成されている第2素子分離膜と,
隣接する前記第2素子分離膜との間の空間に埋め込まれた前記第1活性領域上の第2活性領域とを含み,
前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きいことを特徴とする半導体素子。」

である点で一致し,

＜形式上の相違点＞
引用発明は,「トレンチは,予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」点について特定されていない点で,補正発明と一応相違する。

(4)判断
ア まず,補正発明の「予定されているトレンチ」の「深さ」及び「幅」の意味について検討する。
補正発明における「前記トレンチは,…第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」との発明特定事項から見て,「予定されているトレンチ」の「深さ」及び「幅」が,第2素子分離膜を形成して最終的にできあがったトレンチの深さ及び幅,すなわち第1素子分離膜と第2素子分離膜の合計の深さ及び第2活性領域を取り囲む第2素子分離膜の幅と同じであることが分かる。
そして,「予定されている」の意味は,「予定されているトレンチの深さと幅を満足させる」という記載から見て,半導体素子として動作するようにあらかじめ設定されていることであることは当業者にとって明らかである。

イ 一方,引用発明においては,引用例の図36にもあるようにストッパ絶縁膜35は,MOSFETが動作する分離層として十分な幅を有し,その下部の素子分離絶縁膜14より狭く,また,ストッパ絶縁膜35と素子分離絶縁膜14の全体として素子分離膜として機能する十分な深さを有しているものと認められる。

ウ そうすると,引用発明のストッパ絶縁膜35及び素子分離絶縁膜14も,MOSFETが動作するのに必要な素子分離膜としての深さ幅を全体として有しているから,補正発明の「予定されているトレンチの深さと幅を満足」しているものと認められる。

エ 以上から,引用発明は,「予定されているトレンチよりも深さが浅く,幅の広いものであり,前記第2素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」という構成を有しているものであり,補正発明と引用発明とは全ての点で一致する。

オ 以上検討したとおり,補正発明は,引用例に記載された発明であるから,特許法第29条第1項第3号の規定により特許出願の際独立して特許を受けることができない。

5 補正の却下の決定についてのむすび

したがって,本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明

本件補正は上記のとおり却下されたので,本願の請求項1?14に係る発明は,平成24年2月7日の手続補正により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲1?14に記載されている事項により特定されるとおりのものであり,そのうちの請求項1に係る発明(以下「本願発明」という。)は,請求項1に記載されている事項により特定される以下のとおりのものである。

「半導体基板と,
前記半導体基板の所定領域に形成されて第1活性領域を画定するトレンチと,
前記トレンチ内にギャップフィルされている第1素子分離膜と,
前記第1素子分離膜の上に形成されている第2素子分離膜と,
隣接する前記第2素子分離膜との間の空間に埋め込まれた前記第1活性領域上の第2活性領域と
を含み,前記第2活性領域の幅は,前記第1活性領域の幅よりも相対的に大きいことを特徴とする半導体素子。」

第4 引用例に記載された発明

引用例には,上記第2,4(2)に記載したとおり,引用発明が記載されている。

第5 判断

本願発明は,補正発明から,上記第2,2に記載した補正事項1についての補正によりなされた技術的限定を省いたものである。
そうすると,第2,4(3)において検討したとおり,本願発明と引用発明とはその構成がすべて一致するから,本願発明は,引用例に記載された発明である。
したがって,本願発明は特許法第29条第1項第3号の規定により特許を受けることができない。

第6 むすび

以上のとおり,本願の請求項1に係る発明は特許法第29条第1項第3号の規定により特許を受けることができないものであるから,他の請求項に係る発明について検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2013-08-30 
結審通知日 2013-09-03 
審決日 2013-09-18 
出願番号 特願2005-169807(P2005-169807)
審決分類 P 1 8・ 113- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 酒井 朋広、小田 浩、三浦 尊裕  
特許庁審判長 池渕 立
特許庁審判官 西脇 博志
近藤 幸浩
発明の名称 トレンチ構造の素子分離膜を有する半導体素子及びその製造方法  
代理人 特許業務法人三枝国際特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ